JPH05282162A - 割り込みコントローラ - Google Patents
割り込みコントローラInfo
- Publication number
- JPH05282162A JPH05282162A JP7495892A JP7495892A JPH05282162A JP H05282162 A JPH05282162 A JP H05282162A JP 7495892 A JP7495892 A JP 7495892A JP 7495892 A JP7495892 A JP 7495892A JP H05282162 A JPH05282162 A JP H05282162A
- Authority
- JP
- Japan
- Prior art keywords
- priority
- priority order
- setting
- interrupt
- register
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Abstract
(57)【要約】
【目的】割り込み処理の優先順位を制御シーケンスに応
じて自動的に切り替えることにある。 【構成】複数の優先順位設定レジスタ１と、割り込み要
求ＩＮＴ０〜ＩＮＴ７の組み合わせに応じて複数のレジ
スタ１を選択するデコーダ４とを有する。これらに基ず
き、優先順位決定回路２からＡＮＤ回路３を制御し、割
り込み要求を決定して出力する。
じて自動的に切り替えることにある。 【構成】複数の優先順位設定レジスタ１と、割り込み要
求ＩＮＴ０〜ＩＮＴ７の組み合わせに応じて複数のレジ
スタ１を選択するデコーダ４とを有する。これらに基ず
き、優先順位決定回路２からＡＮＤ回路３を制御し、割
り込み要求を決定して出力する。
Description
【０００１】
【産業上の利用分野】本発明は情報処理装置に関し、特
にマイクロコンピュータの割り込み処理の優先順位等を
制御する割り込みコントローラに関する。
にマイクロコンピュータの割り込み処理の優先順位等を
制御する割り込みコントローラに関する。
【０００２】
【従来の技術】従来のマイクロコンピュータにおいて
は、通常のルーチンの他に重要度あるいは緊急度の高い
割り込み処理があり、この割り込み処理を優先順位制御
部を備えた割り込みコントローラで制御している。
は、通常のルーチンの他に重要度あるいは緊急度の高い
割り込み処理があり、この割り込み処理を優先順位制御
部を備えた割り込みコントローラで制御している。
【０００３】図３はかかる従来の一例を示す割り込みコ
ントローラの優先順位制御部の回路図である。図３に示
すように、従来の割り込みコントローラは、優先順位制
御部を有し、その制御部は割り込み要求信号ＩＮＴ０か
らＩＮＴ７までの処理に対する優先順位をあらかじめプ
ログラミングしている優先順位設定レジスタ１と、この
優先順位設定レジスタ１の内容に基ずき割り込み要求信
号ＩＮＴ０からＩＮＴ７までの優先順位を設定する優先
順位決定回路２ａと、ＡＮＤゲート３とを備えている。
例えば、ＩＮＴ入力に割り込み要求が生じると、優先順
位決定回路２ａは該当するＡＮＤゲート３に“１”を入
力し、そのＩＮＴ入力を許可する。このとき、複数のＩ
ＮＴ入力に割り込み要求が生じると、優先順位決定回路
２ａは、前述において決定した優先順位に従い、割り込
み要求を発生しているＩＮＴ入力の内、もっとも優先順
位の高いものを選択許可する。
ントローラの優先順位制御部の回路図である。図３に示
すように、従来の割り込みコントローラは、優先順位制
御部を有し、その制御部は割り込み要求信号ＩＮＴ０か
らＩＮＴ７までの処理に対する優先順位をあらかじめプ
ログラミングしている優先順位設定レジスタ１と、この
優先順位設定レジスタ１の内容に基ずき割り込み要求信
号ＩＮＴ０からＩＮＴ７までの優先順位を設定する優先
順位決定回路２ａと、ＡＮＤゲート３とを備えている。
例えば、ＩＮＴ入力に割り込み要求が生じると、優先順
位決定回路２ａは該当するＡＮＤゲート３に“１”を入
力し、そのＩＮＴ入力を許可する。このとき、複数のＩ
ＮＴ入力に割り込み要求が生じると、優先順位決定回路
２ａは、前述において決定した優先順位に従い、割り込
み要求を発生しているＩＮＴ入力の内、もっとも優先順
位の高いものを選択許可する。
【０００４】
【発明が解決しようとする課題】上述した従来の割り込
みコントローラは、優先順位設定レジスタにより一意的
に優先順位が定められているので、割り込み要求群をグ
ループ分類して各グループごとに優先順位を変更する場
合には、グループを変更するたびにプログラムによって
優先順位設定レジスタの内容を変更する必要がある。例
えば、グループＡの要因とそれらの優先順位をＩＮＴ７
＞ＩＮＴ６＞ＩＮＴ４＞ＩＮＴ３とし、グルーブＢのそ
れをＩＮＴ３＞ＩＮＴ４＞ＩＮＴ７とする。これらの割
り込み要求が同時に発生したとき、グループＡの処理ル
ーチンではＩＮＴ７を、また、グループＢの処理ルーチ
ンではＩＮＴ３をそれぞれ選択しなければならない。
みコントローラは、優先順位設定レジスタにより一意的
に優先順位が定められているので、割り込み要求群をグ
ループ分類して各グループごとに優先順位を変更する場
合には、グループを変更するたびにプログラムによって
優先順位設定レジスタの内容を変更する必要がある。例
えば、グループＡの要因とそれらの優先順位をＩＮＴ７
＞ＩＮＴ６＞ＩＮＴ４＞ＩＮＴ３とし、グルーブＢのそ
れをＩＮＴ３＞ＩＮＴ４＞ＩＮＴ７とする。これらの割
り込み要求が同時に発生したとき、グループＡの処理ル
ーチンではＩＮＴ７を、また、グループＢの処理ルーチ
ンではＩＮＴ３をそれぞれ選択しなければならない。
【０００５】かかるグループ分類の目的は、外部装置等
も含めたシステムの制御系を処理に応じて変更すること
にある。しかるに、前述したグルーブＡ，グループＢに
おいて、例えばＩＮＴ７を高温センサ、ＩＮＴ６を低温
センサ、ＩＮＴ４をタイマＡ、ＩＮＴ３をタイマＢから
のそれぞれ入力とすると、グループＡでは温度監視を優
先とし且つ高温監視を最優先とする。また、タイマＡの
監視をタイマＢの監視より優先する。次に、そのシステ
ムで監視している温度が上昇し、低温を監視する必要が
なくなり、しかもタイマの監視を優先する場合には、グ
ループＢの制御系となる。尚、グループＢの例はタイマ
Ｂの監視をタイマＡの監視より優先するものである。
も含めたシステムの制御系を処理に応じて変更すること
にある。しかるに、前述したグルーブＡ，グループＢに
おいて、例えばＩＮＴ７を高温センサ、ＩＮＴ６を低温
センサ、ＩＮＴ４をタイマＡ、ＩＮＴ３をタイマＢから
のそれぞれ入力とすると、グループＡでは温度監視を優
先とし且つ高温監視を最優先とする。また、タイマＡの
監視をタイマＢの監視より優先する。次に、そのシステ
ムで監視している温度が上昇し、低温を監視する必要が
なくなり、しかもタイマの監視を優先する場合には、グ
ループＢの制御系となる。尚、グループＢの例はタイマ
Ｂの監視をタイマＡの監視より優先するものである。
【０００６】本発明の目的は、割り込み処理の優先順位
を制御シーケンスに応じて自動的に切り替えることので
きる割り込みコントローラを提供することにある。
を制御シーケンスに応じて自動的に切り替えることので
きる割り込みコントローラを提供することにある。
【０００７】
【課題を解決するための手段】本発明の割り込みコント
ローラは、複数の割り込み要求に対する処理の優先順位
を制御する割り込みコントローラにおいて、割り込みの
優先順位を設定する複数の優先順位設定レジスタと、前
記複数の割り込み要求の組み合わせに応じて前記複数の
優先順位設定レジスタを選択する選択手段とを有して構
成される。
ローラは、複数の割り込み要求に対する処理の優先順位
を制御する割り込みコントローラにおいて、割り込みの
優先順位を設定する複数の優先順位設定レジスタと、前
記複数の割り込み要求の組み合わせに応じて前記複数の
優先順位設定レジスタを選択する選択手段とを有して構
成される。
【０００８】
【実施例】次に、本発明の実施例について図面を参照し
て説明する。図１は本発明の一実施例を示す割り込みコ
ントローラの優先順位制御部の回路図である。図１に示
すように、本実施例は複数の優先順位設定レジスタ１
と、優先順位決定回路２と、ＡＮＤゲート３とを有する
他に、割り込み要求のないＩＮＴ入力を０とし、割り込
み要求のあるＩＮＴ入力を１としてＩＮＴ７からＩＮＴ
０をコード入力するデコーダ４を有する。このデコーダ
４はコードをデコードした上で複数の優先順位設定レジ
スタ１を一つ選択する。
て説明する。図１は本発明の一実施例を示す割り込みコ
ントローラの優先順位制御部の回路図である。図１に示
すように、本実施例は複数の優先順位設定レジスタ１
と、優先順位決定回路２と、ＡＮＤゲート３とを有する
他に、割り込み要求のないＩＮＴ入力を０とし、割り込
み要求のあるＩＮＴ入力を１としてＩＮＴ７からＩＮＴ
０をコード入力するデコーダ４を有する。このデコーダ
４はコードをデコードした上で複数の優先順位設定レジ
スタ１を一つ選択する。
【０００９】
【表１】
【００１０】このデコーダ４の真理値は表１に示す通り
であり、この場合の優先順位設定レジスタ１は５個ある
例である。尚、割り込み要求のあるＩＮＴ入力を“１”
で、また要求のないＩＮＴ入力を“０”でそれぞれ表し
ている。例えば、ＩＮＴ２＝ＩＮＴ１＝ＩＮＴ０＝１の
場合は、優先順位設定レジスタ＃３を選択することにな
る。この選択された優先順位設定レジスタ１は、その内
容を優先順位決定回路２へ出力する。更に、優先順位決
定回路２はその内容に基ずき前述した図３の従来例と同
様に、割り込み要求の発生しているＩＮＴ入力の内、最
も優先順位の高いものを選択許可する。
であり、この場合の優先順位設定レジスタ１は５個ある
例である。尚、割り込み要求のあるＩＮＴ入力を“１”
で、また要求のないＩＮＴ入力を“０”でそれぞれ表し
ている。例えば、ＩＮＴ２＝ＩＮＴ１＝ＩＮＴ０＝１の
場合は、優先順位設定レジスタ＃３を選択することにな
る。この選択された優先順位設定レジスタ１は、その内
容を優先順位決定回路２へ出力する。更に、優先順位決
定回路２はその内容に基ずき前述した図３の従来例と同
様に、割り込み要求の発生しているＩＮＴ入力の内、最
も優先順位の高いものを選択許可する。
【００１１】図２は本発明の他の実施例を示す割り込み
コントローラの優先順位制御部の回路図である。図２に
示すように、本実施例は図１に説明したデコード４の代
りに各優先順位設定レジスタ１に割り込み要求組み合わ
せレジスタ５を接続し、割り込み入力ＩＮＴ０〜ＩＮＴ
７と各割り込み要求組み合わせレジスタ５の内容とを比
較する複数の比較器６を設けたことにある。まず、各優
先順位設定レジスタ１に対応する割り込み要求組み合わ
せレジスタ５の内容がＩＮＴ７からＩＮＴ０の状態と一
致すると、比較器６は該当する優先順位設定レジスタ１
の内容を優先順位決定回路２へ出力させる。次に、優先
順位決定回路２は、前述した一実施例と同様に、割り込
み要求の発生しているＩＮＴ入力の内、最も優先順位の
高いものを選択許可する。
コントローラの優先順位制御部の回路図である。図２に
示すように、本実施例は図１に説明したデコード４の代
りに各優先順位設定レジスタ１に割り込み要求組み合わ
せレジスタ５を接続し、割り込み入力ＩＮＴ０〜ＩＮＴ
７と各割り込み要求組み合わせレジスタ５の内容とを比
較する複数の比較器６を設けたことにある。まず、各優
先順位設定レジスタ１に対応する割り込み要求組み合わ
せレジスタ５の内容がＩＮＴ７からＩＮＴ０の状態と一
致すると、比較器６は該当する優先順位設定レジスタ１
の内容を優先順位決定回路２へ出力させる。次に、優先
順位決定回路２は、前述した一実施例と同様に、割り込
み要求の発生しているＩＮＴ入力の内、最も優先順位の
高いものを選択許可する。
【００１２】
【発明の効果】以上説明したように、本発明の割り込み
コントローラは、割り込み要求群をグルーブ分けし、各
グループ毎に優先順位を変更する場合にも、グループを
変更するたびにプログラムによって優先順位設定レジス
タの内容を変更する必要がなくなるので、ＣＰＵの負荷
を軽減でき、システム効率を向上させることができると
いう効果がある。
コントローラは、割り込み要求群をグルーブ分けし、各
グループ毎に優先順位を変更する場合にも、グループを
変更するたびにプログラムによって優先順位設定レジス
タの内容を変更する必要がなくなるので、ＣＰＵの負荷
を軽減でき、システム効率を向上させることができると
いう効果がある。
【図１】本発明の一実施例を示す割り込みコントローラ
の優先順位制御部の回路図である。
の優先順位制御部の回路図である。
【図２】本発明の他の実施例を示す割り込みコントロー
ラの優先順位制御部の回路図である。
ラの優先順位制御部の回路図である。
【図３】従来の一例を示す割り込みコントローラの優先
順位制御部の回路図である。
順位制御部の回路図である。
１ 優先順位設定レジスタ ２ 優先順位決定回路 ３ ＡＮＤゲート ４ デコーダ ５ 割り込み要求組み合わせレジスタ ６ 比較器 ＩＮＴ０〜ＩＮＴ７ 割り込み要求信号
Claims (1)
- 【請求項１】 複数の割り込み要求に対する処理の優先
順位を制御する割り込みコントローラにおいて、割り込
みの優先順位を設定する複数の優先順位設定レジスタ
と、前記複数の割り込み要求の組み合わせに応じて前記
複数の優先順位設定レジスタを選択する選択手段とを有
することを特徴とする割り込みコントローラ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7495892A JPH05282162A (ja) | 1992-03-31 | 1992-03-31 | 割り込みコントローラ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7495892A JPH05282162A (ja) | 1992-03-31 | 1992-03-31 | 割り込みコントローラ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05282162A true JPH05282162A (ja) | 1993-10-29 |
Family
ID=13562340
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7495892A Withdrawn JPH05282162A (ja) | 1992-03-31 | 1992-03-31 | 割り込みコントローラ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05282162A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1989002117A1 (en) * | 1987-08-24 | 1989-03-09 | Honda Giken Kogyo Kabushiki Kaisha | Data processing apparatus and editing apparatus using the same |
-
1992
- 1992-03-31 JP JP7495892A patent/JPH05282162A/ja not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1989002117A1 (en) * | 1987-08-24 | 1989-03-09 | Honda Giken Kogyo Kabushiki Kaisha | Data processing apparatus and editing apparatus using the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100317237B1 (ko) | 유사 벡터 방식의 인터럽트 컨트롤러 및 그것의 인터럽트 처리 방법 | |
| JPS6156542B2 (ja) | ||
| US20120023502A1 (en) | Establishing thread priority in a processor or the like | |
| JPH0454255B2 (ja) | ||
| JPH06105460B2 (ja) | マルチプロセッサのプロセッサ切換え装置 | |
| JPS5999553A (ja) | 割込制御方式 | |
| JPH05282162A (ja) | 割り込みコントローラ | |
| US20030023799A1 (en) | Interrupt processing apparatus | |
| KR100209595B1 (ko) | 인터럽트 발생장치 및 발생방법 | |
| SU811259A1 (ru) | Устройство дл обработки приорите-TOB зАпРОСОВ пРЕРыВАНи | |
| JPH07105022A (ja) | マイクロコンピュータ | |
| JPH04211839A (ja) | 割込みコントローラ | |
| JPH01217521A (ja) | 割込み制御回路 | |
| JPS61136115A (ja) | マイクロコンピユ−タシステムの基本クロツク発生回路 | |
| JPS6220060A (ja) | 優先選択制御回路 | |
| JP2553175B2 (ja) | オーバーフロー検出回路 | |
| JPS59167754A (ja) | 割込制御装置 | |
| JPH04141738A (ja) | 割込処理装置 | |
| JPH0675780A (ja) | 割込み制御装置 | |
| JPH04195638A (ja) | 半導体集積回路 | |
| JPH0381833A (ja) | 演算処理装置 | |
| JPH0749793A (ja) | 割込みコントローラ | |
| JPH10187601A (ja) | 優先順位決定回路 | |
| KR19990019843U (ko) | 인터럽트 발생 장치 | |
| JPH0827724B2 (ja) | 割込みベクタフェッチ判別方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990608 |