JPH05268773A - Ｐｗｍ制御を用いたインバータの制御方法及び装置 - Google Patents
Ｐｗｍ制御を用いたインバータの制御方法及び装置Info
- Publication number
- JPH05268773A JPH05268773A JP4244428A JP24442892A JPH05268773A JP H05268773 A JPH05268773 A JP H05268773A JP 4244428 A JP4244428 A JP 4244428A JP 24442892 A JP24442892 A JP 24442892A JP H05268773 A JPH05268773 A JP H05268773A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- phase
- voltage reference
- mode
- inverter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Control Of Ac Motors In General (AREA)
- Inverter Devices (AREA)
Abstract
(57)【要約】
【目的】ＰＷＭ制御により３相交流電圧を出力するイン
バータにおいて、最小オンパルス幅を確保すると共に、
線間電圧の全出力電圧領域において滑らかな正弦派の電
圧を出力し制御不能領域を無くすこと。 【構成】各相毎に電圧基準に応じた電圧をＰＷＭ制御を
用いて出力する３相インバータの制御装置において、３
相の電圧基準のそれぞれの大きさと極性から通常モー
ド、矩形モード、零補正モードの何ずれか１つのモード
を決定するモード決定手段２と、通常モードに決定され
たとき電圧基準をそのまま出力し、矩形モード及び零補
正モードが決定されたとき各モード毎に予定されたアル
ゴリズムに従って１相の電圧基準を所定値に固定すると
共に他相の電圧基準を線間電圧が元の値と変わらないよ
うに補正した電圧基準を出力する電圧基準変換手段３を
設け、最小オンパルス幅を確保し、かつ３相線間電圧の
全出力電圧領域において滑らかな正弦波電圧を出力す
る。
バータにおいて、最小オンパルス幅を確保すると共に、
線間電圧の全出力電圧領域において滑らかな正弦派の電
圧を出力し制御不能領域を無くすこと。 【構成】各相毎に電圧基準に応じた電圧をＰＷＭ制御を
用いて出力する３相インバータの制御装置において、３
相の電圧基準のそれぞれの大きさと極性から通常モー
ド、矩形モード、零補正モードの何ずれか１つのモード
を決定するモード決定手段２と、通常モードに決定され
たとき電圧基準をそのまま出力し、矩形モード及び零補
正モードが決定されたとき各モード毎に予定されたアル
ゴリズムに従って１相の電圧基準を所定値に固定すると
共に他相の電圧基準を線間電圧が元の値と変わらないよ
うに補正した電圧基準を出力する電圧基準変換手段３を
設け、最小オンパルス幅を確保し、かつ３相線間電圧の
全出力電圧領域において滑らかな正弦波電圧を出力す
る。
Description
【０００１】
【産業上の利用分野】本発明はインバータの制御装置に
係り、特に最小オンパルス幅を確保し、且つ線形特性を
得るように改良したＰＷＭ制御を用いたインバータの制
御方法及び装置に関する。
係り、特に最小オンパルス幅を確保し、且つ線形特性を
得るように改良したＰＷＭ制御を用いたインバータの制
御方法及び装置に関する。
【０００２】
【従来の技術】ＰＷＭ制御により出力電圧を制御するイ
ンバータは、ＧＴＯ（ゲートターンオフサイリスタ）等
の自己消弧形のスイッチ素子が用いられ、変調周期毎に
所定期間だけオン状態となってパルス状の電圧を出力
し、その平均電圧を制御している。この場合、スイッチ
素子がターンオフするときのサージ電圧を抑制するた
め、スイッチ素子と並列にスナバ回路のコンデンサが接
続される。このコンデンサにサージ電流を吸収すること
でサージ電圧を抑制している。また、このコンデンサの
電圧を初期化するためスイッチング素子をオンにしたと
き、一定時間（最小オンパルス幅：例えば100 マイクロ
秒程度）オン状態に維持してコンデンサの電荷を放電さ
せるようにしている。
ンバータは、ＧＴＯ（ゲートターンオフサイリスタ）等
の自己消弧形のスイッチ素子が用いられ、変調周期毎に
所定期間だけオン状態となってパルス状の電圧を出力
し、その平均電圧を制御している。この場合、スイッチ
素子がターンオフするときのサージ電圧を抑制するた
め、スイッチ素子と並列にスナバ回路のコンデンサが接
続される。このコンデンサにサージ電流を吸収すること
でサージ電圧を抑制している。また、このコンデンサの
電圧を初期化するためスイッチング素子をオンにしたと
き、一定時間（最小オンパルス幅：例えば100 マイクロ
秒程度）オン状態に維持してコンデンサの電荷を放電さ
せるようにしている。
【０００３】この種の従来装置では、図２０（ａ）に示
すように変調用三角波（キャリア）ＶCP，ＶCNと電圧基
準Ｖ* を比較してコンパレータ出力ＶCMP が最小オンパ
ルス幅Ｔ0 以下となるような低電圧の電圧基準のときは
スイッチ素子をオンさせるゲート信号ＶG は最小オンパ
ルス幅Ｔ0 以下にならないように図２０（ｂ）に示すパ
ルス補正部１８０で最小幅をＴ0 に制限して出力してい
る。
すように変調用三角波（キャリア）ＶCP，ＶCNと電圧基
準Ｖ* を比較してコンパレータ出力ＶCMP が最小オンパ
ルス幅Ｔ0 以下となるような低電圧の電圧基準のときは
スイッチ素子をオンさせるゲート信号ＶG は最小オンパ
ルス幅Ｔ0 以下にならないように図２０（ｂ）に示すパ
ルス補正部１８０で最小幅をＴ0 に制限して出力してい
る。
【０００４】
【発明が解決しようとする課題】しかしながら、上述し
た従来装置では最小オンパルス幅Ｔ0 となる基準電圧±
Ｖmin 以下の低電圧領域で電圧制御を行うことができな
くなり、制御不能領域が生じる問題がある。このような
制御不能領域が生じると制御系が不安定となり、高精度
の制御を行うことが困難となる。
た従来装置では最小オンパルス幅Ｔ0 となる基準電圧±
Ｖmin 以下の低電圧領域で電圧制御を行うことができな
くなり、制御不能領域が生じる問題がある。このような
制御不能領域が生じると制御系が不安定となり、高精度
の制御を行うことが困難となる。
【０００５】本発明は上記の問題を解消するためなされ
たもので、その目的はＰＷＭ制御により３相交流電圧を
出力するインバータにおいて、最小オンパルス幅を確保
すると共に、線間電圧の全出力電圧領域において滑らか
な正弦派の電圧を出力し制御不能領域のないＰＷＭ制御
を用いたインバータの制御方法及び装置を提供すること
にある。
たもので、その目的はＰＷＭ制御により３相交流電圧を
出力するインバータにおいて、最小オンパルス幅を確保
すると共に、線間電圧の全出力電圧領域において滑らか
な正弦派の電圧を出力し制御不能領域のないＰＷＭ制御
を用いたインバータの制御方法及び装置を提供すること
にある。
【０００６】
【課題を解決するための手段】上記目的を達成するた
め、本発明は次のような制御方法及び装置とする。
め、本発明は次のような制御方法及び装置とする。
【０００７】（１）請求項１に対応する発明は、各相毎
に電圧基準に応じた電圧をＰＷＭ制御を用いて出力する
３相インバータの制御方法において、３相の電圧基準の
それぞれの大きさと極性から通常モード、矩形モード、
零補正モードの何ずれか１つのモードを決定し、通常モ
ードのときは電圧基準をそのまま使用し、矩形モード、
零補正モードのときはそれぞれのモード毎に定められた
アルゴリズムに従って１相の電圧基準を所定値に固定す
ると共に他相の電圧基準を線間電圧が元の値から変化し
ないように補正する制御方法とする。
に電圧基準に応じた電圧をＰＷＭ制御を用いて出力する
３相インバータの制御方法において、３相の電圧基準の
それぞれの大きさと極性から通常モード、矩形モード、
零補正モードの何ずれか１つのモードを決定し、通常モ
ードのときは電圧基準をそのまま使用し、矩形モード、
零補正モードのときはそれぞれのモード毎に定められた
アルゴリズムに従って１相の電圧基準を所定値に固定す
ると共に他相の電圧基準を線間電圧が元の値から変化し
ないように補正する制御方法とする。
【０００８】（２）請求項５に対応する発明は、各相毎
に電圧基準に応じた電圧をＰＷＭ制御を用いて出力する
中性点クランプ式３相インバータの制御方法において、
各相の電圧基準のうち正の最大となる相の電圧基準を負
の最小電圧基準または零に固定し、かつ他の２相の電圧
基準を線間電圧が変化しないように変換する第１の電圧
基準変換方法と、各相の電圧基準のうち負の最大となる
相の電圧基準を正の最小電圧基準または零に固定し、か
つ他の２相の電圧基準を線間電圧が変化しないように変
換する第２の電圧基準変換方法とを用い、これら両変換
方法を交互に切換える制御方法とする。
に電圧基準に応じた電圧をＰＷＭ制御を用いて出力する
中性点クランプ式３相インバータの制御方法において、
各相の電圧基準のうち正の最大となる相の電圧基準を負
の最小電圧基準または零に固定し、かつ他の２相の電圧
基準を線間電圧が変化しないように変換する第１の電圧
基準変換方法と、各相の電圧基準のうち負の最大となる
相の電圧基準を正の最小電圧基準または零に固定し、か
つ他の２相の電圧基準を線間電圧が変化しないように変
換する第２の電圧基準変換方法とを用い、これら両変換
方法を交互に切換える制御方法とする。
【０００９】（３）請求項７に対応する発明は、各相毎
に電圧基準に応じた電圧をＰＷＭ制御を用いて出力する
３相インバータの制御装置において、３相の電圧基準の
それぞれの大きさと極性から通常モード、矩形モード、
零補正モードの何ずれか１つのモードを決定するモード
決定手段と、通常モードに決定されたとき電圧基準をそ
のまま出力し、矩形モード及び零補正モードが決定され
たとき各モード毎に予定されたアルゴリズムに従って１
相の電圧基準を所定値に固定すると共に他相の電圧基準
を線間電圧が元の値と変わらないように補正した電圧基
準を出力する電圧基準変換手段を設け、最小オンパルス
幅を確保し、かつ３相線間電圧の全出力電圧領域におい
て滑らかな正弦波電圧を出力する制御装置とする。
に電圧基準に応じた電圧をＰＷＭ制御を用いて出力する
３相インバータの制御装置において、３相の電圧基準の
それぞれの大きさと極性から通常モード、矩形モード、
零補正モードの何ずれか１つのモードを決定するモード
決定手段と、通常モードに決定されたとき電圧基準をそ
のまま出力し、矩形モード及び零補正モードが決定され
たとき各モード毎に予定されたアルゴリズムに従って１
相の電圧基準を所定値に固定すると共に他相の電圧基準
を線間電圧が元の値と変わらないように補正した電圧基
準を出力する電圧基準変換手段を設け、最小オンパルス
幅を確保し、かつ３相線間電圧の全出力電圧領域におい
て滑らかな正弦波電圧を出力する制御装置とする。
【００１０】（４）請求項９に対応する発明は、各相毎
に電圧基準に応じた電圧をＰＷＭ制御を用いて出力する
中性点クランプ式３相インバータの制御装置において、
線間電圧を変化させることなく、電圧基準の極性を３相
全て正または１相のみ零で他の２相を正に変換する第１
の電圧基準変換手段と、電圧基準の極性を３相全て負ま
たは１相のみ零で他の２相を負に変換する第２の電圧基
準変換手段と、これら第１及び第２の電圧基準変換手段
交互に切換える切換手段とを設け、低電圧領域でも出力
電圧を制御可能にした制御装置とする。
に電圧基準に応じた電圧をＰＷＭ制御を用いて出力する
中性点クランプ式３相インバータの制御装置において、
線間電圧を変化させることなく、電圧基準の極性を３相
全て正または１相のみ零で他の２相を正に変換する第１
の電圧基準変換手段と、電圧基準の極性を３相全て負ま
たは１相のみ零で他の２相を負に変換する第２の電圧基
準変換手段と、これら第１及び第２の電圧基準変換手段
交互に切換える切換手段とを設け、低電圧領域でも出力
電圧を制御可能にした制御装置とする。
【００１１】（５）請求項１０に対応する発明は、各相
毎に電圧基準に応じた電圧をＰＷＭ制御を用いて出力す
る中性点クランプ式３相インバータの制御装置におい
て、線間電圧を変化させることなく、電圧基準の極性を
３相全て正または１相のみ零で他の２相を正に変換する
第１の電圧基準変換手段と、電圧基準の極性を３相全て
負または１相のみ零で他の２相を負に変換する第２の電
圧基準変換手段と、これら第１及び第２の電圧基準変換
手段交互に切換える切換手段とを設け、低電圧領域でも
出力電圧を制御可能にした制御装置とする。
毎に電圧基準に応じた電圧をＰＷＭ制御を用いて出力す
る中性点クランプ式３相インバータの制御装置におい
て、線間電圧を変化させることなく、電圧基準の極性を
３相全て正または１相のみ零で他の２相を正に変換する
第１の電圧基準変換手段と、電圧基準の極性を３相全て
負または１相のみ零で他の２相を負に変換する第２の電
圧基準変換手段と、これら第１及び第２の電圧基準変換
手段交互に切換える切換手段とを設け、低電圧領域でも
出力電圧を制御可能にした制御装置とする。
【００１２】（６）請求項１１に対応する発明は、各相
毎に電圧基準に応じた電圧をＰＷＭ制御を用いて出力す
る中性点クランプ式３相インバータの制御装置におい
て、各相の電圧基準のうち正の最大となる相の電圧基準
に固定し他の２相の電圧基準を線間電圧が変化しないよ
うに変換する第１の電圧基準変換手段と、各相の電圧基
準のうち負の最大となる相の電圧基準を負の最大基準電
圧に固定し他の２相の電圧基準を線間電圧が変化しない
ように変換する第２の電圧基準変換手段と、これら第１
及び第２の電圧基準変換手段を交互に切換える切換手段
とを設け、低電圧領域でも出力電圧を制御可能にした制
御装置とする。
毎に電圧基準に応じた電圧をＰＷＭ制御を用いて出力す
る中性点クランプ式３相インバータの制御装置におい
て、各相の電圧基準のうち正の最大となる相の電圧基準
に固定し他の２相の電圧基準を線間電圧が変化しないよ
うに変換する第１の電圧基準変換手段と、各相の電圧基
準のうち負の最大となる相の電圧基準を負の最大基準電
圧に固定し他の２相の電圧基準を線間電圧が変化しない
ように変換する第２の電圧基準変換手段と、これら第１
及び第２の電圧基準変換手段を交互に切換える切換手段
とを設け、低電圧領域でも出力電圧を制御可能にした制
御装置とする。
【００１３】
【作用】（１）請求項１に対応する発明の制御方法おい
ては、３相の電圧基準がすべて所定電圧を越えるとき通
常モードに決定され、３相のうち２相以上の電圧基準が
前記所定電圧以下のとき、あるいは３相のうち２相の電
圧基準が前記所定電圧の２倍以下で異符号のとき矩形モ
ードに決定され、３相のうち１相の電圧基準が前記所定
電圧以下で、他の２相の電圧基準が前記所定電圧の２倍
以下で同符号のとき零補正モードに決定される。
ては、３相の電圧基準がすべて所定電圧を越えるとき通
常モードに決定され、３相のうち２相以上の電圧基準が
前記所定電圧以下のとき、あるいは３相のうち２相の電
圧基準が前記所定電圧の２倍以下で異符号のとき矩形モ
ードに決定され、３相のうち１相の電圧基準が前記所定
電圧以下で、他の２相の電圧基準が前記所定電圧の２倍
以下で同符号のとき零補正モードに決定される。
【００１４】矩形モードに決定されたとき、所定周期毎
に最大電圧となる相の電圧基準を逆極性の前記所定電圧
あるいは零電圧に固定し、零補正モードに決定されたと
き前記所定電圧以下となる相の電圧基準と同極性の前記
所定電圧に固定する。
に最大電圧となる相の電圧基準を逆極性の前記所定電圧
あるいは零電圧に固定し、零補正モードに決定されたと
き前記所定電圧以下となる相の電圧基準と同極性の前記
所定電圧に固定する。
【００１５】（２）請求項５に対応する発明の制御方法
においては、第１の電圧基準変換方法と第２の電圧基準
変換方法とを交互に切換えることにより、電圧基準は最
小オンパルス幅以下のパルスを出力せず、しかも線間電
圧は連続した正弦波となる電圧基準に変換されるので、
電圧基準の切換時に最小オンパルス幅以下のパルスを出
力しないように切換タイミングを選択することで、最小
オンパルスを含むことなく、しかも線間電圧は連続した
正弦波となるパルス列を得ることができる。
においては、第１の電圧基準変換方法と第２の電圧基準
変換方法とを交互に切換えることにより、電圧基準は最
小オンパルス幅以下のパルスを出力せず、しかも線間電
圧は連続した正弦波となる電圧基準に変換されるので、
電圧基準の切換時に最小オンパルス幅以下のパルスを出
力しないように切換タイミングを選択することで、最小
オンパルスを含むことなく、しかも線間電圧は連続した
正弦波となるパルス列を得ることができる。
【００１６】（３）請求項７に対応する発明の制御装置
においては、モード決定手段は上述の制御方法の場合と
同様にして通常モード、矩形モード、零補正モードを決
定し、矩形モード及び零補正モードが決定されたとき、
電圧基準変換手段は上述の制御方法の場合と同様にして
電圧基準の補正を行う。また電圧基準補正手段はインバ
ータとして３レベルの電圧を出力する中性点クランプ式
のインバータを使用するとき、矩形モードにおいて１相
の電圧基準を零電圧に固定して所定周期だけスイッチン
グを停止させる。
においては、モード決定手段は上述の制御方法の場合と
同様にして通常モード、矩形モード、零補正モードを決
定し、矩形モード及び零補正モードが決定されたとき、
電圧基準変換手段は上述の制御方法の場合と同様にして
電圧基準の補正を行う。また電圧基準補正手段はインバ
ータとして３レベルの電圧を出力する中性点クランプ式
のインバータを使用するとき、矩形モードにおいて１相
の電圧基準を零電圧に固定して所定周期だけスイッチン
グを停止させる。
【００１７】（４）請求項９に対応する発明の制御装置
においては、電圧基準の零クロス近傍でも最小オンパル
ス幅以下のパルスを出力することなく低出力電圧を制御
することが可能となり、さらに電圧基準の最大値近傍で
も最小オフパルス幅以下のパルスを出力することなく高
出力電圧を制御するすることが可能となるので、スイッ
チング回数を増加することなく低電圧領域から高電圧領
域まで出力線間電圧を線形に制御することができる。
においては、電圧基準の零クロス近傍でも最小オンパル
ス幅以下のパルスを出力することなく低出力電圧を制御
することが可能となり、さらに電圧基準の最大値近傍で
も最小オフパルス幅以下のパルスを出力することなく高
出力電圧を制御するすることが可能となるので、スイッ
チング回数を増加することなく低電圧領域から高電圧領
域まで出力線間電圧を線形に制御することができる。
【００１８】（５）請求項１０に対応する発明の制御装
置においては、第１の電圧基準変換手段と第２の電圧変
換手段を交互に切換えることにより、３相全てが正また
は負に切換わる毎に新たな電圧基準が得られるので、低
電圧領域においても正極性モードと負極性モードとを交
互に切換えるためのスイッチング素子の熱分担を平衡に
保つことができしかも出力千間電圧を線形に制御するこ
とができる。 （６）請求項１１に対応する発明の制御装置において
は、上記（５）と同様の作用となるが、上記（５）に比
べて構成の簡略化を図ることができる。
置においては、第１の電圧基準変換手段と第２の電圧変
換手段を交互に切換えることにより、３相全てが正また
は負に切換わる毎に新たな電圧基準が得られるので、低
電圧領域においても正極性モードと負極性モードとを交
互に切換えるためのスイッチング素子の熱分担を平衡に
保つことができしかも出力千間電圧を線形に制御するこ
とができる。 （６）請求項１１に対応する発明の制御装置において
は、上記（５）と同様の作用となるが、上記（５）に比
べて構成の簡略化を図ることができる。
【００１９】
【実施例】以下本発明の実施例を図面を参照して説明す
る。図１は本発明によるＰＷＭ制御を用いたインバータ
の制御装置の第１の実施例を示すブロック図である。
る。図１は本発明によるＰＷＭ制御を用いたインバータ
の制御装置の第１の実施例を示すブロック図である。
【００２０】図１において、コントローラ１はベクトル
制御等により３相の電圧基準Ｖ* （ＶU * ，ＶV * ，Ｖ
W * ）を出力し、インバータの制御（例えば電動機の速
度制御等）を行うものである。モード決定部２は３相の
電圧基準Ｖ* が出力される度に図２に示すアルゴリズム
に従って通常モード、矩形モード、零補正モードの何ず
れかのモードを決定する。すなわち、すべての相の電圧
基準が最小電圧基準Ｖmin より大きいとき通常モードが
選択される。また、３相のうち２相以上の電圧基準が最
小電圧基準Ｖmin 以下のとき、あるいは３相のうち２相
の電圧基準が最小電圧基準Ｖmin の２倍以下で同符号の
とき矩形モードが選択される。さらに、３相のうち１相
の電圧基準が最小電圧基準Ｖmin 以下で２相の電圧基準
が最小電圧基準Ｖmin の２倍以下で同符号のとき零補正
モードが選択される。
制御等により３相の電圧基準Ｖ* （ＶU * ，ＶV * ，Ｖ
W * ）を出力し、インバータの制御（例えば電動機の速
度制御等）を行うものである。モード決定部２は３相の
電圧基準Ｖ* が出力される度に図２に示すアルゴリズム
に従って通常モード、矩形モード、零補正モードの何ず
れかのモードを決定する。すなわち、すべての相の電圧
基準が最小電圧基準Ｖmin より大きいとき通常モードが
選択される。また、３相のうち２相以上の電圧基準が最
小電圧基準Ｖmin 以下のとき、あるいは３相のうち２相
の電圧基準が最小電圧基準Ｖmin の２倍以下で同符号の
とき矩形モードが選択される。さらに、３相のうち１相
の電圧基準が最小電圧基準Ｖmin 以下で２相の電圧基準
が最小電圧基準Ｖmin の２倍以下で同符号のとき零補正
モードが選択される。
【００２１】モード決定部２は、上記３種のモードの何
ずれか１つを選択した後、更に図３に示すように詳細な
モード（Ｍｏｄｅ＝０〜±６）の何ずれか１つを選択す
る。通常モードのときは、図３（ａ）に示すように一義
的にＭｏｄｅ＝０が選択される。
ずれか１つを選択した後、更に図３に示すように詳細な
モード（Ｍｏｄｅ＝０〜±６）の何ずれか１つを選択す
る。通常モードのときは、図３（ａ）に示すように一義
的にＭｏｄｅ＝０が選択される。
【００２２】矩形モードの場合は、図３（ｂ）に示すよ
うに３相電圧基準Ｖ* を掛け合わせることから電圧基準
の位相でおよそ６０°毎に符号が変化する信号PNFLG を
得る。次に信号PNFLG が正のとき、すなわちＶ* が１相
のみ正で他の２相が負のときは３相の中で正の最大値と
なる電圧基準を選ぶ。これがＶU * ならばＭｏｄｅ＝−
１とし、ＶV * ，ＶW * ならそれぞれＭｏｄｅ＝−２，
−３とする。信号PNFLG が負のときは３相の中で負の最
大値となる基準を選び、これがＶU * ，ＶV * ，ＶW *
ならそれぞれＭｏｄｅ＝１，２，３とする。
うに３相電圧基準Ｖ* を掛け合わせることから電圧基準
の位相でおよそ６０°毎に符号が変化する信号PNFLG を
得る。次に信号PNFLG が正のとき、すなわちＶ* が１相
のみ正で他の２相が負のときは３相の中で正の最大値と
なる電圧基準を選ぶ。これがＶU * ならばＭｏｄｅ＝−
１とし、ＶV * ，ＶW * ならそれぞれＭｏｄｅ＝−２，
−３とする。信号PNFLG が負のときは３相の中で負の最
大値となる基準を選び、これがＶU * ，ＶV * ，ＶW *
ならそれぞれＭｏｄｅ＝１，２，３とする。
【００２３】零補正モードの場合は、１相のみが最小基
準電圧Ｖmin 以下となるので、図３（ｃ）に示すように
Ｖmin 以下となる相（ＶU * ，ＶV * ，ＶW * ）とその
極性によってＭｏｄｅ＝（±４〜±６）を決定する。電
圧基準変換部３は、通常モード、矩形モード、零補正モ
ードに応じて次のように電圧基準Ｖ* を補正して新たな
電圧基準Ｖ**を出力する。 （ａ）通常モードのとき モード決定部２はＭｏｄｅ＝０を選択し、新たな電圧基
準Ｖ**として元の電圧基準Ｖ* をそのまま出力する。 Ｖ**（＝ＶU **，ＶV **，ＶW **）＝Ｖ* （ＶU * ，ＶV * ，ＶW * ） ……（１） （ｂ）矩形モードのとき
準電圧Ｖmin 以下となるので、図３（ｃ）に示すように
Ｖmin 以下となる相（ＶU * ，ＶV * ，ＶW * ）とその
極性によってＭｏｄｅ＝（±４〜±６）を決定する。電
圧基準変換部３は、通常モード、矩形モード、零補正モ
ードに応じて次のように電圧基準Ｖ* を補正して新たな
電圧基準Ｖ**を出力する。 （ａ）通常モードのとき モード決定部２はＭｏｄｅ＝０を選択し、新たな電圧基
準Ｖ**として元の電圧基準Ｖ* をそのまま出力する。 Ｖ**（＝ＶU **，ＶV **，ＶW **）＝Ｖ* （ＶU * ，ＶV * ，ＶW * ） ……（１） （ｂ）矩形モードのとき
【００２４】モード決定部２はＭｏｄｅ＝±１〜±３を
選択し、新たな電圧基準Ｖ**として最大電圧となる相の
電圧基準を逆極性の最小電圧基準電圧Ｖmin あるいは零
電圧に固定すると共に、他相の電圧基準線間電圧が元の
値と変らないようにシフトして出力する。例えば、Ｕ相
の電圧基準ＶU * が最も大きく正の場合、各相の電圧基
準は次のように補正される。 ＶU **＝−Ｖmin ＶV **＝−Ｖmin −（ＶU * −ＶV * ） ＶW **＝−Ｖmin −（ＶU * −ＶW * ） ……（２） また、ＶU * が最も大きく負の場合、各相の電圧基準は
次のように補正される。 ＶU **＝Ｖmin ＶV **＝Ｖmin −（ＶU * −ＶV * ） ＶW **＝Ｖmin −（ＶU * −ＶW * ） ……（３） この矩形モードにおける動作波形を図４に示す。図４に
おいて、ＶU ，ＶV ，ＶW は相電圧、ＶUV，Ｖvw，ＶWU
は線間電圧を示す。
選択し、新たな電圧基準Ｖ**として最大電圧となる相の
電圧基準を逆極性の最小電圧基準電圧Ｖmin あるいは零
電圧に固定すると共に、他相の電圧基準線間電圧が元の
値と変らないようにシフトして出力する。例えば、Ｕ相
の電圧基準ＶU * が最も大きく正の場合、各相の電圧基
準は次のように補正される。 ＶU **＝−Ｖmin ＶV **＝−Ｖmin −（ＶU * −ＶV * ） ＶW **＝−Ｖmin −（ＶU * −ＶW * ） ……（２） また、ＶU * が最も大きく負の場合、各相の電圧基準は
次のように補正される。 ＶU **＝Ｖmin ＶV **＝Ｖmin −（ＶU * −ＶV * ） ＶW **＝Ｖmin −（ＶU * −ＶW * ） ……（３） この矩形モードにおける動作波形を図４に示す。図４に
おいて、ＶU ，ＶV ，ＶW は相電圧、ＶUV，Ｖvw，ＶWU
は線間電圧を示す。
【００２５】図４に示すように、この実施例ではおよそ
６０°毎にＭｏｄｅが切換えられ、それぞれのＭｏｄｅ
の範囲において最大となる相の電圧基準が逆極性の最小
基準電圧Ｖmin に固定され、他相の電圧基準が線間電圧
が元の値と変らないようにシフトされている。この矩形
モードでは、およそ６０°毎に３相すべてが正または負
に切換わるので、これを６０°切換方式と称する。 （ｃ）零補正モードのとき
６０°毎にＭｏｄｅが切換えられ、それぞれのＭｏｄｅ
の範囲において最大となる相の電圧基準が逆極性の最小
基準電圧Ｖmin に固定され、他相の電圧基準が線間電圧
が元の値と変らないようにシフトされている。この矩形
モードでは、およそ６０°毎に３相すべてが正または負
に切換わるので、これを６０°切換方式と称する。 （ｃ）零補正モードのとき
【００２６】モード決定部２はＭｏｄｅ＝±４〜±６を
選択し、新たな電圧基準Ｖ**として零クロスする相の電
圧基準を最小電圧基準Ｖmin に固定すると共に、他相の
電圧基準を線間電圧が元の値と変らないようにシフトし
て出力する。例えばＵ相の電圧基準ＶU * が正側から負
側に零クロスする場合、各相の電圧基準は次のように補
正される。 ＶU **＝Ｖmin ＶV **＝Ｖmin −（ＶU * −ＶV * ） ＶW **＝Ｖmin −（ＶU * −ＶW * ） ……（４） また、ＶU * が負側から正側に零クロスする場合、各相
の電圧基準は次のように補正される。 ＶU **＝−Ｖmin VV **＝−Ｖmin −（ＶU * −ＶV * ） ＶW **＝−Ｖmin −（ＶU * −ＶW * ） ……（５） この零補正モードにおける動作波形を図５に示す。
選択し、新たな電圧基準Ｖ**として零クロスする相の電
圧基準を最小電圧基準Ｖmin に固定すると共に、他相の
電圧基準を線間電圧が元の値と変らないようにシフトし
て出力する。例えばＵ相の電圧基準ＶU * が正側から負
側に零クロスする場合、各相の電圧基準は次のように補
正される。 ＶU **＝Ｖmin ＶV **＝Ｖmin −（ＶU * −ＶV * ） ＶW **＝Ｖmin −（ＶU * −ＶW * ） ……（４） また、ＶU * が負側から正側に零クロスする場合、各相
の電圧基準は次のように補正される。 ＶU **＝−Ｖmin VV **＝−Ｖmin −（ＶU * −ＶV * ） ＶW **＝−Ｖmin −（ＶU * −ＶW * ） ……（５） この零補正モードにおける動作波形を図５に示す。
【００２７】データラッチ７は電圧基準変換部３の出力
Ｖ**を記憶保持するもので、切換タイミング選択部４は
電圧基準変換部３から得られたＶ**とデータクラッチ７
に保持された前回のＶ**とから図６に示す４種の切換タ
イミング０Ｘ，１Ｘ，２Ｘ，３Ｘの何ずれか１つを選択
する。タイミング／キャリア比較部５はデータラッ７の
内容を更新するか否かを決定する。
Ｖ**を記憶保持するもので、切換タイミング選択部４は
電圧基準変換部３から得られたＶ**とデータクラッチ７
に保持された前回のＶ**とから図６に示す４種の切換タ
イミング０Ｘ，１Ｘ，２Ｘ，３Ｘの何ずれか１つを選択
する。タイミング／キャリア比較部５はデータラッ７の
内容を更新するか否かを決定する。
【００２８】切換タイミング回路６は切換タイミング選
択部４で選択されたタイミングでデータラッチ８の出力
を書換え、コンパレータ９はデータラッチ８からのＶ**
とキャリアを比較してゲート信号を出力する。
択部４で選択されたタイミングでデータラッチ８の出力
を書換え、コンパレータ９はデータラッチ８からのＶ**
とキャリアを比較してゲート信号を出力する。
【００２９】上記構成において、コントローラ１、モー
ド決定部２、電圧基準変換部３、切換タイミング選択部
４、タイミング／キャリア比較部５、データラッチ７は
ソフトウエアで構成され、これらを総称してＣＰＵ１０
とする。
ド決定部２、電圧基準変換部３、切換タイミング選択部
４、タイミング／キャリア比較部５、データラッチ７は
ソフトウエアで構成され、これらを総称してＣＰＵ１０
とする。
【００３０】ＣＰＵ１０のデータロード、すなわちコン
トローラ１のデータ入力は図６に示す正側キャリアの谷
（０Ｘ）と山（２Ｘ）の時点で行われ、３相の電圧基準
Ｖ* が出力される。
トローラ１のデータ入力は図６に示す正側キャリアの谷
（０Ｘ）と山（２Ｘ）の時点で行われ、３相の電圧基準
Ｖ* が出力される。
【００３１】切換タイミング選択部４は、今回出力され
た電圧基準Ｖ**（ｋ）とデータラッチ７に保持された前
回の電圧基準Ｖ**（ｋ−１）から図７に示す流れ図に従
って切換タイミングTChgｘ＝０Ｘ〜３Ｘを選択し、２bi
t データ（00〜11）で出力する。
た電圧基準Ｖ**（ｋ）とデータラッチ７に保持された前
回の電圧基準Ｖ**（ｋ−１）から図７に示す流れ図に従
って切換タイミングTChgｘ＝０Ｘ〜３Ｘを選択し、２bi
t データ（00〜11）で出力する。
【００３２】切換タイミング回路６は、図８に示すよう
に２bit の切換タイミング信号TChgｘと２bit のキャリ
ア位相信号とを比較し、これらが等しいときデータラッ
チ８の内容を書換える信号を出力する。なお、２bit の
キャリア位相信号はキャリア信号を４等分して０Ｘ〜３
Ｘの位相範囲を区別することで得られる。また、図の
Ｌ，Ｈは下位桁、上位桁を意味する。
に２bit の切換タイミング信号TChgｘと２bit のキャリ
ア位相信号とを比較し、これらが等しいときデータラッ
チ８の内容を書換える信号を出力する。なお、２bit の
キャリア位相信号はキャリア信号を４等分して０Ｘ〜３
Ｘの位相範囲を区別することで得られる。また、図の
Ｌ，Ｈは下位桁、上位桁を意味する。
【００３３】これにより図９（ａ），（ｂ）に示すよう
に電圧基準Ｖ**の符号が変化しないときは０Ｘから２Ｘ
のタイミングで切換わり、符号が変化するときは１Ｘか
３Ｘのタイミングで切換わる。この場合、０，２識別信
号９０は０が与えられ、０Ｘと２Ｘを区別しないように
している。また、切換時点の前後で電圧基準Ｖ**とキャ
リアＶCP，ＶCNが交鎖してスイッチングが行われないよ
うに決定される。
に電圧基準Ｖ**の符号が変化しないときは０Ｘから２Ｘ
のタイミングで切換わり、符号が変化するときは１Ｘか
３Ｘのタイミングで切換わる。この場合、０，２識別信
号９０は０が与えられ、０Ｘと２Ｘを区別しないように
している。また、切換時点の前後で電圧基準Ｖ**とキャ
リアＶCP，ＶCNが交鎖してスイッチングが行われないよ
うに決定される。
【００３４】もし、上述の構成とせず切換タイミングを
０Ｘと２Ｘあるいは１Ｘと３Ｘに固定すると図９（ｃ）
あるいは（ｄ）に示すように電圧基準Ｖ**が書換えられ
た時点（零電圧付近あるいは高電圧領域）において電圧
基準Ｖ**とキャリアＶCP，ＶCNとがクロスして最小オン
パルス幅以下のパルスが発生する危険が生じる。
０Ｘと２Ｘあるいは１Ｘと３Ｘに固定すると図９（ｃ）
あるいは（ｄ）に示すように電圧基準Ｖ**が書換えられ
た時点（零電圧付近あるいは高電圧領域）において電圧
基準Ｖ**とキャリアＶCP，ＶCNとがクロスして最小オン
パルス幅以下のパルスが発生する危険が生じる。
【００３５】タイミング／キャリア比較部５は上述した
２bit の切換タイミング信号Tchgxと２bit のキャリア
位相信号を比較してデータラッチ７の内容を更新し、常
に正しい切換タイミングを選択するように作用する。
２bit の切換タイミング信号Tchgxと２bit のキャリア
位相信号を比較してデータラッチ７の内容を更新し、常
に正しい切換タイミングを選択するように作用する。
【００３６】例えば、タイミング０ａでデータロードを
行い、切換タイミングが１ａとなった場合、この信号の
出力はタイミング２ａの手前で行われるので、データラ
ッチ８の出力はタイミング２ａから０ｂの間で書換えら
れなくなる。この状態で次回の切換タイミングの選択を
行うと正しい結果が得られなくなるので、このような状
態のときはデータクラッチの内容を更新しないようにし
ている。
行い、切換タイミングが１ａとなった場合、この信号の
出力はタイミング２ａの手前で行われるので、データラ
ッチ８の出力はタイミング２ａから０ｂの間で書換えら
れなくなる。この状態で次回の切換タイミングの選択を
行うと正しい結果が得られなくなるので、このような状
態のときはデータクラッチの内容を更新しないようにし
ている。
【００３７】ＧＴＯを用いてＰＷＭ制御を行う場合、不
完全なオフゲートパルスを与えるとＧＴＯ内部の一部に
電流集中が生じ、素子が損傷する虞があるので、最小オ
ンパルス幅以下にならないようにしている。即ち、図９
（ｅ）に示すように電圧基準Ｖ**がキャリアの最大値に
近い最大電圧基準±Ｖmax を超える領域ＴMP，ＴMNにお
いて最小オフパルス幅以下となる場合が生じるので、こ
の領域ＴMP，ＴMNを全オン状態に切換える機能を設けて
いる。
完全なオフゲートパルスを与えるとＧＴＯ内部の一部に
電流集中が生じ、素子が損傷する虞があるので、最小オ
ンパルス幅以下にならないようにしている。即ち、図９
（ｅ）に示すように電圧基準Ｖ**がキャリアの最大値に
近い最大電圧基準±Ｖmax を超える領域ＴMP，ＴMNにお
いて最小オフパルス幅以下となる場合が生じるので、こ
の領域ＴMP，ＴMNを全オン状態に切換える機能を設けて
いる。
【００３８】この場合、切換え時に最小オフパルス幅の
１／２の幅のパルスが出力されないように正の最大電圧
出力区間ＴMPの開始点と終了点は共にタイミング０Ｘ
（谷）で切換え、負の最大電圧出力区間ＴMNの開始点と
終了点はタイミング２Ｘ（山）で切換えるようにしてい
る。この場合、０，２識別信号９０を１にセットして０
Ｘと２Ｘを区別し、正の最大電圧出力区間か負の最大電
圧出力区間かを判別する。
１／２の幅のパルスが出力されないように正の最大電圧
出力区間ＴMPの開始点と終了点は共にタイミング０Ｘ
（谷）で切換え、負の最大電圧出力区間ＴMNの開始点と
終了点はタイミング２Ｘ（山）で切換えるようにしてい
る。この場合、０，２識別信号９０を１にセットして０
Ｘと２Ｘを区別し、正の最大電圧出力区間か負の最大電
圧出力区間かを判別する。
【００３９】本実施例の矩形モード（６０°切換方式）
では電圧基準を変換することによって符号が変化する相
は、正または負の最大値となる１相なので、電圧基準変
換部３の矩形モードにおける正あるいは負の最大となる
３相の電圧基準を負あるいは正の最小電圧基準Ｖmin に
固定する補正の代りに正あるいは負の最大となる相の電
圧基準を零に固定するように補正することができる。
では電圧基準を変換することによって符号が変化する相
は、正または負の最大値となる１相なので、電圧基準変
換部３の矩形モードにおける正あるいは負の最大となる
３相の電圧基準を負あるいは正の最小電圧基準Ｖmin に
固定する補正の代りに正あるいは負の最大となる相の電
圧基準を零に固定するように補正することができる。
【００４０】図１０はこの場合の電圧基準とＰＷＭ制御
された出力電圧（相電圧及び線間電圧）の波形例を示し
たもので、Ｕ相の電圧基準Ｖu * の正あるいは負の最大
となる期間ＴUPあるいはＴUNが補正された電圧基準ＶU
**では零となっている。
された出力電圧（相電圧及び線間電圧）の波形例を示し
たもので、Ｕ相の電圧基準Ｖu * の正あるいは負の最大
となる期間ＴUPあるいはＴUNが補正された電圧基準ＶU
**では零となっている。
【００４１】中性点クランプ式インバータの主回路は、
図１１に示すように直流電圧源１０４のＰ，Ｎ間に備え
た２個のコンデンサ１０３により中性点電圧が設けら
れ、このインバータ出力ＶU 〜ＶW を中性点電圧にクラ
ンプすることにより零電圧を出力することができ、直流
電圧源のＰ，Ｎの電位と３レベルの出力が得られる。こ
の中性点クランプ式インバータを用いて上述のように零
電圧に固定すれば、スイッチング回数を大幅に低減する
ことができ、スイッチング損失が低減するので、運転効
率の向上したインバータが得られる。更に、スイッチ素
子に流れる電流が正方向と負方向に交互に平衡して流れ
るので、スイッチ素子の発熱が平衡し、利用率が良くな
る。また、零相補正モードにより電圧基準の零クロス近
傍でも最小オンパルス幅以下のパルスを出力することな
く出力電圧を制御することが可能となり、更に電圧基準
の最大値近傍でも最小オフパルス幅以下のパルスを出力
することなく高出力電圧を制御することが可能となり、
低電圧領域から高電圧領域までの全出力電圧領域に亘り
線間電圧を線形に制御することができ、高精度の制御の
可能なインバータが得られる。次に本発明の他の実施例
について説明する。
図１１に示すように直流電圧源１０４のＰ，Ｎ間に備え
た２個のコンデンサ１０３により中性点電圧が設けら
れ、このインバータ出力ＶU 〜ＶW を中性点電圧にクラ
ンプすることにより零電圧を出力することができ、直流
電圧源のＰ，Ｎの電位と３レベルの出力が得られる。こ
の中性点クランプ式インバータを用いて上述のように零
電圧に固定すれば、スイッチング回数を大幅に低減する
ことができ、スイッチング損失が低減するので、運転効
率の向上したインバータが得られる。更に、スイッチ素
子に流れる電流が正方向と負方向に交互に平衡して流れ
るので、スイッチ素子の発熱が平衡し、利用率が良くな
る。また、零相補正モードにより電圧基準の零クロス近
傍でも最小オンパルス幅以下のパルスを出力することな
く出力電圧を制御することが可能となり、更に電圧基準
の最大値近傍でも最小オフパルス幅以下のパルスを出力
することなく高出力電圧を制御することが可能となり、
低電圧領域から高電圧領域までの全出力電圧領域に亘り
線間電圧を線形に制御することができ、高精度の制御の
可能なインバータが得られる。次に本発明の他の実施例
について説明する。
【００４２】第２の実施例として、図１に示すモード決
定部２において、３相の電圧基準Ｖ* （ＶU * ，
ＶV * ，ＶW * ）の中に最小電圧基準Ｖmin 以下の電圧
基準がある場合は零補正モードに、ない場合には通常モ
ードを選択するようにし、零補正モードの場合は図３
（ｃ）に示すように、Ｕ，Ｖ，Ｗ相のうちＶmin 以下と
なる相と、その極性によってＭｏｄｅ（±４〜±６）を
決定するようにしたものである。
定部２において、３相の電圧基準Ｖ* （ＶU * ，
ＶV * ，ＶW * ）の中に最小電圧基準Ｖmin 以下の電圧
基準がある場合は零補正モードに、ない場合には通常モ
ードを選択するようにし、零補正モードの場合は図３
（ｃ）に示すように、Ｕ，Ｖ，Ｗ相のうちＶmin 以下と
なる相と、その極性によってＭｏｄｅ（±４〜±６）を
決定するようにしたものである。
【００４３】また、電圧基準変換部３においては、モー
ド決定部で求められたＭｏｄｅにより次式に従って電圧
基準Ｖ* を変換し、図５に示すような新たな電圧基準Ｖ
**を出力するようにしたものである。 ３相のうちでＶU * のみが０以上、Ｖmin 以下の場合
（Ｍｏｄｅ＝４） ＶU **＝Ｖmin ＶV **＝Ｖmin −（ＶU * −ＶV * ） ＶW **＝Ｖmin −（ＶU * −ＶW * ） ……（６） ３相のうちでＶU * のみが−Ｖmin 以上０以下の場合
（Ｍｏｄｅ＝−４） ＶU **＝−Ｖmin ＶV **＝−Ｖmin −（ＶU * −ＶV * ） ＶW **＝−Ｖmin −（ＶU * −ＶW * ） ……（７） このようにすることで、相電圧では不連続となるが、相
電圧の差である線間電圧では連続した正弦波の電圧基準
が得られる。
ド決定部で求められたＭｏｄｅにより次式に従って電圧
基準Ｖ* を変換し、図５に示すような新たな電圧基準Ｖ
**を出力するようにしたものである。 ３相のうちでＶU * のみが０以上、Ｖmin 以下の場合
（Ｍｏｄｅ＝４） ＶU **＝Ｖmin ＶV **＝Ｖmin −（ＶU * −ＶV * ） ＶW **＝Ｖmin −（ＶU * −ＶW * ） ……（６） ３相のうちでＶU * のみが−Ｖmin 以上０以下の場合
（Ｍｏｄｅ＝−４） ＶU **＝−Ｖmin ＶV **＝−Ｖmin −（ＶU * −ＶV * ） ＶW **＝−Ｖmin −（ＶU * −ＶW * ） ……（７） このようにすることで、相電圧では不連続となるが、相
電圧の差である線間電圧では連続した正弦波の電圧基準
が得られる。
【００４４】この第２の実施例によれば、電圧基準の零
クロス近傍でも最小オンパルス幅以下のパルスを出力す
ることなく低出力電圧の制御が可能となり、さらに電圧
基準の最大値近傍でも最小オフパルス幅以下のパルスを
出力することなく、高出力電圧の制御が可能となるの
で、中性点クランプ式インバータに適用した場合、スイ
ッチング回数を増加することなく、停電圧領域から高電
圧領域まで出力線間電圧を線形に制御することができ
る。
クロス近傍でも最小オンパルス幅以下のパルスを出力す
ることなく低出力電圧の制御が可能となり、さらに電圧
基準の最大値近傍でも最小オフパルス幅以下のパルスを
出力することなく、高出力電圧の制御が可能となるの
で、中性点クランプ式インバータに適用した場合、スイ
ッチング回数を増加することなく、停電圧領域から高電
圧領域まで出力線間電圧を線形に制御することができ
る。
【００４５】第３の実施例として、図１に示すモード決
定部２において、３相の電圧基準Ｖ* （ＶU * ，
ＶV * ，ＶW * ）の中から正の最大値を選ぶ方式と負の
最大値を選ぶ方式とをＵ相電圧基準の位相でおよそ６０
°毎に切換え、正の最大値を選ぶ方式において例えばＵ
相が正の最大ならＭｏｄｅ＝−１とし、負の最大値を選
ぶ方式において例えばＵ相が負の最大ならＭｏｄｅ＝１
という具合に６種類のモードに分けて出力するようにし
たものである。
定部２において、３相の電圧基準Ｖ* （ＶU * ，
ＶV * ，ＶW * ）の中から正の最大値を選ぶ方式と負の
最大値を選ぶ方式とをＵ相電圧基準の位相でおよそ６０
°毎に切換え、正の最大値を選ぶ方式において例えばＵ
相が正の最大ならＭｏｄｅ＝−１とし、負の最大値を選
ぶ方式において例えばＵ相が負の最大ならＭｏｄｅ＝１
という具合に６種類のモードに分けて出力するようにし
たものである。
【００４６】また、電圧基準変換部３においては、モー
ド決定部で求められたＭｏｄｅにより、ＶU * が３相の
うち正の最大値のときＭｏｄｅ＝−１として上記（７）
式に従って新たな電圧基準ＶU **，ＶV **，ＶW **を
得、ＶU * が３相のうち負の最大値のときＭｏｄｅ＝１
として上記（６）式に従って新たな電圧基準ＶU **，Ｖ
V **，ＶW **を得ることで、相電圧では不連続となる
が、相電圧の差である線間電圧では連続した正弦波の基
準電圧を得ることができる。この第３の実施例にあって
も前述と同様の効果を得ることができる。図１２は本発
明の第４及び第５の実施例を示すブロック図である。
ド決定部で求められたＭｏｄｅにより、ＶU * が３相の
うち正の最大値のときＭｏｄｅ＝−１として上記（７）
式に従って新たな電圧基準ＶU **，ＶV **，ＶW **を
得、ＶU * が３相のうち負の最大値のときＭｏｄｅ＝１
として上記（６）式に従って新たな電圧基準ＶU **，Ｖ
V **，ＶW **を得ることで、相電圧では不連続となる
が、相電圧の差である線間電圧では連続した正弦波の基
準電圧を得ることができる。この第３の実施例にあって
も前述と同様の効果を得ることができる。図１２は本発
明の第４及び第５の実施例を示すブロック図である。
【００４７】図１２において、第４の実施例としては、
図１の切換タイミング選択部４、タイミング／キャリア
比較部５、データクラッチ７を省略し、切換タイミング
回路６の代りにタイミング回路６Ａを設け、このタイミ
ング回路６Ａは正側キャリアの谷（０Ｘ）と山（２Ｘ）
の固定したタイミングで電圧基準を切換えるようにして
いる。
図１の切換タイミング選択部４、タイミング／キャリア
比較部５、データクラッチ７を省略し、切換タイミング
回路６の代りにタイミング回路６Ａを設け、このタイミ
ング回路６Ａは正側キャリアの谷（０Ｘ）と山（２Ｘ）
の固定したタイミングで電圧基準を切換えるようにして
いる。
【００４８】この場合、前述したように電圧基準の切換
時に最小オンパルス幅あるいは最小オフパルス幅の１／
２の幅のパルスが発生することがあるので、この実施例
を用いる場合は最小オンパルス幅及び最小オフパルス幅
の２倍のパルス幅となるように予め最小電圧基準Ｖmin
及び最大電圧基準Ｖmax を設定する。この第４の実施例
によれば、簡潔な構成で前述と同様に全出力電圧領域で
線間電圧を線形に制御することができる。
時に最小オンパルス幅あるいは最小オフパルス幅の１／
２の幅のパルスが発生することがあるので、この実施例
を用いる場合は最小オンパルス幅及び最小オフパルス幅
の２倍のパルス幅となるように予め最小電圧基準Ｖmin
及び最大電圧基準Ｖmax を設定する。この第４の実施例
によれば、簡潔な構成で前述と同様に全出力電圧領域で
線間電圧を線形に制御することができる。
【００４９】また、図１２において、第５の実施例とし
て、電圧基準Ｖ**が零クロス近傍なのか、最大電圧近傍
なのかを判別するレベル検出部１１と、この判定結果に
基づいてコンパレータ９から出力されるゲート信号の最
小オンパルス幅あるいは最小オフパルス幅に固定したゲ
ート信号に変換して出力するパルス補正部１２を設ける
構成としても同様の効果を得ることができる。
て、電圧基準Ｖ**が零クロス近傍なのか、最大電圧近傍
なのかを判別するレベル検出部１１と、この判定結果に
基づいてコンパレータ９から出力されるゲート信号の最
小オンパルス幅あるいは最小オフパルス幅に固定したゲ
ート信号に変換して出力するパルス補正部１２を設ける
構成としても同様の効果を得ることができる。
【００５０】また、モード決定部２の矩形モードにおけ
るアルゴリズムは図１３に示す方法で実施することがで
き、図１３（ａ）を第６の実施例、図１３（ｂ）を第７
の実施例として説明する。
るアルゴリズムは図１３に示す方法で実施することがで
き、図１３（ａ）を第６の実施例、図１３（ｂ）を第７
の実施例として説明する。
【００５１】第６の実施例は、矩形モードに切換えられ
たとき一定周期毎に与えられるクロックパルスを計数す
るカウンタを設け、一定クロック数（Count)に達する度
にカウンタの内容を零クリアすると共にフラグ（PNFLG)
の符号を反転させる機能を設け、このPNFLG の符号に応
じて前述と同様にＭｏｄｅ＝±１〜±３の判定を行うよ
うにする。この方式は電圧基準Ｖ* の周波数とは無関係
に一定時間毎にPNFLGの符号を変化させるので、矩形モ
ードの時間切換方式と称する。この方式を用い、２０ms
ec毎にPNFLG の反転させたときの波形例を図１４に示
す。
たとき一定周期毎に与えられるクロックパルスを計数す
るカウンタを設け、一定クロック数（Count)に達する度
にカウンタの内容を零クリアすると共にフラグ（PNFLG)
の符号を反転させる機能を設け、このPNFLG の符号に応
じて前述と同様にＭｏｄｅ＝±１〜±３の判定を行うよ
うにする。この方式は電圧基準Ｖ* の周波数とは無関係
に一定時間毎にPNFLGの符号を変化させるので、矩形モ
ードの時間切換方式と称する。この方式を用い、２０ms
ec毎にPNFLG の反転させたときの波形例を図１４に示
す。
【００５２】この第６の実施例によれば、電圧基準Ｖ*
の周波数に関係なく一定時間毎に正側と負側のスイッチ
ング素子が導通するので、低周波領域並びに直流出力に
おいてスイッチ素子の温度上昇の変動幅を少なくするこ
とができ、その分だけ利用率の向上したインバータが得
られる。
の周波数に関係なく一定時間毎に正側と負側のスイッチ
ング素子が導通するので、低周波領域並びに直流出力に
おいてスイッチ素子の温度上昇の変動幅を少なくするこ
とができ、その分だけ利用率の向上したインバータが得
られる。
【００５３】第７の実施例は図１３（ｂ）に示すように
矩形モードに切換えたとき、電圧基準Ｖ* の周波数が所
定周波数以上か否かを検出する判定手段を設け、所定周
波数以上なら図３（ｂ）と同様にＭｏｄｅ判定を行い、
否ならば図１３（ａ）と同様にＭｏｄｅ判定を行うよう
にしたものである。
矩形モードに切換えたとき、電圧基準Ｖ* の周波数が所
定周波数以上か否かを検出する判定手段を設け、所定周
波数以上なら図３（ｂ）と同様にＭｏｄｅ判定を行い、
否ならば図１３（ａ）と同様にＭｏｄｅ判定を行うよう
にしたものである。
【００５４】この方式を用いて電圧基準Ｖ* の周波数を
５Ｈz から１０Ｈz まで変化させ、８．３Ｈz 付近で時
間切換方式から６０°切換方式に切換えたときの波形例
を図１５に示す。
５Ｈz から１０Ｈz まで変化させ、８．３Ｈz 付近で時
間切換方式から６０°切換方式に切換えたときの波形例
を図１５に示す。
【００５５】この第７の実施例によれば、低周波領域あ
るいは直流出力時に時間切換方式によりスイッチ素子の
温度上昇の変動を抑制し、その分だけ利用率を向上させ
ることができ、また通常の周波数においては６０°切換
方式によりスイッチング回数を大幅に低減し、効率のよ
い運転を行うことが可能となる。図１６は本発明の第８
の実施例としてＰＷＭ制御を中性点クランプ式インバー
タに適用する場合の構成図を示すものである。
るいは直流出力時に時間切換方式によりスイッチ素子の
温度上昇の変動を抑制し、その分だけ利用率を向上させ
ることができ、また通常の周波数においては６０°切換
方式によりスイッチング回数を大幅に低減し、効率のよ
い運転を行うことが可能となる。図１６は本発明の第８
の実施例としてＰＷＭ制御を中性点クランプ式インバー
タに適用する場合の構成図を示すものである。
【００５６】図１６において、コントローラ１１はベク
トル制御等により、３相の電圧基準Ｖ* （ＶU * ，ＶV
* ，ＶW * ）を出力し、インバータの制御（電動機の速
度制御等）を行うものである。
トル制御等により、３相の電圧基準Ｖ* （ＶU * ，ＶV
* ，ＶW * ）を出力し、インバータの制御（電動機の速
度制御等）を行うものである。
【００５７】モード決定部１２は３相の電圧基準Ｖ* が
出力される度に、図１７に示すようにタイマーによって
Ｐ，Ｎ切換周期（Ｔ）毎に正負切換信号PNFLG を１また
は−１にセットする。次にPNFLG が１のときは３相の中
で正の最大値となる電圧基準を選ぶ。これがＶU * なら
ばモード１とし、ＶV * ，ＶW * ならばそれぞれモード
２，３とする。また、PNFLG が−１のときは３相のなか
で負の最大値となる基準を選び、これがＶU * ，
ＶV * ，ＶW * ならそれぞれモード−１，−２，−３と
する。このようにモード決定部１２から６種類のモード
が出力される。電圧基準変換部１３はこれらのモードに
応じて次のように電圧基準Ｖ* を補正して新たな電圧基
準Ｖ**を出力する。 ＶU * が３相のうち正の最大値のとき（Ｍｏｄｅ＝１） ＶU **＝Ｖmax ＶV **＝Ｖmax −（ＶU * −ＶV * ） ＶW **＝Ｖmax −（ＶU * −ＶW * ） ……（８） ＶU * が３相のうち負の最大値のとき（Ｍｏｄｅ＝−
１） ＶU **＝−Ｖmax ＶV **＝−Ｖmax −（ＶU * −ＶV * ） ＶW **＝−Ｖmax −（ＶU * −ＶW * ） ……（９） 但し、Ｖmax は最大電圧基準である。図１８は第８の実
施例における電圧基準、相電圧、線間電圧の波形図を示
している。上記構成において、コントローラ１１，モー
ド決定部１２，電圧基準変換部１３はソフトウェアで構
成され、これらを総称してＣＰＵ１５とする。以上の変
換方式により、相電圧では不連続となるが、相電圧の差
である線間電圧では連続した正弦波の電圧基準Ｖ**が出
力される。コンパレータ１４はこの電圧基準Ｖ**とキャ
リアを比較し、インバータゲート信号を出力する。
出力される度に、図１７に示すようにタイマーによって
Ｐ，Ｎ切換周期（Ｔ）毎に正負切換信号PNFLG を１また
は−１にセットする。次にPNFLG が１のときは３相の中
で正の最大値となる電圧基準を選ぶ。これがＶU * なら
ばモード１とし、ＶV * ，ＶW * ならばそれぞれモード
２，３とする。また、PNFLG が−１のときは３相のなか
で負の最大値となる基準を選び、これがＶU * ，
ＶV * ，ＶW * ならそれぞれモード−１，−２，−３と
する。このようにモード決定部１２から６種類のモード
が出力される。電圧基準変換部１３はこれらのモードに
応じて次のように電圧基準Ｖ* を補正して新たな電圧基
準Ｖ**を出力する。 ＶU * が３相のうち正の最大値のとき（Ｍｏｄｅ＝１） ＶU **＝Ｖmax ＶV **＝Ｖmax −（ＶU * −ＶV * ） ＶW **＝Ｖmax −（ＶU * −ＶW * ） ……（８） ＶU * が３相のうち負の最大値のとき（Ｍｏｄｅ＝−
１） ＶU **＝−Ｖmax ＶV **＝−Ｖmax −（ＶU * −ＶV * ） ＶW **＝−Ｖmax −（ＶU * −ＶW * ） ……（９） 但し、Ｖmax は最大電圧基準である。図１８は第８の実
施例における電圧基準、相電圧、線間電圧の波形図を示
している。上記構成において、コントローラ１１，モー
ド決定部１２，電圧基準変換部１３はソフトウェアで構
成され、これらを総称してＣＰＵ１５とする。以上の変
換方式により、相電圧では不連続となるが、相電圧の差
である線間電圧では連続した正弦波の電圧基準Ｖ**が出
力される。コンパレータ１４はこの電圧基準Ｖ**とキャ
リアを比較し、インバータゲート信号を出力する。
【００５８】従って、上記構成において、電圧基準ＶU
* は電圧基準変換部１３で最小オンパルス幅以下のパル
スを出力せず、しかも線間電圧は連続した正弦波となる
電圧基準のＶ**に変換されるので、インバータの出力周
波数が低い場合でもスイッチング素子の温度上昇にバラ
ツキを生じることなく、出力線間電圧を線形に制御する
ことが可能となる。
* は電圧基準変換部１３で最小オンパルス幅以下のパル
スを出力せず、しかも線間電圧は連続した正弦波となる
電圧基準のＶ**に変換されるので、インバータの出力周
波数が低い場合でもスイッチング素子の温度上昇にバラ
ツキを生じることなく、出力線間電圧を線形に制御する
ことが可能となる。
【００５９】第９の実施例として、図１６に示す構成に
おいて、モード決定部１２でタイマーによってＰＮ切換
周期（Ｔ）毎に正負切換信号PNFLG を１または−１にセ
ットし、電圧基準変換部１３でPNFLG に応じて次式に示
すＵ，Ｖ，Ｗ各相の電圧基準Ｖ* （ＶU * ，ＶV * ，Ｖ
W * ）に一定電圧基準を重畳することによって、図１９
に示すようにＰＮ切換周期（Ｔ）毎に３相すべてが正ま
たは負に切換わる新たな電圧基準Ｖ**が得られるように
したものである。 PNFLG ＝１のとき ＶU **＝ＶU * ＋１／２・Ｖmax ＶV **＝ＶV * ＋１／２・Ｖmax ＶW **＝ＶW * ＋１／２・Ｖmax ………（１０） PNFLG ＝−１のとき ＶU **＝ＶU * −１／２・Ｖmax ＶV **＝ＶV * −１／２・Ｖmax ＶW **＝ＶW * −１／２・Ｖmax ………（１１） 但し、Ｖmax は最大電圧基準； ＶU * ≦１／２・Ｖma
x である。
おいて、モード決定部１２でタイマーによってＰＮ切換
周期（Ｔ）毎に正負切換信号PNFLG を１または−１にセ
ットし、電圧基準変換部１３でPNFLG に応じて次式に示
すＵ，Ｖ，Ｗ各相の電圧基準Ｖ* （ＶU * ，ＶV * ，Ｖ
W * ）に一定電圧基準を重畳することによって、図１９
に示すようにＰＮ切換周期（Ｔ）毎に３相すべてが正ま
たは負に切換わる新たな電圧基準Ｖ**が得られるように
したものである。 PNFLG ＝１のとき ＶU **＝ＶU * ＋１／２・Ｖmax ＶV **＝ＶV * ＋１／２・Ｖmax ＶW **＝ＶW * ＋１／２・Ｖmax ………（１０） PNFLG ＝−１のとき ＶU **＝ＶU * −１／２・Ｖmax ＶV **＝ＶV * −１／２・Ｖmax ＶW **＝ＶW * −１／２・Ｖmax ………（１１） 但し、Ｖmax は最大電圧基準； ＶU * ≦１／２・Ｖma
x である。
【００６０】この第９の実施例によれば、構成を簡略で
き、しかも第８の実施例と同様にインバータの出力周波
数が低い場合でもスイッチング素子の温度上昇にバラツ
キを生じることなく、出力線間電圧を線形に制御するこ
とができる。
き、しかも第８の実施例と同様にインバータの出力周波
数が低い場合でもスイッチング素子の温度上昇にバラツ
キを生じることなく、出力線間電圧を線形に制御するこ
とができる。
【００６１】
【発明の効果】以上述べたように本発明によれば、ＰＷ
Ｍ制御により３相交流電圧を出力するインバータにおい
て、最小オンパルス幅を確保すると共に、線間電圧の全
出力電圧領域において滑らかな正弦派の電圧を出力し制
御不能領域のないＰＷＭ制御を用いたインバータの制御
方法及び装置を提供することができる。
Ｍ制御により３相交流電圧を出力するインバータにおい
て、最小オンパルス幅を確保すると共に、線間電圧の全
出力電圧領域において滑らかな正弦派の電圧を出力し制
御不能領域のないＰＷＭ制御を用いたインバータの制御
方法及び装置を提供することができる。
【図１】本発明のＰＷＭ制御を用いたインバータの制御
装置の要部構成を示す第１乃至第３の実施例を説明する
ための構成図。
装置の要部構成を示す第１乃至第３の実施例を説明する
ための構成図。
【図２】上記第１の実施例のモード決定部における通常
モード、矩形モード、零補正モードの決定アルゴリズム
を示す流れ図。
モード、矩形モード、零補正モードの決定アルゴリズム
を示す流れ図。
【図３】上記通常モード、矩形モード、零補正モードの
各モード内を更に細分したモードに分割する流れ図。
各モード内を更に細分したモードに分割する流れ図。
【図４】上記第１の実施例の矩形モードにおける動作波
形図。
形図。
【図５】上記第１の実施例の零補正モードにおける動作
波形図。
波形図。
【図６】上記第１の実施例の作用を説明するためのタイ
ミング図。
ミング図。
【図７】上記第１の実施例における切換タイミング選択
部のタイミング決定を示す流れ図。
部のタイミング決定を示す流れ図。
【図８】上記第１の実施例における切換タイミング回路
の具体的な回路図。
の具体的な回路図。
【図９】上記第１の実施例における電圧基準Ｖ**の切換
タイミングを説明するための図で、（ａ），（ｂ）は第
１の実施例の構成とした場合、（ｃ）は切換タイミング
を０Ｘ，２Ｘに、（ｄ）は切換テイミングを１Ｘ，３Ｘ
に固定した場合を示し、（ｅ）は最大電圧基準±Ｖmax
を越える場合の全オン状態に切換えるタイミングを示す
波形図。
タイミングを説明するための図で、（ａ），（ｂ）は第
１の実施例の構成とした場合、（ｃ）は切換タイミング
を０Ｘ，２Ｘに、（ｄ）は切換テイミングを１Ｘ，３Ｘ
に固定した場合を示し、（ｅ）は最大電圧基準±Ｖmax
を越える場合の全オン状態に切換えるタイミングを示す
波形図。
【図１０】上記第１の実施例の矩形モードにおいて、正
または負の最大となる相の電圧基準を零に補正した場合
の動作波形図。
または負の最大となる相の電圧基準を零に補正した場合
の動作波形図。
【図１１】中性点クランプ式インバータの主回路の要部
構成図。
構成図。
【図１２】本発明の第４及び第５の実施例を説明するた
めの構成図。
めの構成図。
【図１３】本発明による第６及び第７の実施例を示す図
で、図１及び図１２のモード決定部の矩形モードにおけ
る細分モード決定アルゴリズムを変えたもので、（ａ）
は第６の実施例の流れ図、（ｂ）は第７の実施例の流れ
図である。
で、図１及び図１２のモード決定部の矩形モードにおけ
る細分モード決定アルゴリズムを変えたもので、（ａ）
は第６の実施例の流れ図、（ｂ）は第７の実施例の流れ
図である。
【図１４】上記第６の実施例の矩形モードにおける動作
波形図。
波形図。
【図１５】上記第７の実施例の矩形モードにおける動作
波形図。
波形図。
【図１６】本発明の第８及び第９の実施例を示す構成
図。
図。
【図１７】上記第８及び第９の実施例におけるモード決
定部の流れ図。
定部の流れ図。
【図１８】上記第８の実施例における電圧基準、相電圧
基準、線間電圧基準の波形図。
基準、線間電圧基準の波形図。
【図１９】上記第９の実施例における電圧基準、相電圧
基準、線間電圧基準の波形図。
基準、線間電圧基準の波形図。
【図２０】従来のＰＷＭ制御を用いたインバータの制御
装置を説明するためのもので、（ａ）は要部構成図、
（ｂ）は制御不能領域を示す図。
装置を説明するためのもので、（ａ）は要部構成図、
（ｂ）は制御不能領域を示す図。
１……コントローラ、２……ミード決定部、３……電圧
基準変換部、４……切換タイミング選択部、５……タイ
ミング／キャリア比較部、６……切換タイミナグ回路、
データラッチ、９……コンパレータ。
基準変換部、４……切換タイミング選択部、５……タイ
ミング／キャリア比較部、６……切換タイミナグ回路、
データラッチ、９……コンパレータ。
Claims (11)
- 【請求項１】 各相毎に電圧基準に応じた電圧をＰＷＭ
制御を用いて出力する３相インバータの制御方法におい
て、３相の電圧基準のそれぞれの大きさと極性から通常
モード、矩形モード、零補正モードの何ずれか１つのモ
ードを決定し、通常モードのときは電圧基準をそのまま
使用し、矩形モード、零補正モードのときはそれぞれの
モード毎に定められたアルゴリズムに従って１相の電圧
基準を所定値に固定すると共に他相の電圧基準を線間電
圧が元の値から変化しないように補正することを特徴と
するＰＷＭ制御を用いたインバータの制御方法。 - 【請求項２】 ３相の電圧基準がすべて所定電圧を越え
るとき通常モードに決定し、３相のうち２相以上の電圧
基準が前記所定電圧以下のときあるいは３相のうち２相
の電圧基準が前記所定電圧の２倍以下で異符号のとき矩
形モードを決定し、３相のうち１相の電圧基準が前記所
定電圧以下で他の２相の電圧基準が前記所定電圧の２倍
以下で同符号のとき零補正モードに決定することを特徴
とする請求項１記載のＰＷＭ制御を用いたインバータの
制御方法。 - 【請求項３】 矩形モードに決定されたとき、所定周期
毎に最大電圧となる相の電圧基準を逆極性の前記所定電
圧あるいは零電圧に固定し、零補正モードに決定された
とき、前記所定電圧以下となる相の電圧基準を同極性の
前記所定電圧に固定することを特徴とする請求項１記載
のＰＷＭ制御を用いたインバータの制御方法。 - 【請求項４】 矩形モードに決定された場合において、
電圧基準の周波数が所定周波数以下のとき前記所定周期
を一定時間の周期とし、電圧基準の周波数が前記所定周
波数を越えるとき前記所定周期を一定位相の周期とする
ことを特徴とする請求項３記載のＰＷＭ制御を用いたイ
ンバータの制御方法。 - 【請求項５】 各相毎に電圧基準に応じた電圧をＰＷＭ
制御を用いて出力する中性点クランプ式３相インバータ
の制御方法において、各相の電圧基準のうち正の最大と
なる相の電圧基準を負の最小電圧基準または零に固定
し、かつ他の２相の電圧基準を線間電圧が変化しないよ
うに変換する第１の電圧基準変換方法と、各相の電圧基
準のうち負の最大となる相の電圧基準を正の最小電圧基
準または零に固定し、かつ他の２相の電圧基準を線間電
圧が変化しないように変換する第２の電圧基準変換方法
とを用い、これら両変換方法を交互に切換えるようにし
たことを特徴とするＰＷＭ制御を用いたインバータの制
御方法。 - 【請求項６】 電圧基準を切換えるタイミングを複数個
持ち電圧基準の符号の切換え前後で異なる場合と同じ場
所とに応じて切換えタイミングを変化させることにより
電圧基準の切換時においてもスイッチング素子の最小オ
ンパルス以下の幅のパルスを発生させないようにしたこ
とを特徴とする請求項５記載のＰＷＭ制御を用いたイン
バータの制御方法。 - 【請求項７】 各相毎に電圧基準に応じた電圧をＰＷＭ
制御を用いて出力する３相インバータの制御装置におい
て、３相の電圧基準のそれぞれの大きさと極性から通常
モード、矩形モード、零補正モードの何ずれか１つのモ
ードを決定するモード決定手段と、通常モードに決定さ
れたとき電圧基準をそのまま出力し、矩形モード及び零
補正モードが決定されたとき各モード毎に予定されたア
ルゴリズムに従って１相の電圧基準を所定値に固定する
と共に他相の電圧基準を線間電圧が元の値と変わらない
ように補正した電圧基準を出力する電圧基準変換手段を
設け、最小オンパルス幅を確保し、かつ３相線間電圧の
全出力電圧領域において滑らかな正弦波電圧を出力する
ことを特徴とするＰＷＭ制御を用いたインバータの制御
装置。 - 【請求項８】 前記電圧基準変換手段は、インバータと
して３レベルの電圧電圧を出力する中性点クランプ式の
インバータを使用するとき矩形モードにおいて、１相の
電圧基準を零電圧に固定して所定期間だけスイッチング
を停止することを特徴とする請求項７記載のＰＷＭ制御
を用いたインバータの制御装置。 - 【請求項９】 各相毎に電圧基準に応じた電圧をＰＷＭ
制御を用いて出力する中性点クランプ式３相インバータ
の制御装置において、各相の電圧基準のうち唯一１相が
素子の最小オンパルス幅に相当する最小電圧基準以下と
なるときこの相の電圧基準を正の最小電圧基準または負
の最小電圧基準に固定し、他の２相の電圧基準を線間電
圧が変化しないように変換する電圧基準変換手段を設
け、この電圧基準変換手段により電圧基準の零クロス近
傍でも出力線間電圧を制御可能にしたことを特徴とする
ＰＷＭ制御を用いたインバータの制御装置。 - 【請求項１０】 各相毎に電圧基準に応じた電圧をＰＷ
Ｍ制御を用いて出力する中性点クランプ式３相インバー
タの制御装置において、線間電圧を変化させることな
く、電圧基準の極性を３相全て正または１相のみ零で他
の２相を正に変換する第１の電圧基準変換手段と、電圧
基準の極性を３相全て負または１相のみ零で他の２相を
負に変換する第２の電圧基準変換手段と、これら第１及
び第２の電圧基準変換手段交互に切換える切換手段とを
設け、低電圧領域でも出力電圧を制御可能にしたことを
特徴とするＰＷＭ制御を用いたインバータの制御装置。 - 【請求項１１】 各相毎に電圧基準に応じた電圧をＰＷ
Ｍ制御を用いて出力する中性点クランプ式３相インバー
タの制御装置において、各相の電圧基準のうち正の最大
となる相の電圧基準に固定し他の２相の電圧基準を線間
電圧が変化しないように変換する第１の電圧基準変換手
段と、各相の電圧基準のうち負の最大となる相の電圧基
準を負の最大基準電圧に固定し他の２相の電圧基準を線
間電圧が変化しないように変換する第２の電圧基準変換
手段と、これら第１及び第２の電圧基準変換手段を交互
に切換える切換手段とを設け、低電圧領域でも出力電圧
を制御可能にしたことを特徴とするＰＷＭ制御を用いた
インバータの制御装置。
Priority Applications (7)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CA002087832A CA2087832C (en) | 1992-01-24 | 1993-01-21 | Method and apparatus for controlling an inverter |
| US08/004,899 US5361197A (en) | 1992-01-24 | 1993-01-21 | Method and apparatus for controlling an inverter generating a plurality of phase voltages |
| AU31956/93A AU651920B2 (en) | 1992-01-24 | 1993-01-22 | Method and apparatus for controlling an inverter |
| CN 93102391 CN1029898C (zh) | 1992-01-24 | 1993-01-24 | 用于控制逆变器的方法和装置 |
| DE4302282A DE4302282B4 (de) | 1992-01-24 | 1993-01-25 | Verfahren und Vorrichtung zum Steuern eines Inverters |
| KR1019930000866A KR970004362B1 (ko) | 1992-01-24 | 1993-01-25 | 인버터 제어장치 및 제어방법 |
| US08/306,579 US5502633A (en) | 1992-01-24 | 1994-09-15 | Method and apparatus for controlling an inverter |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4-11110 | 1992-01-24 | ||
| JP1111092 | 1992-01-24 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05268773A true JPH05268773A (ja) | 1993-10-15 |
| JP2539146B2 JP2539146B2 (ja) | 1996-10-02 |
Family
ID=11768873
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4244428A Expired - Fee Related JP2539146B2 (ja) | 1992-01-24 | 1992-09-14 | Ｐｗｍ制御を用いたインバ―タの制御方法及び装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2539146B2 (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006141090A (ja) * | 2004-11-10 | 2006-06-01 | Toshiba Mitsubishi-Electric Industrial System Corp | 半導体電力変換装置 |
| JP2010011616A (ja) * | 2008-06-26 | 2010-01-14 | Denso Corp | 回転機の制御装置、及び回転機の制御システム |
| JP2014082839A (ja) * | 2012-10-15 | 2014-05-08 | Toshiba Mitsubishi-Electric Industrial System Corp | ３レベル電力変換装置 |
| US9531296B2 (en) | 2011-11-18 | 2016-12-27 | Meidensha Corporation | Neutral-point-clamped multilevel power conversion device |
| US9812940B2 (en) | 2015-04-14 | 2017-11-07 | Lsis Co., Ltd. | Offset voltage generator and method for generating an offset voltage of three-phase inverter |
| US9899936B2 (en) | 2015-04-14 | 2018-02-20 | Lsis Co., Ltd. | Offset voltage generator and method for generating an offset voltage of three-phase inverter |
-
1992
- 1992-09-14 JP JP4244428A patent/JP2539146B2/ja not_active Expired - Fee Related
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006141090A (ja) * | 2004-11-10 | 2006-06-01 | Toshiba Mitsubishi-Electric Industrial System Corp | 半導体電力変換装置 |
| JP4498891B2 (ja) * | 2004-11-10 | 2010-07-07 | 東芝三菱電機産業システム株式会社 | 半導体電力変換装置 |
| JP2010011616A (ja) * | 2008-06-26 | 2010-01-14 | Denso Corp | 回転機の制御装置、及び回転機の制御システム |
| US9531296B2 (en) | 2011-11-18 | 2016-12-27 | Meidensha Corporation | Neutral-point-clamped multilevel power conversion device |
| JP2014082839A (ja) * | 2012-10-15 | 2014-05-08 | Toshiba Mitsubishi-Electric Industrial System Corp | ３レベル電力変換装置 |
| US9812940B2 (en) | 2015-04-14 | 2017-11-07 | Lsis Co., Ltd. | Offset voltage generator and method for generating an offset voltage of three-phase inverter |
| US9899936B2 (en) | 2015-04-14 | 2018-02-20 | Lsis Co., Ltd. | Offset voltage generator and method for generating an offset voltage of three-phase inverter |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2539146B2 (ja) | 1996-10-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3229897B2 (ja) | ３レベル３相インバータ装置 | |
| KR970004362B1 (ko) | 인버터 제어장치 및 제어방법 | |
| US8929111B2 (en) | System and method for common-mode elimination in a multi-level converter | |
| JP2685586B2 (ja) | 多重インバータ装置 | |
| JP2888104B2 (ja) | 電力変換装置 | |
| US5099408A (en) | System for controlling a PWM inverter having delay time compensation | |
| JPH0429312B2 (ja) | ||
| US9520805B2 (en) | Control method and control system of three level inverter | |
| JP4261340B2 (ja) | 多段スイッチ回路 | |
| US7426122B2 (en) | Power-converter control apparatus employing pulse width modulation and adjusting duration of a zero-voltage vector | |
| JPH06153526A (ja) | 変換器用の電流検出方法 | |
| JPH05211776A (ja) | インバータ | |
| JP2539146B2 (ja) | Ｐｗｍ制御を用いたインバ―タの制御方法及び装置 | |
| JPH09182452A (ja) | ３レベルインバータ装置 | |
| US6388903B2 (en) | Voltage compensating apparatus and method for 3-phase inverter employing four switches | |
| JP3179692B2 (ja) | スイッチング損失を低減化した３レベルインバータのｐｗｍ制御方法および装置 | |
| JP3234961B2 (ja) | 単相ｎｐｃインバータ装置 | |
| JP3409039B2 (ja) | 電力変換装置の制御装置 | |
| JPH0937592A (ja) | ３レベルインバータのｐｗｍ制御方法および制御装置 | |
| JP3061957B2 (ja) | 中性点クランプ式インバータの制御装置 | |
| JPH07177753A (ja) | 電力変換装置の制御方法および装置 | |
| JPH09149658A (ja) | 直列多重型インバータ装置 | |
| Kshirsagar et al. | Elimination of dead-time transients in a three-level flying capacitor inverter using a state machine for switching state sequence selection | |
| WO2023175759A1 (ja) | 電力変換装置 | |
| JP3115160B2 (ja) | 電力変換装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080708 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090708 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090708 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100708 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110708 Year of fee payment: 15 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120708 Year of fee payment: 16 |
|
| LAPS | Cancellation because of no payment of annual fees |