JPH05259756A - 定電流回路の出力設定回路 - Google Patents
定電流回路の出力設定回路Info
- Publication number
- JPH05259756A JPH05259756A JP4055395A JP5539592A JPH05259756A JP H05259756 A JPH05259756 A JP H05259756A JP 4055395 A JP4055395 A JP 4055395A JP 5539592 A JP5539592 A JP 5539592A JP H05259756 A JPH05259756 A JP H05259756A
- Authority
- JP
- Japan
- Prior art keywords
- current
- circuit
- output
- constant current
- converter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Amplifiers (AREA)
Abstract
(57)【要約】
【目的】簡単な構成で正確な出力電流設定ができるとと
もに出力電流の変更が容易で、且つ基板の高密度実装が
可能な定電流回路の出力電流設定回路を提供する。 【構成】出力電流調整用のアナログ信号入力端子を有す
る定電流回路１と、デ−タを書換え可能なメモリ１０
と、このメモリ１０の出力デ−タに基いたアナログ電流
を出力し該アナログ電流を前記定電流回路１の出力電流
調整用アナログ入力端子３に供給するＤ／Ａ変換器１１
とから構成された定電流回路の出力設定回路。
もに出力電流の変更が容易で、且つ基板の高密度実装が
可能な定電流回路の出力電流設定回路を提供する。 【構成】出力電流調整用のアナログ信号入力端子を有す
る定電流回路１と、デ−タを書換え可能なメモリ１０
と、このメモリ１０の出力デ−タに基いたアナログ電流
を出力し該アナログ電流を前記定電流回路１の出力電流
調整用アナログ入力端子３に供給するＤ／Ａ変換器１１
とから構成された定電流回路の出力設定回路。
Description
【０００１】
【産業上の利用分野】本発明は定電流回路の出力設定回
路に関するものであり、特にＩＣで形成される定電流回
路の出力設定回路に関する。
路に関するものであり、特にＩＣで形成される定電流回
路の出力設定回路に関する。
【０００２】
【従来の技術】定電流回路は差動増幅器をはじめ、各種
回路に用いられている。図３はサンプリングホ−ルド回
路３０においてホ−ルド用コンデンサＣ１にホ−ルドさ
れた電圧値を検出する検出回路３１に出力電流がＩoの
定電流回路１が用いられている例を示している。同図に
おいて、Ｓ１はサンプリングスイッチ、Ｓ２は読み取り
時にＯＮするスイッチ、３４、３５はトランジスタ３２
のベ−ス電流をキャンセルし、それによって読み取り時
におけるホ−ルド用コンデンサＣ１の電圧変化を防止す
るベ−ス電流キャンセル用のトランジスタである。図２
に従来の定電流回路１の出力電流設定回路を示す。この
従来例では、定電流源用トランジスタＱ４を有する定電
流回路１の出力電流Ｉoを決定するのに、トランジスタ
Ｑ４と共にカレントミラ−回路２を成すトランジスタＱ
３のベ−ス・コレクタに出力電流調整用アナログ入力端
子３を通して外部よりアナログ電流を供給することによ
り定電流回路１の出力電流Ｉoを決定していた。
回路に用いられている。図３はサンプリングホ−ルド回
路３０においてホ−ルド用コンデンサＣ１にホ−ルドさ
れた電圧値を検出する検出回路３１に出力電流がＩoの
定電流回路１が用いられている例を示している。同図に
おいて、Ｓ１はサンプリングスイッチ、Ｓ２は読み取り
時にＯＮするスイッチ、３４、３５はトランジスタ３２
のベ−ス電流をキャンセルし、それによって読み取り時
におけるホ−ルド用コンデンサＣ１の電圧変化を防止す
るベ−ス電流キャンセル用のトランジスタである。図２
に従来の定電流回路１の出力電流設定回路を示す。この
従来例では、定電流源用トランジスタＱ４を有する定電
流回路１の出力電流Ｉoを決定するのに、トランジスタ
Ｑ４と共にカレントミラ−回路２を成すトランジスタＱ
３のベ−ス・コレクタに出力電流調整用アナログ入力端
子３を通して外部よりアナログ電流を供給することによ
り定電流回路１の出力電流Ｉoを決定していた。
【０００３】５は外部に外付けされたアナログ電流発生
回路であり、電源＋Ｂと接地間に接続された抵抗Ｒ１、
Ｒ２により構成されている。
回路であり、電源＋Ｂと接地間に接続された抵抗Ｒ１、
Ｒ２により構成されている。
【０００４】
【発明が解決しようとする課題】しかしながら、上記従
来例の回路では定電流回路１の出力電流Ｉoを変更しよ
うとするときに外付け部品（抵抗Ｒ１又はＲ２）を取り
替える必要があった。そのため、従来例の場合は、外付
け回路が必要であるとともに回路基板上に実装する場合
にも外付け回路用のスペ−スを確保しなければならない
ので、高密度実装が図り難いという問題もあった。ま
た、電源電圧＋Ｂの変動によってアナログ電流値が変動
するので、それによってカレントミラ−回路２の入力電
流及び出力電流Ｉoが変化する。カレントミラ−回路２
の出力電流Ｉoの変動は定電流回路１の出力電流Ｉoの値
が変動することを意味する。
来例の回路では定電流回路１の出力電流Ｉoを変更しよ
うとするときに外付け部品（抵抗Ｒ１又はＲ２）を取り
替える必要があった。そのため、従来例の場合は、外付
け回路が必要であるとともに回路基板上に実装する場合
にも外付け回路用のスペ−スを確保しなければならない
ので、高密度実装が図り難いという問題もあった。ま
た、電源電圧＋Ｂの変動によってアナログ電流値が変動
するので、それによってカレントミラ−回路２の入力電
流及び出力電流Ｉoが変化する。カレントミラ−回路２
の出力電流Ｉoの変動は定電流回路１の出力電流Ｉoの値
が変動することを意味する。
【０００５】本発明はこのような点に鑑みなされたもの
であって、簡単な構成で正確な出力電流設定ができると
ともに出力電流Ｉoの変更が容易で、且つ基板の高密度
実装が可能な定電流回路の出力設定回路を提供すること
を目的とする。
であって、簡単な構成で正確な出力電流設定ができると
ともに出力電流Ｉoの変更が容易で、且つ基板の高密度
実装が可能な定電流回路の出力設定回路を提供すること
を目的とする。
【０００６】
【課題を解決するための手段】上記の目的を達成するた
め、本発明の定電流回路の出力設定回路は、出力電流調
整用のアナログ信号入力端子を有する定電流回路と、デ
−タを書換え可能なメモリと、このメモリの出力デ−タ
に基いたアナログ電流を出力し該アナログ電流を前記定
電流回路の出力電流調整用アナログ入力端子に供給する
Ｄ／Ａ変換器とから構成される。
め、本発明の定電流回路の出力設定回路は、出力電流調
整用のアナログ信号入力端子を有する定電流回路と、デ
−タを書換え可能なメモリと、このメモリの出力デ−タ
に基いたアナログ電流を出力し該アナログ電流を前記定
電流回路の出力電流調整用アナログ入力端子に供給する
Ｄ／Ａ変換器とから構成される。
【０００７】
【作用】このような構成によると、定電流回路の出力電
流調整用アナログ信号を発生させるためのメモリとＤ／
Ａ変換器を定電流回路と共に同一のＩＣ基板上に形成す
ることができるので、出力電流設定のための外付け回路
は不要となる。また、出力電流を設定したり、変更した
いときは、メモリの書換えを行なうだけでよく、ハ−ド
的には変更する必要がない。更に、アナログ電流を形成
するＤ／Ａ変換器もＩＣ内に形成されることにより電源
電圧の変動等に影響されないアナログ電流、ひいては定
電流回路の安定した出力電流を得ることが可能である。
流調整用アナログ信号を発生させるためのメモリとＤ／
Ａ変換器を定電流回路と共に同一のＩＣ基板上に形成す
ることができるので、出力電流設定のための外付け回路
は不要となる。また、出力電流を設定したり、変更した
いときは、メモリの書換えを行なうだけでよく、ハ−ド
的には変更する必要がない。更に、アナログ電流を形成
するＤ／Ａ変換器もＩＣ内に形成されることにより電源
電圧の変動等に影響されないアナログ電流、ひいては定
電流回路の安定した出力電流を得ることが可能である。
【０００８】
【実施例】本発明を実施した図１において、図２の従来
例と同一部分には同一の符号を付して重複説明を省略す
る。図１において、１０はＥ2ＰＲＯＭよりなる書換え
可能なメモリであって、その出力デ−タはＤ／Ａ変換器
１１のデコ−ダ１２でデコ−ドされ、そのデコ−ド出力
によって電流発生部１３が制御される。具体的にいえ
ば、デコ−ド出力は４ビットのディジタル値よりなって
おり、各ビットにそれぞれ電流値回路１４〜１７が接続
されていて、ビットが１のとき、それに接続されている
電流値回路がＯＮする。
例と同一部分には同一の符号を付して重複説明を省略す
る。図１において、１０はＥ2ＰＲＯＭよりなる書換え
可能なメモリであって、その出力デ−タはＤ／Ａ変換器
１１のデコ−ダ１２でデコ−ドされ、そのデコ−ド出力
によって電流発生部１３が制御される。具体的にいえ
ば、デコ−ド出力は４ビットのディジタル値よりなって
おり、各ビットにそれぞれ電流値回路１４〜１７が接続
されていて、ビットが１のとき、それに接続されている
電流値回路がＯＮする。
【０００９】電流値回路１４、１５、１６、１７はＯＮ
のとき、Ｉ、２Ｉ、４Ｉ、８Ｉの定電流をそれぞれ出力
するようになっており、例えばデコ−ド出力が｛００１
１｝のときは電流値回路１４と１５がＯＮしてＤ／Ａ変
換器１１の出力は３Ｉとなるので、カレントミラ−回路
２に入力されるアナログ電流は３Ｉとなる。このときト
ランジスタＱ４の出力電流Ｉoも３Ｉとなるので、定電
流回路１の出力電流Ｉoは３Ｉとなる。
のとき、Ｉ、２Ｉ、４Ｉ、８Ｉの定電流をそれぞれ出力
するようになっており、例えばデコ−ド出力が｛００１
１｝のときは電流値回路１４と１５がＯＮしてＤ／Ａ変
換器１１の出力は３Ｉとなるので、カレントミラ−回路
２に入力されるアナログ電流は３Ｉとなる。このときト
ランジスタＱ４の出力電流Ｉoも３Ｉとなるので、定電
流回路１の出力電流Ｉoは３Ｉとなる。
【００１０】次に、定電流回路１の出力電流Ｉoを、よ
り大きな値に変更したい場合は、書換え端子１０ａを通
してメモリ１０の書換えを行なう。その結果、デコ−ダ
の出力が｛１０１０｝となったとすると、今度は電流値
回路１５と１７がＯＮするので、Ｄ／Ａ変換器１１の出
力は１０Ｉとなり、定電流回路１の出力電流Ｉoは１０
Ｉとなる。
り大きな値に変更したい場合は、書換え端子１０ａを通
してメモリ１０の書換えを行なう。その結果、デコ−ダ
の出力が｛１０１０｝となったとすると、今度は電流値
回路１５と１７がＯＮするので、Ｄ／Ａ変換器１１の出
力は１０Ｉとなり、定電流回路１の出力電流Ｉoは１０
Ｉとなる。
【００１１】図１において、メモリ１０及びＤ／Ａ変換
器１１は定電流回路１と共に同一のＩＣ基板上に作成で
きるので、全体がコンパクトになる。Ｄ／Ａ変換器１１
の電流値回路１４〜１７は現在のＩＣ技術において電源
電圧の変動や温度等に影響されない安定した定電流を出
力するように構成できる。
器１１は定電流回路１と共に同一のＩＣ基板上に作成で
きるので、全体がコンパクトになる。Ｄ／Ａ変換器１１
の電流値回路１４〜１７は現在のＩＣ技術において電源
電圧の変動や温度等に影響されない安定した定電流を出
力するように構成できる。
【００１２】
【発明の効果】以上説明したように本発明によれば、定
電流回路の出力電流調整用アナログ信号を発生させるた
めのメモリとＤ／Ａ変換器を定電流回路と共に同一のＩ
Ｃ基板上に形成することができるので、出力電流設定の
ための外付け回路は不要となる。従って、定電流回路及
びその定電流回路の出力設定回路を実装する回路基板に
おける実装密度が向上する。また、出力電流を設定した
り、変更したいときは、メモリの書換えを行なうだけで
よく、ハ−ド的には変更する必要がないという効果もあ
る。
電流回路の出力電流調整用アナログ信号を発生させるた
めのメモリとＤ／Ａ変換器を定電流回路と共に同一のＩ
Ｃ基板上に形成することができるので、出力電流設定の
ための外付け回路は不要となる。従って、定電流回路及
びその定電流回路の出力設定回路を実装する回路基板に
おける実装密度が向上する。また、出力電流を設定した
り、変更したいときは、メモリの書換えを行なうだけで
よく、ハ−ド的には変更する必要がないという効果もあ
る。
【図１】本発明を実施した定電流回路の出力設定回路の
構成図。
構成図。
【図２】従来例の回路構成図。
【図３】定電流回路の使用例を示す図。
１ 定電流回路 ２ カレントミラ−回路 １０ 書換え可能なメモリ １０ａ 書換え端子 １１ Ｄ／Ａ変換器 １２ デコ−ダ １３ 電流発生部
Claims (3)
- 【請求項１】出力電流調整用のアナログ信号入力端子を
有する定電流回路と、 デ−タを書換え可能なメモリと、 前記メモリの出力デ−タに基いたアナログ電流を出力し
該アナログ電流を前記定電流回路の出力電流調整用アナ
ログ入力端子に供給するＤ／Ａ変換器と、 から成る定電流回路の出力設定回路。 - 【請求項２】前記メモリはＥ2ＰＲＯＭであることを特
徴とする請求項１に記載の定電流回路の出力設定回路。 - 【請求項３】前記定電流回路、出力設定回路、Ｄ／Ａ変
換器は１つのＩＣ基板上に形成されていることを特徴と
する請求項１又は請求項２に記載の定電流回路の出力設
定回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4055395A JPH05259756A (ja) | 1992-03-13 | 1992-03-13 | 定電流回路の出力設定回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4055395A JPH05259756A (ja) | 1992-03-13 | 1992-03-13 | 定電流回路の出力設定回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05259756A true JPH05259756A (ja) | 1993-10-08 |
Family
ID=12997338
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4055395A Pending JPH05259756A (ja) | 1992-03-13 | 1992-03-13 | 定電流回路の出力設定回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05259756A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008259611A (ja) * | 2007-04-11 | 2008-10-30 | Hoya Corp | 内視鏡装置 |
| JP2010054605A (ja) * | 2008-08-26 | 2010-03-11 | Casio Comput Co Ltd | 電流発生回路及び表示装置 |
| WO2013054754A1 (ja) | 2011-10-14 | 2013-04-18 | 矢崎総業株式会社 | 定電流回路の出力設定装置 |
-
1992
- 1992-03-13 JP JP4055395A patent/JPH05259756A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008259611A (ja) * | 2007-04-11 | 2008-10-30 | Hoya Corp | 内視鏡装置 |
| JP2010054605A (ja) * | 2008-08-26 | 2010-03-11 | Casio Comput Co Ltd | 電流発生回路及び表示装置 |
| WO2013054754A1 (ja) | 2011-10-14 | 2013-04-18 | 矢崎総業株式会社 | 定電流回路の出力設定装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5748534A (en) | Feedback loop for reading threshold voltage | |
| JP2577897B2 (ja) | 定電圧電源回路 | |
| KR20020071712A (ko) | 클럭 내장 반도체 집적 회로 장치 | |
| US4766328A (en) | Programmable pulse generator | |
| US6642804B2 (en) | Oscillator circuit | |
| US6570443B2 (en) | Amplitude control of an alternating signal generated by an electronic device such as an oscillator circuit | |
| KR100200723B1 (ko) | 온도 감지기를 구비한 전압 제어 오실레이터 | |
| JPH05259756A (ja) | 定電流回路の出力設定回路 | |
| US6337814B1 (en) | Semiconductor memory device having reference potential generating circuit | |
| JPH05259807A (ja) | フィルタ回路の遮断周波数設定回路 | |
| JP2736431B2 (ja) | 水晶発振器の温度補償回路 | |
| JPH0772943A (ja) | 定電圧回路 | |
| JPH05259782A (ja) | 増幅器のゲイン決定回路 | |
| JP4163570B2 (ja) | Ａ／ｄ変換器 | |
| JP2002344258A (ja) | レベルシフト回路 | |
| JP2000286636A (ja) | 電圧制御発振器 | |
| JPH08307273A (ja) | Ｄ／ａコンバータ回路 | |
| JPH07226075A (ja) | 半導体記憶装置 | |
| JP3007767B2 (ja) | 半導体集積回路装置の試験方法及びこの試験方法に適した降圧電源回路ならびにこの降圧電源回路を有する半導体集積回路装置 | |
| JPH01233913A (ja) | 検出器の温度補償回路 | |
| KR0183936B1 (ko) | 프로그래머블한 신호지연회로 | |
| JP3205248B2 (ja) | 電圧制御発振回路の周波数調整装置 | |
| JP2001184860A (ja) | 半導体記憶装置 | |
| KR880013373A (ko) | 샘플 홀드 회로 | |
| JP2002374130A (ja) | 光電流増幅回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070908 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080908 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080908 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090908 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 9 Free format text: PAYMENT UNTIL: 20090908 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 10 Free format text: PAYMENT UNTIL: 20100908 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110908 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 11 Free format text: PAYMENT UNTIL: 20110908 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 12 Free format text: PAYMENT UNTIL: 20120908 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 12 Free format text: PAYMENT UNTIL: 20120908 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130908 Year of fee payment: 13 |