JPH05259511A - 発光ダイオード用ドットマトリックス基板 - Google Patents
発光ダイオード用ドットマトリックス基板Info
- Publication number
- JPH05259511A JPH05259511A JP4051789A JP5178992A JPH05259511A JP H05259511 A JPH05259511 A JP H05259511A JP 4051789 A JP4051789 A JP 4051789A JP 5178992 A JP5178992 A JP 5178992A JP H05259511 A JPH05259511 A JP H05259511A
- Authority
- JP
- Japan
- Prior art keywords
- wiring pattern
- substrate
- die pad
- dot matrix
- bonding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/023—Redistribution layers [RDL] for bonding areas
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05556—Shape in side view
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1204—Optical Diode
- H01L2924/12041—LED
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
- Led Device Packages (AREA)
Abstract
(57)【要約】
【目的】同一機能をもつ基板でありながらその面積を小
さくすることが可能な基板、例えば基板を大きくするこ
となく外形加工時に基板から配線パターンが剥離するの
を防止するとともに、外周部に配置される配線パターン
にもソルダレジストを施すことが可能な発光ダイオード
用ドットマトリックス基板を提供する。 【構成】基板１の外周部に配置するダイパッド４を基板
１の相対向する外形線２ａに沿って直線状に形成された
配線パターン３上に配置するとともに、ダイパッド４と
対をなすボンディング端子６ａをその配線パターン３の
内側に配置し、基板１の外周部に配置するボンディング
端子６を外形線２ａと隣接する外形線２ｂに沿って直線
状に形成された配線パターン５上に配置するとともに、
ボンディング端子６と対をなすダイパッド４をその配線
パターン５の内側に配置した。
さくすることが可能な基板、例えば基板を大きくするこ
となく外形加工時に基板から配線パターンが剥離するの
を防止するとともに、外周部に配置される配線パターン
にもソルダレジストを施すことが可能な発光ダイオード
用ドットマトリックス基板を提供する。 【構成】基板１の外周部に配置するダイパッド４を基板
１の相対向する外形線２ａに沿って直線状に形成された
配線パターン３上に配置するとともに、ダイパッド４と
対をなすボンディング端子６ａをその配線パターン３の
内側に配置し、基板１の外周部に配置するボンディング
端子６を外形線２ａと隣接する外形線２ｂに沿って直線
状に形成された配線パターン５上に配置するとともに、
ボンディング端子６と対をなすダイパッド４をその配線
パターン５の内側に配置した。
Description
【０００１】
【産業上の利用分野】本発明は、多数の発光ダイオード
（ＬＥＤ）素子がマトリックス状に実装される発光ダイ
オード用ドットマトリックス基板に関するものである。
（ＬＥＤ）素子がマトリックス状に実装される発光ダイ
オード用ドットマトリックス基板に関するものである。
【０００２】
【従来の技術】従来、多数のＬＥＤ素子をマトリックス
状に配列した表示装置が使用されている。前記ＬＥＤ素
子が実装される基板としては、図５に示すドットマトリ
ックス基板２１が使用されている。このドットマトリッ
クス基板２１は同図に一点鎖線で示す円で包囲された２
組のダイパッド２２及びボンディング端子２３、即ち２
素子で１ドットが構成されている。そして、各ドットを
構成するダイパッド２２及びボンディング端子２３はそ
れぞれ正方形の対角線上に位置するように千鳥状に配置
されている。従って、ダイパッド２２とボンディング端
子２３とは行、列とも同一直線上に交互に配置された状
態となる。
状に配列した表示装置が使用されている。前記ＬＥＤ素
子が実装される基板としては、図５に示すドットマトリ
ックス基板２１が使用されている。このドットマトリッ
クス基板２１は同図に一点鎖線で示す円で包囲された２
組のダイパッド２２及びボンディング端子２３、即ち２
素子で１ドットが構成されている。そして、各ドットを
構成するダイパッド２２及びボンディング端子２３はそ
れぞれ正方形の対角線上に位置するように千鳥状に配置
されている。従って、ダイパッド２２とボンディング端
子２３とは行、列とも同一直線上に交互に配置された状
態となる。
【０００３】そのため、ドットマトリックス基板２１の
外周部に配置されたボンディング端子２３あるいはダイ
パッド２２を接続する配線パターン２４，２５は、ダイ
パッド２２又はボンディング端子２３と干渉しないよう
にドットマトリックス基板２１の外方へ逃げるよう配置
されている。そして、その配線パターン２４，２５は、
同配線パターン２４，２５から分岐する分岐パターン２
４ａ，２５ａを介して前記ダイパッド２２及びボンディ
ング端子２３に接続されている。
外周部に配置されたボンディング端子２３あるいはダイ
パッド２２を接続する配線パターン２４，２５は、ダイ
パッド２２又はボンディング端子２３と干渉しないよう
にドットマトリックス基板２１の外方へ逃げるよう配置
されている。そして、その配線パターン２４，２５は、
同配線パターン２４，２５から分岐する分岐パターン２
４ａ，２５ａを介して前記ダイパッド２２及びボンディ
ング端子２３に接続されている。
【０００４】
【発明が解決しようとする課題】しかしながら、上記ド
ットマトリックス基板２１の外周寄りに形成された各配
線パターン２４，２５は、外形線２１ａ，２１ｂに近接
して形成されているため、外形加工のプレス打ち抜きの
際、配線パターン２４，２５が基板２１から剥離する場
合があった。また、各配線パターン２４，２５と外形線
２１ａ，２１ｂとの間隔が狭いため、ダイパッド用配線
パターン２４及びボンディング端子用配線パターン２５
上へソルダレジストを施すことができなった。この場
合、ドットマトリックス基板２１裏面に外部接続用の導
体ピン（図示せず）をフロー半田法で半田付けする際
に、ハンダが飛んで配線パターン２４，２５に付着し、
配線パターン２４，２５がショートするおそれがある。
ットマトリックス基板２１の外周寄りに形成された各配
線パターン２４，２５は、外形線２１ａ，２１ｂに近接
して形成されているため、外形加工のプレス打ち抜きの
際、配線パターン２４，２５が基板２１から剥離する場
合があった。また、各配線パターン２４，２５と外形線
２１ａ，２１ｂとの間隔が狭いため、ダイパッド用配線
パターン２４及びボンディング端子用配線パターン２５
上へソルダレジストを施すことができなった。この場
合、ドットマトリックス基板２１裏面に外部接続用の導
体ピン（図示せず）をフロー半田法で半田付けする際
に、ハンダが飛んで配線パターン２４，２５に付着し、
配線パターン２４，２５がショートするおそれがある。
【０００５】この問題を解決するために、ドットマトリ
ックス基板２１の面積を拡げ、各配線パターン２４，２
５と外形線２１ａ，２１ｂとの間隔を広くすることが考
えられるが、ユーザ側からドットマトリックス基板２１
の面積が予め指定されているため、その面積を拡げるこ
とは不可能である。
ックス基板２１の面積を拡げ、各配線パターン２４，２
５と外形線２１ａ，２１ｂとの間隔を広くすることが考
えられるが、ユーザ側からドットマトリックス基板２１
の面積が予め指定されているため、その面積を拡げるこ
とは不可能である。
【０００６】本発明は上記の事情に鑑みてなされたもの
であって、その目的は同一機能をもつ基板でありながら
その面積を小さくすることが可能な基板、例えば基板を
大きくすることなく外形加工時に基板から配線パターン
が剥離するのを防止するとともに、外周部に配置される
配線パターンにもソルダレジストを施すことが可能な発
光ダイオード用ドットマトリックス基板を提供すること
にある。
であって、その目的は同一機能をもつ基板でありながら
その面積を小さくすることが可能な基板、例えば基板を
大きくすることなく外形加工時に基板から配線パターン
が剥離するのを防止するとともに、外周部に配置される
配線パターンにもソルダレジストを施すことが可能な発
光ダイオード用ドットマトリックス基板を提供すること
にある。
【０００７】
【課題を解決するための手段】上記目的を達成するため
に、本発明では、発光ダイオード素子が装着されるダイ
パッドと、発光ダイオード素子と電気的に接続されるボ
ンディング端子とを複数行、複数列に配置した発光ダイ
オード用ドットマトリックス基板において、基板の外周
部に配置するダイパッドを基板の相対向する外形線に沿
って直線状に形成された配線パターン上に配置するとと
もに、当該ダイパッドと対をなすボンディング端子をそ
の配線パターンの内側に配置し、基板の外周部に配置す
るボンディング端子を前記外形線と隣接する外形線に沿
って直線状に形成された配線パターン上に配置するとと
もに、当該ボンディング端子と対をなすダイパッドをそ
の配線パターンの内側に配置した。
に、本発明では、発光ダイオード素子が装着されるダイ
パッドと、発光ダイオード素子と電気的に接続されるボ
ンディング端子とを複数行、複数列に配置した発光ダイ
オード用ドットマトリックス基板において、基板の外周
部に配置するダイパッドを基板の相対向する外形線に沿
って直線状に形成された配線パターン上に配置するとと
もに、当該ダイパッドと対をなすボンディング端子をそ
の配線パターンの内側に配置し、基板の外周部に配置す
るボンディング端子を前記外形線と隣接する外形線に沿
って直線状に形成された配線パターン上に配置するとと
もに、当該ボンディング端子と対をなすダイパッドをそ
の配線パターンの内側に配置した。
【０００８】
【作用】本発明によれば、基板の外周部に直線状に配置
された配線パターン上にダイパッド及びボンディング端
子が配置されるため、従来と同一機能を持つ基板であり
ながら、その面積を小さくでき、例えば前記配線パター
ンと基板の外形線との間隔が広くなる。従って、外形加
工時に配線パターンの剥離が防止される。
された配線パターン上にダイパッド及びボンディング端
子が配置されるため、従来と同一機能を持つ基板であり
ながら、その面積を小さくでき、例えば前記配線パター
ンと基板の外形線との間隔が広くなる。従って、外形加
工時に配線パターンの剥離が防止される。
【０００９】
【実施例】以下、本発明を具体化した一実施例を図１及
び図２に基づいて説明する。図１に示すように、ドット
マトリックス基板１の上下の外形線２ａから一定距離離
間した位置には、外形線２ａに沿って直線状にダイパッ
ド用配線パターン３が形成されている。この上下のダイ
パッド用配線パターン３間には、同ダイパッド用配線パ
ターン３に対して平行に複数のダイパッド用配線パター
ン３ａが形成されている。そして、これら各ダイパッド
用配線パターン３，３ａ上には、複数のダイパッド４が
それぞれ等間隔で形成されている。
び図２に基づいて説明する。図１に示すように、ドット
マトリックス基板１の上下の外形線２ａから一定距離離
間した位置には、外形線２ａに沿って直線状にダイパッ
ド用配線パターン３が形成されている。この上下のダイ
パッド用配線パターン３間には、同ダイパッド用配線パ
ターン３に対して平行に複数のダイパッド用配線パター
ン３ａが形成されている。そして、これら各ダイパッド
用配線パターン３，３ａ上には、複数のダイパッド４が
それぞれ等間隔で形成されている。
【００１０】前記左右の外形線２ｂから一定距離離間し
た位置には、外形線２ｂに沿って直線状にボンディング
端子用配線パターン５が形成されている。同ボンディン
グ端子用配線パターン５上には、前記ダイパッド４と対
をなす複数のボンディング端子６がそれぞれ等間隔で形
成されている。
た位置には、外形線２ｂに沿って直線状にボンディング
端子用配線パターン５が形成されている。同ボンディン
グ端子用配線パターン５上には、前記ダイパッド４と対
をなす複数のボンディング端子６がそれぞれ等間隔で形
成されている。
【００１１】また、ボンディング端子用配線パターン５
の間にはボンディング端子６ａがボンディング端子６と
対応する位置にボンディング端子用配線パターン５と平
行に複数列配置されている。そして、基板１の裏面に
は、ボンディング端子用配線パターン５に対して平行に
複数のボンディング端子用配線パターン５ａが形成され
ている。このボンディング端子用配線パターン５ａがス
ルーホール７及び分岐パターン８を介して前記複数のボ
ンディング端子６ａに接続されている。
の間にはボンディング端子６ａがボンディング端子６と
対応する位置にボンディング端子用配線パターン５と平
行に複数列配置されている。そして、基板１の裏面に
は、ボンディング端子用配線パターン５に対して平行に
複数のボンディング端子用配線パターン５ａが形成され
ている。このボンディング端子用配線パターン５ａがス
ルーホール７及び分岐パターン８を介して前記複数のボ
ンディング端子６ａに接続されている。
【００１２】上記のように、ダイパッド４は外形線２ａ
に沿って直線状に形成されたダイパッド用配線パターン
３上に配置されるとともに、ダイパッド４と対をなすボ
ンディング端子６ａは前記ダイパッド用配線パターン３
の内側に配置されている。また、ボンディング端子６は
外形線２ｂに沿って直線状に形成されたボンディング端
子用配線パターン５上に配置されるとともに、ボンディ
ング端子６と対をなすダイパッド４は前記ボンディング
端子用配線パターン５の内側に配置されている。
に沿って直線状に形成されたダイパッド用配線パターン
３上に配置されるとともに、ダイパッド４と対をなすボ
ンディング端子６ａは前記ダイパッド用配線パターン３
の内側に配置されている。また、ボンディング端子６は
外形線２ｂに沿って直線状に形成されたボンディング端
子用配線パターン５上に配置されるとともに、ボンディ
ング端子６と対をなすダイパッド４は前記ボンディング
端子用配線パターン５の内側に配置されている。
【００１３】その結果、前記各配線パターン３，５はそ
れぞれダイパッド４、ボンディング端子６と干渉するこ
とがないため、ドットマトリックス基板１の外方に逃げ
る必要がなくなる。その結果、外形線２ａ，２ｂと各配
線パターン３，５間の距離を十分確保でき、外形加工時
にプレスで打ち抜きしても配線パターン３，５は剥離す
ることがなくなる。
れぞれダイパッド４、ボンディング端子６と干渉するこ
とがないため、ドットマトリックス基板１の外方に逃げ
る必要がなくなる。その結果、外形線２ａ，２ｂと各配
線パターン３，５間の距離を十分確保でき、外形加工時
にプレスで打ち抜きしても配線パターン３，５は剥離す
ることがなくなる。
【００１４】また、各配線パターン３，３ａ，５，５ａ
上にソルダレジストを施すことも可能となる。従って、
ドットマトリックス基板１の実装時にハンダが配線パタ
ーン３，３ａ，５，５ａに付着することもなくなり、そ
れらがショートするおそれがなくなる。
上にソルダレジストを施すことも可能となる。従って、
ドットマトリックス基板１の実装時にハンダが配線パタ
ーン３，３ａ，５，５ａに付着することもなくなり、そ
れらがショートするおそれがなくなる。
【００１５】前記ドットマトリックス基板１にＬＥＤ素
子を実装する場合は、図２に示すように、ダイパッド４
にＬＥＤ素子９を銀ペースト等により接着し、ＬＥＤ素
子９のファーストパッド１０から前記ボンディング端子
６，６ａへワイヤーボンディングを施すことによってド
ットマトリックス基板１へＬＥＤ素子９が実装される。
なお、本実施例では対をなすダイパッド４とボンディン
グ端子６，６ａの配置関係は、従来とは異なり、外形線
２ａ，２ｂに対して平行でないがファーストパッド１０
及びボンディング端子６，６ａと金線１１との接続には
何ら問題は生じない。
子を実装する場合は、図２に示すように、ダイパッド４
にＬＥＤ素子９を銀ペースト等により接着し、ＬＥＤ素
子９のファーストパッド１０から前記ボンディング端子
６，６ａへワイヤーボンディングを施すことによってド
ットマトリックス基板１へＬＥＤ素子９が実装される。
なお、本実施例では対をなすダイパッド４とボンディン
グ端子６，６ａの配置関係は、従来とは異なり、外形線
２ａ，２ｂに対して平行でないがファーストパッド１０
及びボンディング端子６，６ａと金線１１との接続には
何ら問題は生じない。
【００１６】さらに、本実施例では基板１の外周部側に
形成したダイパッド用配線パターン３とボンディング端
子用配線パターン５の間のダイパッド４及びボンディン
グ端子６ａを、行、列とも同一直線上で交互に配置した
のではなく、それぞれ行、列が異なる一直線状に配置し
た。従って、ダイパッド４及びボンディング端子６ａを
接続するダイパッド用配線パターン３ａ及びボンディン
グ端子用配線パターン５ａを、分岐パターンで逃がす必
要がなくなる。本実施例ではボンディング用配線パター
ン５ａを若干逃したが、この構造であってもドットマト
リックス基板１をより小型化することが可能となった。
形成したダイパッド用配線パターン３とボンディング端
子用配線パターン５の間のダイパッド４及びボンディン
グ端子６ａを、行、列とも同一直線上で交互に配置した
のではなく、それぞれ行、列が異なる一直線状に配置し
た。従って、ダイパッド４及びボンディング端子６ａを
接続するダイパッド用配線パターン３ａ及びボンディン
グ端子用配線パターン５ａを、分岐パターンで逃がす必
要がなくなる。本実施例ではボンディング用配線パター
ン５ａを若干逃したが、この構造であってもドットマト
リックス基板１をより小型化することが可能となった。
【００１７】なお、本発明は前記実施例に限定されるも
のではなく、発明の趣旨を逸脱しない範囲で構成の一部
を適宜変更して次のように実施することもできる。 （１）上記実施例では各ダイパッド用配線パターン３及
びボンディング端子用配線パターン５をそれぞれ一直線
状で形成し、その上に各ダイパッド４及びボンディング
端子６を配置したが、これを図３に示すように、外周部
以外のダイパッド４及びボンディング端子６ａを千鳥状
に配置してもよい。
のではなく、発明の趣旨を逸脱しない範囲で構成の一部
を適宜変更して次のように実施することもできる。 （１）上記実施例では各ダイパッド用配線パターン３及
びボンディング端子用配線パターン５をそれぞれ一直線
状で形成し、その上に各ダイパッド４及びボンディング
端子６を配置したが、これを図３に示すように、外周部
以外のダイパッド４及びボンディング端子６ａを千鳥状
に配置してもよい。
【００１８】（２）上記実施例では外周側のボンディン
グ端子用配線パターン５は基板１の表面に形成したが、
図４に示すように、その一部を基板１の裏面に形成し、
スルーホール７を介して基板１表面に形成されたボンデ
ィング端子用配線パターン５と接続するように形成して
もよい。
グ端子用配線パターン５は基板１の表面に形成したが、
図４に示すように、その一部を基板１の裏面に形成し、
スルーホール７を介して基板１表面に形成されたボンデ
ィング端子用配線パターン５と接続するように形成して
もよい。
【００１９】（３）上記実施例でのダイパッド４及びボ
ンディング端子６，６ａの位置関係を反対にして具体化
してもよい。
ンディング端子６，６ａの位置関係を反対にして具体化
してもよい。
【００２０】
【発明の効果】以上詳述したように、本発明によれば、
同一機能を持つ基板を小さくすることができる。これに
より、例えば基板を大きくすることなく外形加工時に基
板から配線パターンが剥離するのを防止することができ
るとともに、外周部に配置される配線パターンにもソル
ダレジストを施すことが可能となり信頼性が向上すると
いう優れた効果をも生み出し得る。
同一機能を持つ基板を小さくすることができる。これに
より、例えば基板を大きくすることなく外形加工時に基
板から配線パターンが剥離するのを防止することができ
るとともに、外周部に配置される配線パターンにもソル
ダレジストを施すことが可能となり信頼性が向上すると
いう優れた効果をも生み出し得る。
【図１】本発明を具体化した一実施例のドットマトリッ
クス基板の平面図である。
クス基板の平面図である。
【図２】ＬＥＤ素子と端子の接続状態を示す概略図であ
る。
る。
【図３】別例を示すドットマトリックス基板の部分平面
図である。
図である。
【図４】他の別例を示すドットマトリックス基板の部分
平面図である。
平面図である。
【図５】従来のドットマトリックス基板の平面図であ
る。
る。
１…ドットマトリックス基板、２ａ，２ｂ…外形線、
３，３ａ…ダイパッド用配線パターン、５，５ａ…ボン
ディング端子用配線パターン、４…ダイパッド、６，６
ａ…ボンディング端子、９…発光ダイオード素子。
３，３ａ…ダイパッド用配線パターン、５，５ａ…ボン
ディング端子用配線パターン、４…ダイパッド、６，６
ａ…ボンディング端子、９…発光ダイオード素子。
Claims (1)
- 【請求項１】 発光ダイオード素子が装着されるダイパ
ッドと、発光ダイオード素子と電気的に接続されるボン
ディング端子とを複数行、複数列に配置した発光ダイオ
ード用ドットマトリックス基板において、 基板の外周部に配置するダイパッドを基板の相対向する
外形線に沿って直線状に形成された配線パターン上に配
置するとともに、当該ダイパッドと対をなすボンディン
グ端子をその配線パターンの内側に配置し、基板の外周
部に配置するボンディング端子を前記外形線と隣接する
外形線に沿って直線状に形成された配線パターン上に配
置するとともに、当該ボンディング端子と対をなすダイ
パッドをその配線パターンの内側に配置したことを特徴
とする発光ダイオード用ドットマトリックス基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4051789A JPH05259511A (ja) | 1992-03-10 | 1992-03-10 | 発光ダイオード用ドットマトリックス基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4051789A JPH05259511A (ja) | 1992-03-10 | 1992-03-10 | 発光ダイオード用ドットマトリックス基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05259511A true JPH05259511A (ja) | 1993-10-08 |
Family
ID=12896715
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4051789A Pending JPH05259511A (ja) | 1992-03-10 | 1992-03-10 | 発光ダイオード用ドットマトリックス基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05259511A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010147189A (ja) * | 2008-12-17 | 2010-07-01 | Panasonic Electric Works Co Ltd | 発光装置 |
-
1992
- 1992-03-10 JP JP4051789A patent/JPH05259511A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010147189A (ja) * | 2008-12-17 | 2010-07-01 | Panasonic Electric Works Co Ltd | 発光装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH05160290A (ja) | 回路モジュール | |
| US6319750B1 (en) | Layout method for thin and fine ball grid array package substrate with plating bus | |
| JP2568748B2 (ja) | 半導体装置 | |
| KR940012578A (ko) | 반도체장치 | |
| JPH079953B2 (ja) | 半導体装置の製造方法 | |
| JPH07147347A (ja) | 集積回路装置 | |
| US5406119A (en) | Lead frame | |
| JPH05259511A (ja) | 発光ダイオード用ドットマトリックス基板 | |
| JP2513724B2 (ja) | 半導体装置用キヤリアテ―プ | |
| JP2798108B2 (ja) | 混成集積回路装置 | |
| JP2771301B2 (ja) | Ｔａｂリード型半導体装置 | |
| JPH08139228A (ja) | 樹脂封止型半導体装置 | |
| JPH0211032B2 (ja) | ||
| JP2922668B2 (ja) | 半導体装置用パッケージ | |
| JPS62226649A (ja) | ハイブリツド型半導体装置 | |
| JP2806816B2 (ja) | ボンディング装置およびこれを用いたボンディング方法 | |
| KR100209761B1 (ko) | 볼 그리드 어레이 패키지 및 그의 제조방법 | |
| JPH05259214A (ja) | 半導体装置 | |
| JPS59152656A (ja) | 半導体装置 | |
| JPS6194359U (ja) | ||
| JPH02213148A (ja) | テープキャリア | |
| JPH01263088A (ja) | Ｉｃカード用ｉｃモジュール | |
| JPS5834953A (ja) | 半導体装置 | |
| JPH04299560A (ja) | 集積回路パッケージ | |
| JPH039543A (ja) | テープキャリアの製造方法 |