JPH05259214A - Semiconductor device - Google Patents

Semiconductor device

Info

Publication number
JPH05259214A
JPH05259214A JP5258592A JP5258592A JPH05259214A JP H05259214 A JPH05259214 A JP H05259214A JP 5258592 A JP5258592 A JP 5258592A JP 5258592 A JP5258592 A JP 5258592A JP H05259214 A JPH05259214 A JP H05259214A
Authority
JP
Japan
Prior art keywords
semiconductor chip
area
tape
semiconductor device
tab tape
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5258592A
Other languages
Japanese (ja)
Inventor
Takashi Suzuki
隆史 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ricoh Co Ltd
Original Assignee
Ricoh Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ricoh Co Ltd filed Critical Ricoh Co Ltd
Priority to JP5258592A priority Critical patent/JPH05259214A/en
Publication of JPH05259214A publication Critical patent/JPH05259214A/en
Pending legal-status Critical Current

Links

Landscapes

  • Wire Bonding (AREA)

Abstract

PURPOSE:To permit a circuit board which is to be mounted with a semiconductor device to be denser by reducing the area of TAB tape which is necessitated for constituting the semiconductor device so as to miniatuarize the semiconductor device. CONSTITUTION:Wiring patterns 3 and 4 on the surface of TAB tape are formed in an area whereupon a semiconductor chip is to be mounted, the semiconductor chip is aligned on the rear side of the area and is bonded on the wiring patterns 3 and 4.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、TABテープを用いた
半導体装置に係る。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device using a TAB tape.

【0002】[0002]

【従来の技術】従来の技術を図4〜図6を参照しながら
説明する。図4はTABテープを示したものであり、ま
ず可撓性を有するテープ1にデバイスホール9及びその
周辺にアウターリードホール2を金型を用いた打ち抜き
によって形成する。次に、孔を設けたフィルム1上に銅
箔を貼り付け、両面にフォトレジストを塗布しフォトエ
ッチングを行うことにより、アウターリード3及びイン
ナーリード4のパターンを形成する。これらリードの表
面には錫または金によるメッキを施し、更に、アウター
リード3のアウターリードホール2をまたいだ部分、及
び、インナーリード4のデバイスホール9内部に延在し
た部分の下地には、ニッケルによるメッキを施す。そし
て、メッキ用配線5とアウターリード3の繋ぎ目に打抜
ち孔6を形成して各アウターリード3を独立させること
によりTABテープが形成される。
2. Description of the Related Art A conventional technique will be described with reference to FIGS. FIG. 4 shows a TAB tape. First, a flexible tape 1 is formed with a device hole 9 and an outer lead hole 2 around the device hole 9 by punching using a die. Next, a copper foil is attached on the film 1 having the holes, a photoresist is applied on both surfaces, and photoetching is performed to form a pattern of the outer leads 3 and the inner leads 4. The surfaces of these leads are plated with tin or gold, and nickel is used as the base of the portion of the outer lead 3 that straddles the outer lead hole 2 and the portion of the inner lead 4 that extends inside the device hole 9. Plating by. Then, a TAB tape is formed by forming a punched hole 6 at the joint between the plating wiring 5 and the outer lead 3 and making each outer lead 3 independent.

【0003】上述したTABテープのデバイスホール9
内に延在したインナーリード4の先端にはバンプ(図示
せず)が形成され、このバンプを介してインナーリード
4と半導体チップ7の電極が接続される。そしてこの接
続工程で発生した異物,汚れを取り除いた後に樹脂でコ
ーティング10が施される。このようにして半導体装置は
製造される。
Device hole 9 of the above-mentioned TAB tape
A bump (not shown) is formed at the tip of the inner lead 4 extending inward, and the inner lead 4 and the electrode of the semiconductor chip 7 are connected via this bump. Then, after removing foreign matters and stains generated in this connecting step, the coating 10 is applied with resin. In this way, the semiconductor device is manufactured.

【0004】上述した半導体装置は、TABテープ上の
測定端子(アウターリード3)を利用して電気的特性を測
定した後、最後にパンチングにより図5及び図6で示す
ように、フィルム1より半導体装置が打ち抜かれる。こ
の時、アウターリード3の整形も同時に行われる。フィ
ルム1より打ち抜かれた半導体装置はアウターリード3
のボンディングにより回路基板に実装される。
In the above-mentioned semiconductor device, the electrical characteristics are measured by using the measuring terminals (outer leads 3) on the TAB tape, and finally punching is performed to obtain the semiconductor from the film 1 as shown in FIGS. The device is punched out. At this time, the outer leads 3 are shaped at the same time. The semiconductor device punched out from the film 1 is the outer lead 3
It is mounted on the circuit board by bonding.

【0005】[0005]

【発明が解決しようとする課題】従来は、可撓性を有す
るテープ上にデバイスホール9が設けられ、このデバイ
スホール9周辺にインナーリード4とアウターリード3
を結ぶパターン8が設けられたTABテープを使用して
半導体装置を製造することにより、1つの半導体チップ
7を実装するために、半導体チップ7の面積の数倍のT
ABテープ面積が必要とされていた。従って、このよう
なTABテープを使用して製造された半導体装置を回路
基板に実装すると、回路基板上の実装エリアは、打ち抜
かれたTABテープの面積にアウターリード3の面積を
加えた面積となり、半導体チップ面積の数倍の実装エリ
アが必要となるため、実装密度の向上が妨げられるとい
う欠点があった。
Conventionally, a device hole 9 is provided on a flexible tape, and the inner lead 4 and the outer lead 3 are provided around the device hole 9.
By manufacturing a semiconductor device using a TAB tape provided with a pattern 8 that connects the semiconductor chip 7 and the semiconductor chip 7, one area of the semiconductor chip 7 is several times larger than that of the semiconductor chip 7 in order to mount one semiconductor chip 7.
AB tape area was needed. Therefore, when a semiconductor device manufactured using such a TAB tape is mounted on a circuit board, the mounting area on the circuit board is the area of the punched TAB tape plus the area of the outer leads 3. Since a mounting area several times as large as the semiconductor chip area is required, there is a drawback that improvement of the mounting density is hindered.

【0006】本発明は、このような課題を解決するため
に、1つの半導体チップ7を実装するために必要なTA
Bテープの面積を小さくした半導体装置を提供すること
にある。
In order to solve such a problem, the present invention provides a TA required for mounting one semiconductor chip 7.
It is to provide a semiconductor device in which the area of the B tape is reduced.

【0007】[0007]

【課題を解決するための手段】上記目的を達成するため
に、本発明は、半導体チップに接続されるインナーリー
ド外部回路へ接続されるアウターリードからなる配線パ
ターンが、可撓性テープ表面の前記半導体チップが搭載
されるエリアに形成されたTABテープと、該TABテ
ープの前記エリアに搭載され、前記インナーリードに電
気的に接続された半導体チップを接続するようにしたも
のである。
In order to achieve the above object, the present invention provides a wiring pattern comprising an inner lead connected to a semiconductor chip and an outer lead connected to an external circuit. A TAB tape formed in an area where a semiconductor chip is mounted is connected to a semiconductor chip mounted in the area of the TAB tape and electrically connected to the inner lead.

【0008】[0008]

【作用】本発明の半導体装置では、インナーリード及び
アウターリードからなる配線パターンを半導体チップを
実装するエリアに形成するために、半導体装置が回路基
板に実装されるのに必要な面積は、半導体チップの面積
にアウターリードの面積加えた面積とすることが可能と
なる。
In the semiconductor device of the present invention, since the wiring pattern including the inner leads and the outer leads is formed in the area for mounting the semiconductor chip, the area required for mounting the semiconductor device on the circuit board is The area of the outer lead can be added to the area of.

【0009】[0009]

【実施例】本発明に係る一実施例を図1〜図3を参照し
ながら説明する。なお、従来例と同一の部分のは同一の
符号を付してある。図1は、TABテープを示したもの
であり、可撓性を有するテープ1と、テープ1上に形成
したアウターリード3及びインナーリード4からなる配
線パターンより構成されている。テープ1には、半導体
チップ7を搭載するエリアの周辺を囲むようにアウター
リードホール2が形成される。この半導体チップ7の搭
載エリア上にはインナーリード4とアウターリード3か
らなる配線パターンが形成され、インナーリード4はテ
ープ1の幅方向に形成されたアウタリードホール2に延
在されている。一方アウターリード3はテープ1の長手
方向に形成され、半導体チップ7の搭載エリア上でイン
ナーリード4と1対1の関係で接続され、更にアウター
リードホール2をまたぐように形成されている。6は打
抜き孔であり、電気的特性を測定するために各アウター
リード4を独立させたものである。テープ1上には、以
上の配線パターンが長手方向に所定のピッチ間隔で複数
個形成されている。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment according to the present invention will be described with reference to FIGS. The same parts as those in the conventional example are designated by the same reference numerals. FIG. 1 shows a TAB tape, which is composed of a flexible tape 1 and a wiring pattern formed on the tape 1 and including outer leads 3 and inner leads 4. Outer lead holes 2 are formed in the tape 1 so as to surround the periphery of the area where the semiconductor chip 7 is mounted. A wiring pattern composed of inner leads 4 and outer leads 3 is formed on the mounting area of the semiconductor chip 7, and the inner leads 4 extend into outer lead holes 2 formed in the width direction of the tape 1. On the other hand, the outer leads 3 are formed in the longitudinal direction of the tape 1, are connected to the inner leads 4 in a one-to-one relationship on the mounting area of the semiconductor chip 7, and are formed so as to straddle the outer lead holes 2. Reference numeral 6 is a punched hole in which each outer lead 4 is made independent in order to measure the electrical characteristics. On the tape 1, a plurality of the above wiring patterns are formed in the longitudinal direction at a predetermined pitch interval.

【0010】以上のように構成されたTABテープの裏
側に半導体チップ7を位置決めし、半導体チップ7の電
極とアウターリードホール2から延在したインナーリー
ド3を接続する。その後、この接続工程で出た異物や汚
れを取り除き、樹脂等でコーティング10を施す。このよ
うにして半導体装置が構成される。更に、TABテープ
上の各配線パターンに対し同様に半導体チップ7を搭載
することにより、TABテープ上に連続して半導体装置
が形成される。
The semiconductor chip 7 is positioned on the back side of the TAB tape constructed as described above, and the electrode of the semiconductor chip 7 and the inner lead 3 extending from the outer lead hole 2 are connected. After that, the foreign matter and stains generated in this connecting step are removed, and the coating 10 is applied with resin or the like. In this way, the semiconductor device is configured. Further, by similarly mounting the semiconductor chip 7 on each wiring pattern on the TAB tape, semiconductor devices are continuously formed on the TAB tape.

【0011】上述した半導体装置を回路基板に実装する
時には、従来例と同じ要領で、図2,図3で示すよう
に、パンチングを行うと同時にアウターリード3を整形
する。このようにTABテープから打抜かれた半導体装
置はアウターリード3のボンディングにより回路基板に
接続される。
When the semiconductor device described above is mounted on a circuit board, punching is performed and the outer leads 3 are shaped at the same time as shown in FIGS. 2 and 3 in the same manner as in the conventional example. The semiconductor device punched from the TAB tape in this way is connected to the circuit board by bonding the outer leads 3.

【0012】以上述べたように本実施例の半導体装置に
よれば、回路基板に実装するために必要なエリアは、半
導体チップ7の面積にアウターリード3の面積を加える
ことによって決定される。従って、半導体装置の省スペ
ース化が可能となり、回路基板に実装するためのエリア
が小さくなるため、回路基板の高密度化が図れる。ま
た、回路基板も小型化可能になるため、その分のコスト
を削減できる。更に、TABテープ上に複数の半導体装
置を連続して形成するので回路基板の実装のオートメー
ション化がしやすい。
As described above, according to the semiconductor device of this embodiment, the area required for mounting on the circuit board is determined by adding the area of the outer lead 3 to the area of the semiconductor chip 7. Therefore, the space of the semiconductor device can be saved, and the area for mounting on the circuit board can be reduced, so that the density of the circuit board can be increased. Further, the circuit board can be downsized, and the cost can be reduced accordingly. Further, since a plurality of semiconductor devices are continuously formed on the TAB tape, the automation of mounting the circuit board is easy.

【0013】[0013]

【発明の効果】本発明によれば、半導体チップを接続す
るTABテープ上の配線パターンが、半導体チップを搭
載するエリアに形成されるため、TABテープに半導体
チップを搭載して構成される半導体装置の小型が可能と
なり、回路基板への実装エリアの省スペース化が図れ
る。従って、回路基板の高密度化が可能になる。また、
このような、半導体装置がテープ上に複数個を連続して
形成されているため、回路基板の実装のオートメーショ
ン化が図れる。
According to the present invention, since the wiring pattern on the TAB tape for connecting the semiconductor chips is formed in the area for mounting the semiconductor chips, the semiconductor device configured by mounting the semiconductor chips on the TAB tape. It is possible to reduce the size and reduce the mounting area on the circuit board. Therefore, the density of the circuit board can be increased. Also,
Since a plurality of such semiconductor devices are continuously formed on the tape, it is possible to automate the mounting of the circuit board.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の実施例に係る半導体装置に使用するT
ABテープの平面図である。
FIG. 1 shows a T used in a semiconductor device according to an embodiment of the present invention.
It is a top view of an AB tape.

【図2】本発明の実施例に係る半導体装置がTABテー
プから切離された状態を示す斜視図である。
FIG. 2 is a perspective view showing a state in which the semiconductor device according to the exemplary embodiment of the present invention is separated from the TAB tape.

【図3】図2の正面図である。FIG. 3 is a front view of FIG.

【図4】従来例に係るTABテープの平面図である。FIG. 4 is a plan view of a TAB tape according to a conventional example.

【図5】従来例に係る半導体装置がTABテープが切離
された状態を示す斜視図である。
FIG. 5 is a perspective view showing a state in which a TAB tape is separated in a semiconductor device according to a conventional example.

【図6】図5の正面図である。FIG. 6 is a front view of FIG.

【符号の説明】[Explanation of symbols]

1…テープ、 3…アウターリード、 4…インナーリ
ード、 7…半導体チップ。
1 ... tape, 3 ... outer lead, 4 ... inner lead, 7 ... semiconductor chip.

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】 半導体チップに接続されるインナーリー
ドと外部回路へ接続されるアウターリードからなる配線
パターンが、可撓性テープ表面の前記半導体チップが搭
載されるエリアに形成されたTABテープと、該TAB
テープの前記エリアに搭載され、前記インナーリードに
電気的に接続された半導体チップとからなることを特徴
とする半導体装置。
1. A TAB tape in which a wiring pattern including inner leads connected to a semiconductor chip and outer leads connected to an external circuit is formed in an area on the surface of a flexible tape where the semiconductor chip is mounted, The TAB
A semiconductor device comprising a semiconductor chip mounted on the area of the tape and electrically connected to the inner lead.
【請求項2】 TABテープは、請求項1記載の半導体
チップ搭載エリアに形成された配線パターンが長尺のテ
ープに所定のピッチ間隔で複数個配列されてなり、各配
線パターンの前記搭載エリアにそれぞれ半導体チップが
搭載されていることを特徴とする半導体装置。
2. The TAB tape comprises a plurality of wiring patterns formed in the semiconductor chip mounting area according to claim 1 arranged on a long tape at predetermined pitch intervals, and each wiring pattern is mounted in the mounting area. A semiconductor device having a semiconductor chip mounted thereon.
JP5258592A 1992-03-11 1992-03-11 Semiconductor device Pending JPH05259214A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5258592A JPH05259214A (en) 1992-03-11 1992-03-11 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5258592A JPH05259214A (en) 1992-03-11 1992-03-11 Semiconductor device

Publications (1)

Publication Number Publication Date
JPH05259214A true JPH05259214A (en) 1993-10-08

Family

ID=12918876

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5258592A Pending JPH05259214A (en) 1992-03-11 1992-03-11 Semiconductor device

Country Status (1)

Country Link
JP (1) JPH05259214A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6711815B2 (en) 1998-09-22 2004-03-30 Kabushiki Kaisha Toshiba Fabricating method of semiconductor devices
JP2007150088A (en) * 2005-11-29 2007-06-14 Matsushita Electric Ind Co Ltd Wiring board and manufacturing method thereof

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6711815B2 (en) 1998-09-22 2004-03-30 Kabushiki Kaisha Toshiba Fabricating method of semiconductor devices
JP2007150088A (en) * 2005-11-29 2007-06-14 Matsushita Electric Ind Co Ltd Wiring board and manufacturing method thereof

Similar Documents

Publication Publication Date Title
USRE36773E (en) Method for plating using nested plating buses and semiconductor device having the same
KR100223727B1 (en) Semiconductor device
US5357400A (en) Tape automated bonding semiconductor device and production process thereof
JP2005072515A (en) Semiconductor device
JPH057062A (en) Electric-element mounting device
US5406119A (en) Lead frame
JP3420706B2 (en) Semiconductor device, method of manufacturing semiconductor device, circuit board, and method of manufacturing circuit board
JP3656861B2 (en) Semiconductor integrated circuit device and method for manufacturing semiconductor integrated circuit device
JPH05259214A (en) Semiconductor device
JP2798108B2 (en) Hybrid integrated circuit device
JPH05259372A (en) Hibrid ic
JPH0517709B2 (en)
JPH10154766A (en) Manufacture of semiconductor package and semiconductor package
JPH1174421A (en) Composite semiconductor device
JPH0639479Y2 (en) Printed wiring board
JPS63283051A (en) Substrate for hybrid integrated circuit device
KR100246848B1 (en) Land grid array and a semiconductor package having a same
JP2822446B2 (en) Hybrid integrated circuit device
JPS5923432Y2 (en) semiconductor equipment
JPS5910768Y2 (en) Printed board
JP3405718B2 (en) Semiconductor device
KR100427541B1 (en) Method of manufacturing pattern film with improved structure and chip module using the same
KR100206975B1 (en) Semiconductor package
JPH11260959A (en) Semiconductor package
JPH09139440A (en) Chip scale package