JPS5923432Y2 - semiconductor equipment - Google Patents

semiconductor equipment

Info

Publication number
JPS5923432Y2
JPS5923432Y2 JP9455379U JP9455379U JPS5923432Y2 JP S5923432 Y2 JPS5923432 Y2 JP S5923432Y2 JP 9455379 U JP9455379 U JP 9455379U JP 9455379 U JP9455379 U JP 9455379U JP S5923432 Y2 JPS5923432 Y2 JP S5923432Y2
Authority
JP
Japan
Prior art keywords
electrode pattern
film substrate
semiconductor element
base material
wiring board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP9455379U
Other languages
Japanese (ja)
Other versions
JPS5615053U (en
Inventor
昭一 村本
Original Assignee
ソニー株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ソニー株式会社 filed Critical ソニー株式会社
Priority to JP9455379U priority Critical patent/JPS5923432Y2/en
Publication of JPS5615053U publication Critical patent/JPS5615053U/ja
Application granted granted Critical
Publication of JPS5923432Y2 publication Critical patent/JPS5923432Y2/en
Expired legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched

Landscapes

  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Wire Bonding (AREA)
  • Die Bonding (AREA)

Description

【考案の詳細な説明】 本考案は、ポリイミド等の耐熱性を有するフィルムを用
いて半導体素子を印刷配線基板等の配線基板に組込むよ
うにした半導体装置に関する。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a semiconductor device in which a semiconductor element is incorporated into a wiring board such as a printed wiring board using a heat-resistant film such as polyimide.

従来、トランジスタや集積回路等の半導体素子を組込む
方法として、所定数の接続端子を配設したフラットパッ
ケイジ、テ゛ユアルインラインパッゲイジ(DIP)や
セラミックの特殊パッケイジ等のパッケイジを用いる方
法が採用されている。
Conventionally, methods of incorporating semiconductor elements such as transistors and integrated circuits have been adopted using packages such as flat packages with a predetermined number of connection terminals, dual in-line packages (DIP), and special ceramic packages. .

しがし、上述のようなパッケイジを用いる方法にあって
は半導体素子の組込みの作業性や組込み後の信頼性に乏
しく、また組込み工程が複雑である等としてコスト高を
招く等欠点があった。
However, the method using a package as described above has drawbacks such as poor workability in assembling the semiconductor element and reliability after assembling, and the assembling process is complicated, leading to high costs. .

そこで、半導体素子の自動組込みを可能とし組込み作業
の能率化を図り安価に半導体装置の提供を行ない得るよ
うにするため、ポリイミド等の耐熱性を有する長尺状の
フィルムを用いて半導体素子を組込むようにしたテープ
キャリヤ方式が用いられている。
Therefore, in order to enable automatic assembly of semiconductor elements, streamline the assembly work, and provide semiconductor devices at low cost, semiconductor elements are incorporated using a long film having heat resistance such as polyimide. A tape carrier system is used.

このテープキャリヤ方式で半導体素子を組込んだ構造と
して、例えば第1図及び第21図に示すようなものが知
られている。
For example, structures shown in FIGS. 1 and 21 are known as structures in which semiconductor elements are incorporated using this tape carrier method.

第1図は、ポリイミド等の耐熱性を有するフィルムを基
材としたフィルム基板1に集積回路素子(IC)等の半
導体素子2を取付けた状態を示す。
FIG. 1 shows a state in which a semiconductor element 2 such as an integrated circuit element (IC) is attached to a film substrate 1 made of a heat-resistant film such as polyimide.

半導体素子2の取付けられるフィルム基板1は、°銅箔
の導電箔3をフィルム基材4の表面に接着剤等をもって
接合して構成され、そして、上記導電箔3部分にエツチ
ングが施され端子電極パターン部3a、3aが形成され
ている。
The film substrate 1 on which the semiconductor element 2 is attached is constructed by bonding a conductive foil 3 made of copper foil to the surface of a film base material 4 with an adhesive or the like, and etching is applied to the conductive foil 3 to form terminal electrodes. Pattern portions 3a, 3a are formed.

そして、上面はバンプ電極5,5を形成した半導体素子
2が、上記バンプ電極5,5を上記端子電極パターン部
3 a 、3 aに対応するようにしてポンチ゛イング
されている。
The semiconductor element 2 having bump electrodes 5, 5 formed thereon is punched on its upper surface so that the bump electrodes 5, 5 correspond to the terminal electrode pattern parts 3a, 3a.

さらに、半導体素子2のフィルム基板1への取付は部と
なるバンプ電極5,5の端子電極パターン部3a、3a
へのボンディング部分は、保護用樹脂6によってモール
ドされている。
Furthermore, the terminal electrode pattern portions 3a, 3a of the bump electrodes 5, 5, which are the parts for attaching the semiconductor element 2 to the film substrate 1, are
The bonding portion to is molded with protective resin 6.

第1図に示すように半導体素子2を取付けたフィルム基
板1は、第2図に示すような構造でアルミナ等を基材と
した印刷配設基板7上に組込まれている。
As shown in FIG. 1, a film substrate 1 on which a semiconductor element 2 is attached is assembled on a printed mounting board 7 made of alumina or the like as a base material in a structure as shown in FIG. 2.

すなわち、上記基板7を構成する基材7a上に形成され
た例えば銅箔の回路パターン8上に半導体素子2の下面
を対応させるとともにフィルム基板1を撓わませて端子
電極パターン部3a、3aを接続用回路パターン9,9
上に対応させてフィルム基板1を載置する。
That is, the lower surface of the semiconductor element 2 is made to correspond to the circuit pattern 8 of, for example, copper foil formed on the base material 7a constituting the substrate 7, and the terminal electrode pattern portions 3a, 3a are bent by bending the film substrate 1. Connection circuit pattern 9, 9
The film substrate 1 is placed correspondingly on top.

そして、半導体素子2と回路パターン8間及び端子電極
パターン部3a、3aと接続用回路パターン9,9間を
半田10をもって接続して、上記半導体素子2は印刷配
線基板7に組込まれる。
Then, the semiconductor element 2 is assembled into the printed wiring board 7 by connecting the semiconductor element 2 and the circuit pattern 8 and between the terminal electrode pattern parts 3a, 3a and the connecting circuit patterns 9, 9 using the solder 10.

このような構造のものにあっては、半導体素子2のフィ
ルム基板1ヘボイデイングするためにバンプ電極5を必
要とする。
In such a structure, bump electrodes 5 are required for voiding the semiconductor element 2 onto the film substrate 1.

しかし、このバンプ電極5の半導体素子2上への形成が
極めて困難であり、バンプ電極5の形成より上記素子2
の大きさに制限を受け、さらにコストアップを招く。
However, it is extremely difficult to form this bump electrode 5 on the semiconductor element 2.
is limited in size, further increasing costs.

また、フィルム基板1の配線基板7への組込みの際に半
導体素子2と端子電極パターン部3 a 、3 aを同
時に各回路パターン9,8に半田付けする必要がある。
Further, when assembling the film substrate 1 into the wiring board 7, it is necessary to simultaneously solder the semiconductor element 2 and the terminal electrode pattern parts 3a, 3a to the respective circuit patterns 9, 8.

しかし、半導体素子2の回路パターン9への半田付けを
行う際に樹脂モールド等によって上記素子2を保護でき
ないため、半田フラックスの影響を受けてしまう。
However, when soldering the semiconductor element 2 to the circuit pattern 9, the element 2 cannot be protected by a resin mold or the like, so it is affected by the solder flux.

この影響を避けるため組込みに特殊な治具が必要となっ
て組込みの作業性に問題を生ずる。
In order to avoid this effect, a special jig is required for assembly, which causes problems in the workability of assembly.

また、この構造によると、半導体素子2は、フィルム基
板1及び配線基板7によって覆われてしまい著しく放熱
性を劣化させてしまう。
Moreover, according to this structure, the semiconductor element 2 is covered by the film substrate 1 and the wiring board 7, which significantly deteriorates heat dissipation.

そのためトランジスタの如く発熱の著しい素子には適用
できない。
Therefore, it cannot be applied to elements that generate significant heat, such as transistors.

そこで、本考案はバンプ電極を形成することから生ずる
作業の困難性及びコストアップを解消し、また組込み作
業の容易性を遠戚し、さらに放熱性の良好な半導体装置
を提供することを目的として提案された。
Therefore, the present invention aims to eliminate the difficulty of work and increase in cost caused by forming bump electrodes, improve the ease of assembly work, and provide a semiconductor device with good heat dissipation. was suggested.

以下、本考案を図面に示す実施例を参照して説明する。Hereinafter, the present invention will be described with reference to embodiments shown in the drawings.

本考案によって横取される半導体装置は、第3図に示す
ようにフィルム基材11の一主面11 aに接着剤を用
い又は接着剤を使用することなく銅箔等の導電箔を接合
するとともにこの導電箔部分にエツチング等を施して電
極パターン部13と端子電極パターン部14.14を形
成したフィルム基板12上に半導体素子15を取付けて
いる。
As shown in FIG. 3, the semiconductor device to be stolen according to the present invention is obtained by bonding a conductive foil such as copper foil to one main surface 11a of a film base material 11 using an adhesive or without using an adhesive. At the same time, the semiconductor element 15 is mounted on the film substrate 12 on which the electrode pattern portion 13 and the terminal electrode pattern portion 14, 14 are formed by etching or the like on this conductive foil portion.

そして、上記フィルム基板12の電極パターン部13に
対応するフィルム基材11の部分には、透孔をもって構
成された切欠き部16が形成され、上記電極パターン部
13を折曲して上記切欠き部16内に臨むようにされて
いる。
A cutout portion 16 having a through hole is formed in a portion of the film base material 11 corresponding to the electrode pattern portion 13 of the film substrate 12, and the electrode pattern portion 13 is bent to form the cutout portion 16. It is designed to face the inside of section 16.

この切欠き部16内にその下面13aを平面状になるよ
うに折曲げられた電極パターン部13上に半導体素子1
5は載置され半田17等をもって電気的に接続されて取
付けられている。
The semiconductor element 1 is placed on the electrode pattern part 13 which is bent into the notch part 16 so that its lower surface 13a becomes flat.
5 is mounted and electrically connected using solder 17 or the like.

また、端子電極パターン部14.14の一部はフィルム
基材11の側方へ延設され、電極パターン部13と同様
に折曲げられフィルム基材11他側面である下面側へ至
るように形成されている。
Further, a part of the terminal electrode pattern part 14.14 is formed to extend to the side of the film base material 11, and to be bent in the same way as the electrode pattern part 13 to reach the lower surface side, which is the other side surface of the film base material 11. has been done.

ところで、電極パターン部13上に接続された半導体素
子15は、この素子15の上面に設けられた電極部と端
子電極パターン部14.14とを銀等をもって形成され
たワイヤ(細線)18をもって接続され、上記端子電極
パターン部14.14に電気的に接続されている。
By the way, the semiconductor element 15 connected on the electrode pattern part 13 connects the electrode part provided on the upper surface of this element 15 and the terminal electrode pattern part 14.14 with a wire (thin wire) 18 made of silver or the like. and is electrically connected to the terminal electrode pattern section 14.14.

このようにフィルム基板12上に取付けられた半導体素
子15は、合成樹脂等の樹脂19をもってモールドされ
て保護されている。
The semiconductor element 15 mounted on the film substrate 12 in this manner is protected by being molded with a resin 19 such as synthetic resin.

そして、半導体素子15を取付けたフィルム基板2は、
電極パターン部13の下面13 a及び端子電極パター
ン部14.14のフィルム基材11の下面側へ延設され
た接続部14 a 、14 aをそれぞれ印刷配線基板
20上に形成された回路パターン21,22゜22に対
応させて上記配線基板19に載置されるとともに半田2
3をもって電気的に接続され該配線基板20に組込まれ
ている。
The film substrate 2 with the semiconductor element 15 mounted thereon is
The lower surface 13 a of the electrode pattern portion 13 and the connecting portions 14 a and 14 a of the terminal electrode pattern portion 14.14 extending to the lower surface side of the film base material 11 are connected to the circuit pattern 21 formed on the printed wiring board 20, respectively. , 22° 22 and is placed on the wiring board 19 and solder 2
3 and is electrically connected and incorporated into the wiring board 20.

本考案に用いられるフィルム基板12は、従来用いられ
ているテープキャリヤ方式において使用されるキャリヤ
テープと同様に第4図に示す如く各単位毎の半導体素子
15の取付けられる各単位毎のフィルム基板12が連続
してテープ状に形成されている。
The film substrate 12 used in the present invention is the same as the carrier tape used in the conventional tape carrier system, and as shown in FIG. are continuously formed into a tape shape.

そして、テープ状に形成されたフィルム基板120には
上記テープキャリヤ方式において用いられる自動送り装
置によって自動送りされ、かつ自動送りとともに半導体
素子15の自動組付けを行ない得るように位置決めを行
うスプロットの嵌合するスプロケットホール24が連続
的に設けられている。
The tape-shaped film substrate 120 is automatically fed by the automatic feeding device used in the tape carrier method, and splots are fitted therein for positioning so that the semiconductor elements 15 can be automatically assembled together with the automatic feeding. Matching sprocket holes 24 are continuously provided.

従って、本考案を構成する半導体素子15のフィルム基
板12への取付けは、自動ワイヤボンディング装置との
組合せによって自動化できる。
Therefore, the attachment of the semiconductor element 15 constituting the present invention to the film substrate 12 can be automated in combination with an automatic wire bonding device.

なお、フィルム基板12の電極パターン部13及び端子
電極パターン部14.14は、第5図に示すようにエツ
チング等の手段によって形成された後、あらかじめフィ
ルム基材11に穿設された切欠部16及び上記基材11
の主面にそって折曲げられる。
Note that the electrode pattern portion 13 and the terminal electrode pattern portion 14.14 of the film substrate 12 are formed by means such as etching as shown in FIG. and the base material 11
It is bent along the main surface of the

この折曲げは、第6図に示すように上記切欠部16等に
対応する突部25を形成した上金型26と平坦状の下金
型27を組合せたプレス装置28によって行なわれる。
This bending is performed by a press device 28 which combines an upper die 26 with a protrusion 25 corresponding to the notch 16 and the like and a flat lower die 27, as shown in FIG.

上述したように本考案によれば、半導体素子のフィルム
基板への組付けに当って上記素子に形成が困難なバンプ
電極を形成する必要がなく、かつ組込みにあたって、フ
ィルム基板をテープ状に形成したものを自動送り装置に
よって自動送りしながら行なえる従来のテープキャリヤ
方式による利点を失なうことがないので、組込み作業の
向上を図ることができる。
As described above, according to the present invention, when assembling a semiconductor element onto a film substrate, there is no need to form bump electrodes on the element, which is difficult to form, and the film substrate is formed into a tape shape for assembling. Since the advantages of the conventional tape carrier system, which allows objects to be automatically fed by an automatic feeder, are not lost, the assembling work can be improved.

そして製造コストの上昇を防止でき、半導体装置を安価
に提供することができる。
Further, an increase in manufacturing costs can be prevented, and semiconductor devices can be provided at low cost.

さらに、本考案によれば半導体素子の組込みは全ていわ
ゆるフェイスアップの状態で行なうことができ、かつ組
付は後も開放された状態にあるので放熱性の良好なもの
を提供できる。
Further, according to the present invention, all semiconductor elements can be assembled in a so-called face-up state, and since the assembly remains in an open state even after assembly, good heat dissipation can be provided.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は従来の方法で半導体素子をフィルム基板に取付
けた状態を示す断面図であり、第2図は上記基板を配線
基板に組込んだ状態を示す断面図である。 第3図は本考案による半導体装置を示す断面図である。 第4図は本考案に用いられるフィルム基板を示す平面図
であり、第5図は上記フィルム基板にパターン部を形成
した状態を示す断面図であり、第6図はプレス装置によ
ってパターン部を折曲げた状態を示す概略断面図である
。 11・・・・・・フィルム基材、12・・・・・・フィ
ルム基板、13・・・・・・電極パターン部、14.1
4・・・・・・端子電極パターン部、15・・・・・・
半導体素子、16・・・・・・切欠き部、18・・・・
・・ワイヤ、20・・・・・・印刷配線基板、21・・
・・・・回路パターン。
FIG. 1 is a sectional view showing a state in which a semiconductor element is attached to a film substrate by a conventional method, and FIG. 2 is a sectional view showing a state in which the above-mentioned board is assembled into a wiring board. FIG. 3 is a sectional view showing a semiconductor device according to the present invention. FIG. 4 is a plan view showing the film substrate used in the present invention, FIG. 5 is a sectional view showing the pattern portion formed on the film substrate, and FIG. 6 is a plan view showing the pattern portion formed on the film substrate. It is a schematic sectional view showing a bent state. 11...Film base material, 12...Film substrate, 13...Electrode pattern portion, 14.1
4...Terminal electrode pattern section, 15...
Semiconductor element, 16... Notch, 18...
...Wire, 20...Printed wiring board, 21...
...Circuit pattern.

Claims (1)

【実用新案登録請求の範囲】[Scope of utility model registration request] 電極パターン部と端子電極パターン部をフィルム基材の
一生面に形威し、上記フィルム基材の上記電極パターン
部に対応する部分に切欠き部を設けるとともに上記電極
パターン部を折曲して上記切欠き部内に臨ませたフィル
ム基板の上部電極パターン部に半導体素子を取付け、さ
らに上記素子の電極部と端子電極パターン部とをワイヤ
で接続するとともに、少なくとも上記フィルム基板に形
成された電極パターン部の下面を配線基板上に形成され
た回路パターン上に接続して上記配線基板に組込むよう
にした半導体装置。
The electrode pattern section and the terminal electrode pattern section are formed on the whole surface of the film base material, and a notch section is provided in a portion of the film base material corresponding to the above-mentioned electrode pattern section, and the above-mentioned electrode pattern section is bent. A semiconductor element is attached to the upper electrode pattern part of the film substrate facing into the notch, and the electrode part of the element and the terminal electrode pattern part are connected with a wire, and at least the electrode pattern part formed on the film substrate is connected. 1. A semiconductor device which is assembled into a wiring board by connecting a lower surface thereof to a circuit pattern formed on the wiring board.
JP9455379U 1979-07-11 1979-07-11 semiconductor equipment Expired JPS5923432Y2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9455379U JPS5923432Y2 (en) 1979-07-11 1979-07-11 semiconductor equipment

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9455379U JPS5923432Y2 (en) 1979-07-11 1979-07-11 semiconductor equipment

Publications (2)

Publication Number Publication Date
JPS5615053U JPS5615053U (en) 1981-02-09
JPS5923432Y2 true JPS5923432Y2 (en) 1984-07-12

Family

ID=29327433

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9455379U Expired JPS5923432Y2 (en) 1979-07-11 1979-07-11 semiconductor equipment

Country Status (1)

Country Link
JP (1) JPS5923432Y2 (en)

Also Published As

Publication number Publication date
JPS5615053U (en) 1981-02-09

Similar Documents

Publication Publication Date Title
US6246114B1 (en) Semiconductor device and resin film
US5311407A (en) Printed circuit based for mounted semiconductors and other electronic components
US6849945B2 (en) Multi-layered semiconductor device and method for producing the same
US5309322A (en) Leadframe strip for semiconductor packages and method
KR0156622B1 (en) Semiconductor leadframe and the manufacturing method
US5559305A (en) Semiconductor package having adjacently arranged semiconductor chips
JPS5923432Y2 (en) semiconductor equipment
JP2823066B2 (en) BGA type semiconductor device
KR960035997A (en) Semiconductor package and manufacturing method
JP2740977B2 (en) Semiconductor device
JP4038021B2 (en) Manufacturing method of semiconductor device
JP2798108B2 (en) Hybrid integrated circuit device
JPH09148484A (en) Semiconductor device, and its manufacture
US20040119155A1 (en) Metal wiring board and method for manufacturing the same
JPH0517709B2 (en)
JP2652222B2 (en) Substrate for mounting electronic components
JP3398556B2 (en) Method for manufacturing semiconductor device
JP2784209B2 (en) Semiconductor device
JP2541494B2 (en) Semiconductor device
JPH10150065A (en) Chip-size package
JPH07122701A (en) Semiconductor device, its manufacture, and lead frame for pga
JP2700253B2 (en) Electronic component equipment
JPH10154766A (en) Manufacture of semiconductor package and semiconductor package
JP2536568B2 (en) Lead frame
JPH0513011Y2 (en)