JPH10154766A - Manufacture of semiconductor package and semiconductor package - Google Patents

Manufacture of semiconductor package and semiconductor package

Info

Publication number
JPH10154766A
JPH10154766A JP31493696A JP31493696A JPH10154766A JP H10154766 A JPH10154766 A JP H10154766A JP 31493696 A JP31493696 A JP 31493696A JP 31493696 A JP31493696 A JP 31493696A JP H10154766 A JPH10154766 A JP H10154766A
Authority
JP
Japan
Prior art keywords
ball
semiconductor package
solder
wiring board
solder balls
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP31493696A
Other languages
Japanese (ja)
Inventor
Mitsutoshi Kishino
光寿 岸野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Electric Works Co Ltd
Original Assignee
Matsushita Electric Works Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Works Ltd filed Critical Matsushita Electric Works Ltd
Priority to JP31493696A priority Critical patent/JPH10154766A/en
Publication of JPH10154766A publication Critical patent/JPH10154766A/en
Pending legal-status Critical Current

Links

Landscapes

  • Wire Bonding (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

PROBLEM TO BE SOLVED: To arrange solder balls with good accuracy and also to inhibit the balls from rolling by a method wherein recessed parts are formed in ball pad lands to be mounted with the solder balls and mounting parts for the solder balls are made to expose through resists. SOLUTION: Recessed parts 4 are respectively formed in the centers of ball pad lands 2 formed on a wiring board 1 by metallic molding. Resists 5 are applied on the board 1 with the recessed parts 4 formed therein. The resists 5 are exposed without being applied on mounting parts 6, on which the balls 8 are mounted, on the lands 2. An Au-Ni plating 7 is applied to the mounting parts 6 for the solder balls 8. Then, the solid solder balls 8 are arranged on the mounting parts 6 for the solder balls 8. The surfaces of the arranged solder balls 8 surface-contact the recessed part 4 formed in the lands 2. The mounting positions of the balls 8 are accurately positioned by the recessed parts 4 and at the same time, the resists 5, through which the mounting parts 6 only are exposed, prevent the balls 8 from rolling.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、半導体チップを搭
載し、外部回路に接続するために用いる配線基板より構
成される半導体パッケージに関し、詳しくは、外部回路
に接続する端子として半田ボールが実装されたボールグ
リットアレイに関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor package having a semiconductor chip mounted thereon and a wiring board used for connection to an external circuit. More specifically, the present invention relates to a semiconductor package in which solder balls are mounted as terminals for connecting to an external circuit. Ball grit array.

【0002】[0002]

【従来の技術】従来、チップをプリント配線板などの外
部回路に接続するための装置として、クワッド・フラッ
ト・パッケージ(以下、QFPとする)がある。
2. Description of the Related Art Conventionally, there is a quad flat package (hereinafter referred to as QFP) as an apparatus for connecting a chip to an external circuit such as a printed wiring board.

【0003】このQFPは、パッケージの内部でチップ
とリードフレームのインナー・リードとをワイヤボンデ
ィング等により接続し、チップを含む領域を樹脂で封止
してパッケージとし、その四辺からリードフレームのア
ウターリードを引き出し、前記リードをガルウィング状
に形成し、外部回路と接続する半導体パッケージであ
る。
In this QFP, a chip and an inner lead of a lead frame are connected by wire bonding or the like inside a package, a region including the chip is sealed with a resin to form a package, and outer leads of the lead frame are formed from four sides thereof. , And the lead is formed in a gull-wing shape to be connected to an external circuit.

【0004】ところが、近年の半導体パッケージの要求
は、実装密度の向上と、実装に必要な面積の縮小にあっ
た。そのニーズに対して外部回路と接続する半導体パッ
ケージとして、ボールグリットアレイ(以下、BGAと
する)がある。このBGAは、配線基板に配線パターン
を形成し、この配線パターンを使用して一つのモジュー
ルにチップを複数個搭載することが容易となる。
However, recent demands for a semiconductor package include an improvement in mounting density and a reduction in area required for mounting. There is a ball grid array (hereinafter, referred to as BGA) as a semiconductor package connected to an external circuit to meet the needs. In the BGA, a wiring pattern is formed on a wiring board, and it is easy to mount a plurality of chips on one module using the wiring pattern.

【0005】一般的なBGA型の半導体パッケージは、
プリント配線板用の銅張積層板をベース材料とし、この
銅張積層板をフォトエッチング法等の方法で加工し、チ
ップ搭載部と配線部を形成している。
A general BGA type semiconductor package is:
A copper-clad laminate for a printed wiring board is used as a base material, and this copper-clad laminate is processed by a method such as a photoetching method to form a chip mounting portion and a wiring portion.

【0006】配線基板を外部回路に直接接続するため
に、球状のボールパットランドを前記基板の下面に設け
る際、半田ボールの形状やその大きさは、電極端子の数
や配線密度に依存している。
When a spherical ball pad land is provided on the lower surface of the substrate in order to directly connect the wiring substrate to an external circuit, the shape and size of the solder ball depend on the number of electrode terminals and the wiring density. I have.

【0007】そのため、近年のように配線密度が高くな
り、電極端子の数が増大すると、ボールパットランドの
面積が小さくなり、半田ボールを実装する面積が非常に
小さくなるため、半田ボールを精度よく配置し、接着す
る必要があった。しかしながら、半田ボールをボールパ
ットランドに接着、配置する方法としては、予め、半田
ペーストをボールパットランドに塗布し、ボールパット
ランドの位置に対向した貫通孔を有するマスクを配線基
板に重ね合わせ、そのマスクに球状の半田ボールを転が
して入れ込み、半田ボールを仮止めしたのち、半田を溶
融させて半田ボールを接着していた。
For this reason, when the wiring density increases and the number of electrode terminals increases in recent years, the area of the ball pad land decreases, and the area for mounting the solder ball becomes very small. It had to be placed and glued. However, as a method of bonding and arranging the solder ball on the ball pad land, a solder paste is applied to the ball pad land in advance, and a mask having a through hole facing the position of the ball pad land is overlaid on the wiring board, and A spherical solder ball was rolled into the mask and temporarily fixed, then the solder was melted and the solder ball was bonded.

【0008】ところがこの方法では、半田ボールがボー
ルパットランドの中心からずれるものがあり、半田を溶
融した際に隣接した半田ボールと接触し、接着不良が発
生したり、ボールパットランドと半田ボールとの接触面
積が小さいため接着力が低下し接着不良が発生すること
があった。
However, in this method, the solder ball may be displaced from the center of the ball pad land, and when the solder is melted, the solder ball comes into contact with the adjacent solder ball, causing poor adhesion, or the ball pad land and the solder ball may be in contact with each other. Because of the small contact area, the adhesive force was reduced, and poor adhesion sometimes occurred.

【0009】[0009]

【発明が解決しようとする課題】本発明は上記の問題に
鑑みてなされたものであり、その目的とするところは、
BGA型半導体パッケージ及びBGA半導体パッケージ
の製造方法において、配線基板の形成されたボールパッ
トランドに半田ボールを正確に配置し、配線基板と半田
ボールとの接着強度を向上を図ることである。
SUMMARY OF THE INVENTION The present invention has been made in view of the above problems, and has as its object the following:
In a method of manufacturing a BGA type semiconductor package and a BGA semiconductor package, a solder ball is accurately arranged on a ball pad land on which a wiring board is formed to improve the adhesive strength between the wiring board and the solder ball.

【0010】[0010]

【課題を解決するための手段】本発明の請求項1に係る
半導体パッケージの製造方法は、配線基板の下面に、他
の外部回路に直接表面実装できるように略マトリックス
状に半田ボールが実装されたボールグリットアレイ型半
導体パッケージの製造方法において、配線基板の下面に
他の外部回路に直接表面実装するための終端となるボー
ルパットランド及び回路パターンを形成し、上記ボール
パットランドの半田ボールが実装される位置に金型成形
により凹部を形成し、前記凹部より構成される半田ボー
ルの実装部が露出するようにレジストを塗布し、さら
に、前記半田ボールの実装部にAu−Niメッキを施し
た後、半田ボールを実装することを特徴とする。
According to a first aspect of the present invention, there is provided a method of manufacturing a semiconductor package, wherein solder balls are mounted on a lower surface of a wiring board in a substantially matrix shape so as to be directly surface-mounted on another external circuit. In the method of manufacturing a ball grid array type semiconductor package, a ball pad land and a circuit pattern which are terminations for directly surface mounting to another external circuit are formed on the lower surface of the wiring board, and the solder balls of the ball pad land are mounted. A concave portion was formed by molding in a position to be formed, a resist was applied so that a mounting portion of the solder ball constituted by the concave portion was exposed, and further, an Au-Ni plating was applied to the mounting portion of the solder ball. Thereafter, a solder ball is mounted.

【0011】本発明の請求項2に係る半導体パッケージ
は、配線基板の下面に、他の外部回路に直接表面実装で
きるように略マトリックス状に半田ボールが実装された
ボールグリットアレイ型半導体パッケージにおいて、半
田ボールが実装されているボールパットランドに凹部が
形成され、実装部分がレジストより露出していることを
特徴とする。
A semiconductor package according to a second aspect of the present invention is a ball grid array type semiconductor package in which solder balls are mounted on a lower surface of a wiring board in a substantially matrix shape so as to be directly surface-mounted on another external circuit. A concave portion is formed in the ball pad land on which the solder ball is mounted, and the mounting portion is exposed from the resist.

【0012】[0012]

【発明の実施の形態】以下、本発明の実施形態につい
て、製造方法の工程を示す図面に基づいて具体的に説明
する。
DESCRIPTION OF THE PREFERRED EMBODIMENTS Embodiments of the present invention will be specifically described below with reference to the drawings showing the steps of a manufacturing method.

【0013】図1は、本発明の一実施形態に係る半導体
パッケージの断面図である。図2は、本発明の一実施形
態に係る半導体パッケージの製造方法の工程を示す説明
図である。
FIG. 1 is a sectional view of a semiconductor package according to an embodiment of the present invention. FIG. 2 is an explanatory view showing steps of a method for manufacturing a semiconductor package according to one embodiment of the present invention.

【0014】図示の如く、本発明の半導体パッケージ
は、プリント配線板等の配線基板1と同様の構成である
が、配線基板1の裏面に形成されたボールパットランド
2上に半田ボール8が配置されている。
As shown in the drawing, the semiconductor package of the present invention has the same configuration as a wiring board 1 such as a printed wiring board, but solder balls 8 are arranged on ball pad lands 2 formed on the back surface of the wiring board 1. Have been.

【0015】まず、配線基板1をエッチングなどのパタ
ーニング方法を用いて、その裏面にボールパットランド
2を形成する。ここで、配線基板1が銅箔の貼着された
配線基板1を使用する場合は、フォトエッチング加工を
使用することができ、絶縁部が露出した配線基板1を使
用する場合は、メッキ法によりボールパットランド2等
の回路パターンを形成することができる。(図2参
照) 次に、上記配線基板1に形成されたボールパットランド
2の中心に、金型成形によりそれぞれのボールパットラ
ンド2の中心に凹部4を形成する。図に示す如く、本発
明の実施形態で使用する金型3は、ボールパットランド
2に対向して形成された金型3で、ボールパットランド
2にピンを立てるような形状であるが、その先端が球面
状になっており、ボールパットランド2を押圧して成形
すると、ボールパットランド2の中心に表面が球状の凹
部4を形成することができる。(図2参照) そして、上記凹部4を形成した配線基板1にレジスト5
を塗布する。図に示す如く、レジスト5は、半田ボール
8が実装されるボールパットランド2の実装部6には塗
布されず露出している。このようにレジスト5をボール
パットランド2の実装部6だけ塗布しない方法として
は、レジスト5を全面に塗布或いはレジストフィルムを
貼着した後露光、現像を実施して、不要な部分を除去す
る。(図2参照) そして、上記ボールパットランド2の半田ボール8の実
装部6にAu−Niメッキ7を施す。(図2参照) 次いで、前記半田ボール8の実装部6に固形球状の半田
ボール8を配置する。配置した半田ボール8は、その表
面が上記ボールパットランド2に形成された凹部4に面
接触する。(図2参照) このようにボールパットランド2に配置された半田ボー
ル8をリフロー加熱することにより、図1に示す如く、
半田ボール8を配線基板1実装することができる。
First, a ball pad land 2 is formed on the back surface of the wiring substrate 1 by using a patterning method such as etching. Here, when the wiring board 1 uses a wiring board 1 to which a copper foil is adhered, a photo-etching process can be used, and when the wiring board 1 with an exposed insulating portion is used, a plating method is used. A circuit pattern such as the ball pad land 2 can be formed. Next, a recess 4 is formed at the center of each ball pad land 2 in the center of the ball pad land 2 formed on the wiring board 1 by die molding. As shown in the figure, a mold 3 used in the embodiment of the present invention is a mold 3 formed to face the ball pad land 2 and has a shape such that a pin is set up on the ball pad land 2. When the ball pad land 2 is pressed and molded, the concave portion 4 having a spherical surface can be formed at the center of the ball pad land 2. (Refer to FIG. 2) Then, a resist 5 is
Is applied. As shown in the figure, the resist 5 is not applied to the mounting portion 6 of the ball pad land 2 on which the solder ball 8 is mounted, and is exposed. As a method of not applying the resist 5 only to the mounting portion 6 of the ball pad land 2 as described above, an unnecessary portion is removed by applying the resist 5 on the entire surface or applying a resist film and then performing exposure and development. (See FIG. 2) Then, the Au-Ni plating 7 is applied to the mounting portion 6 of the solder ball 8 of the ball pad land 2. Next, a solid spherical solder ball 8 is arranged on the mounting portion 6 of the solder ball 8 (see FIG. 2). The surface of the arranged solder ball 8 comes into surface contact with the concave portion 4 formed in the ball pad land 2. (Refer to FIG. 2) By reflow heating the solder balls 8 arranged on the ball pad land 2 as described above, as shown in FIG.
The solder balls 8 can be mounted on the wiring board 1.

【0016】また、上記ボールパットランド2に形成さ
れた凹部4が半田ボール8の実装位置を正確に決めると
ともに、ボールパットランド2の実装部6だけ露出して
いるレジスト5によって半田ボール8が転がり移動する
のを防いでいる。
The recess 4 formed in the ball pad land 2 accurately determines the mounting position of the solder ball 8, and the solder ball 8 is rolled by the resist 5 exposed only in the mounting portion 6 of the ball pad land 2. It prevents you from moving.

【0017】[0017]

【発明の効果】上述したように、本発明の半導体パッケ
ージの製造方法及び半導体パッケージによると、配線基
板1の下面に、他の外部回路に直接表面実装できるよう
に略マトリックス状に半田ボールが実装されたボールグ
リットアレイ型半導体パッケージにおいて、半田ボール
が実装されているボールパットランドに凹部が形成さ
れ、実装部がレジストより露出しているので、半田ボー
ルを精度良く配置できるとともに、転がり移動するのを
抑制することができる。さらに、半田ボールと凹部とが
面接触しているので接触面積が大きくなり、接着強度の
向上を図ることができる。また、ボールパットランドの
実装部がレジストより露出しているので、周囲に塗布さ
れたレジストが半田ボールを実装するさいの、半田の流
動を防ぐことができる。
As described above, according to the method of manufacturing a semiconductor package and the semiconductor package of the present invention, solder balls are mounted on the lower surface of the wiring board 1 in a substantially matrix shape so as to be directly surface-mounted on another external circuit. In the ball grit array type semiconductor package, the concave portion is formed in the ball pad land on which the solder ball is mounted, and the mounting portion is exposed from the resist, so that the solder ball can be accurately arranged and rolled. Can be suppressed. Further, since the solder ball and the recess are in surface contact, the contact area is increased, and the bonding strength can be improved. In addition, since the mounting portion of the ball pad land is exposed from the resist, the flow of solder can be prevented when the resist applied to the periphery mounts the solder ball.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の一実施形態を示す半導体パッケージの
断面図である。
FIG. 1 is a cross-sectional view of a semiconductor package according to an embodiment of the present invention.

【図2】本発明の一実施形態を示す半導体パッケージの
製造方法を示す説明図である。
FIG. 2 is an explanatory diagram illustrating a method for manufacturing a semiconductor package according to an embodiment of the present invention.

【符号の説明】[Explanation of symbols]

1 配線基板 2 ボールパットランド 3 金型 4 凹部 5 レジスト 6 実装部 7 Au−Niメッキ 8 半田ボール DESCRIPTION OF SYMBOLS 1 Wiring board 2 Ball pad land 3 Die 4 Concave part 5 Resist 6 Mounting part 7 Au-Ni plating 8 Solder ball

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】 配線基板の下面に、他の外部回路に直接
表面実装できるように略マトリックス状に半田ボールが
実装されたボールグリットアレイ型半導体パッケージの
製造方法において、配線基板の下面に他の外部回路に直
接表面実装するための終端となるボールパットランド及
び回路パターンを形成し、上記ボールパットランドの半
田ボールが実装される位置に金型成形により凹部を形成
し、前記凹部より構成される半田ボールの実装部が露出
するようにレジストを塗布し、さらに、前記半田ボール
の実装部にAu−Niメッキを施した後、半田ボールを
実装することを特徴とする半導体パッケージの製造方
法。
In a method of manufacturing a ball grid array type semiconductor package in which solder balls are mounted on a lower surface of a wiring board in a substantially matrix shape so as to be directly surface-mounted on another external circuit, another method is employed in which a lower surface of the wiring substrate is mounted on a lower surface of the wiring board. A ball pad land and a circuit pattern to be a terminal for direct surface mounting on an external circuit are formed, and a concave portion is formed by molding at a position where the solder ball of the ball pad land is mounted, and the concave portion is constituted by the concave portion. A method of manufacturing a semiconductor package, comprising applying a resist so that a solder ball mounting portion is exposed, further applying Au-Ni plating to the solder ball mounting portion, and then mounting the solder ball.
【請求項2】 配線基板の下面に、他の外部回路に直接
表面実装できるように略マトリックス状に半田ボールが
実装されたボールグリットアレイ型半導体パッケージに
おいて、半田ボールが実装されているボールパットラン
ドに凹部が形成され、実装部分がレジストより露出して
いることを特徴とする半導体パッケージ。
2. A ball grid array type semiconductor package in which solder balls are mounted on a lower surface of a wiring board in a substantially matrix shape so as to be directly surface-mounted on another external circuit. A semiconductor device, wherein a concave portion is formed in the semiconductor package, and a mounting portion is exposed from the resist.
JP31493696A 1996-11-26 1996-11-26 Manufacture of semiconductor package and semiconductor package Pending JPH10154766A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP31493696A JPH10154766A (en) 1996-11-26 1996-11-26 Manufacture of semiconductor package and semiconductor package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP31493696A JPH10154766A (en) 1996-11-26 1996-11-26 Manufacture of semiconductor package and semiconductor package

Publications (1)

Publication Number Publication Date
JPH10154766A true JPH10154766A (en) 1998-06-09

Family

ID=18059442

Family Applications (1)

Application Number Title Priority Date Filing Date
JP31493696A Pending JPH10154766A (en) 1996-11-26 1996-11-26 Manufacture of semiconductor package and semiconductor package

Country Status (1)

Country Link
JP (1) JPH10154766A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020058205A (en) * 2000-12-29 2002-07-12 마이클 디. 오브라이언 Circuit board and semiconductor package using it
JP2005230830A (en) * 2004-02-17 2005-09-02 Shinko Seiki Co Ltd Soldering method
US7992291B2 (en) 2006-10-30 2011-08-09 Samsung Electro-Mechanics Co., Ltd. Method of manufacturing a circuit board
JP2011166177A (en) * 2011-05-30 2011-08-25 Shinko Electric Ind Co Ltd Wiring board

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020058205A (en) * 2000-12-29 2002-07-12 마이클 디. 오브라이언 Circuit board and semiconductor package using it
JP2005230830A (en) * 2004-02-17 2005-09-02 Shinko Seiki Co Ltd Soldering method
JP4732699B2 (en) * 2004-02-17 2011-07-27 神港精機株式会社 Soldering method
US7992291B2 (en) 2006-10-30 2011-08-09 Samsung Electro-Mechanics Co., Ltd. Method of manufacturing a circuit board
JP2011166177A (en) * 2011-05-30 2011-08-25 Shinko Electric Ind Co Ltd Wiring board

Similar Documents

Publication Publication Date Title
US7307347B2 (en) Resin-encapsulated package, lead member for the same and method of fabricating the lead member
US6228683B1 (en) High density leaded ball-grid array package
US6271057B1 (en) Method of making semiconductor chip package
JP2000195984A (en) Semiconductor device, its manufacture carrier substrate therefor and its manufacture
KR19990083251A (en) Package for semiconductor chip having thin recess portion and thick plane portion and method for manufacturing the same
JPH10256417A (en) Manufacture of semiconductor package
JPH11163024A (en) Semiconductor device and lead frame for assembling the same, and manufacture of the device
JP2001177005A (en) Semiconductor device and manufacturing method thereof
JPH10154766A (en) Manufacture of semiconductor package and semiconductor package
JP2768315B2 (en) Semiconductor device
US6109369A (en) Chip scale package
JPH09116045A (en) Resin-sealed semiconductor device of bga type using lead frame and its manufacture
JPH10154768A (en) Semiconductor device and its manufacturing method
JP3115807B2 (en) Semiconductor device
JP2001267452A (en) Semiconductor device
JP3258564B2 (en) Semiconductor device and manufacturing method thereof
JP3271500B2 (en) Semiconductor device
JPH07122701A (en) Semiconductor device, its manufacture, and lead frame for pga
JPH1116947A (en) Semiconductor package and manufacture thereof
KR20020028473A (en) Stack package
JP2917932B2 (en) Semiconductor package
JPH10199899A (en) Manufacture of semiconductor device
JPS59152656A (en) Semiconductor device
KR20020031610A (en) Semiconductor package and method for manufacturing the same
KR100763963B1 (en) TBGA Semiconductor Package and the fabrication method thereof