JPH05257170A - アクティブマトリクス液晶表示装置の製造方法 - Google Patents
アクティブマトリクス液晶表示装置の製造方法Info
- Publication number
- JPH05257170A JPH05257170A JP5764292A JP5764292A JPH05257170A JP H05257170 A JPH05257170 A JP H05257170A JP 5764292 A JP5764292 A JP 5764292A JP 5764292 A JP5764292 A JP 5764292A JP H05257170 A JPH05257170 A JP H05257170A
- Authority
- JP
- Japan
- Prior art keywords
- display device
- liquid crystal
- crystal display
- film
- metal film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
(57)【要約】
【目的】特に微細配線パターンを有するアクティブマト
リクス液晶表示装置の製造方法に関し、微小粉塵による
断線などの欠陥を未然に防止することを目的とする。 【構成】透明絶縁基板上に非単結晶シリコンを半導体活
性層とする逆スタガー型薄膜トランジスタ（ＴＦＴ）を
各画素に対応して配設し、ドレイン電極とゲート電極を
それぞれ信号バスラインと走査バスラインに接続し、ソ
ース電極を画素電極に接続してなるアクティブマトリク
ス液晶表示装置を製造する際に、ソース・ドレイン電極
として、不純物ドーピングをした非単結晶シリコンと金
属膜を連続成膜した後、アルカリ洗浄を行なって微小粉
塵を除去してから、レジストパターンによるパターニン
グを行なう工程を含む構成とする。
リクス液晶表示装置の製造方法に関し、微小粉塵による
断線などの欠陥を未然に防止することを目的とする。 【構成】透明絶縁基板上に非単結晶シリコンを半導体活
性層とする逆スタガー型薄膜トランジスタ（ＴＦＴ）を
各画素に対応して配設し、ドレイン電極とゲート電極を
それぞれ信号バスラインと走査バスラインに接続し、ソ
ース電極を画素電極に接続してなるアクティブマトリク
ス液晶表示装置を製造する際に、ソース・ドレイン電極
として、不純物ドーピングをした非単結晶シリコンと金
属膜を連続成膜した後、アルカリ洗浄を行なって微小粉
塵を除去してから、レジストパターンによるパターニン
グを行なう工程を含む構成とする。
Description
【０００１】
【産業上の利用分野】アクティブマトリクス液晶表示装
置は、10インチクラスの中精細表示装置が実用段階に来
ている。最近は、さらに高画質を要求されるHDTVやワー
クステーションに対応して、高精細の液晶表示装置の要
求が高くなっている。HDTV用高精細表示装置は、中精細
のものと比較して、画素数が約３倍、１画素の大きさは
１／２倍となっており、コントラスト１00以上で無欠陥
かつ鮮明な液晶表示装置が必要とされる。
置は、10インチクラスの中精細表示装置が実用段階に来
ている。最近は、さらに高画質を要求されるHDTVやワー
クステーションに対応して、高精細の液晶表示装置の要
求が高くなっている。HDTV用高精細表示装置は、中精細
のものと比較して、画素数が約３倍、１画素の大きさは
１／２倍となっており、コントラスト１00以上で無欠陥
かつ鮮明な液晶表示装置が必要とされる。
【０００２】また、これに伴って、ゲートバスラインお
よびドレインバスラインなどの配線パターンも微細化し
てきており、成膜装置中の微細塵埃でも後工程で欠陥が
拡大すること等により断線を来す恐れがある。本発明
は、このように微細配線パターンを有するアクティブマ
トリクス液晶表示装置の製造方法に関する。
よびドレインバスラインなどの配線パターンも微細化し
てきており、成膜装置中の微細塵埃でも後工程で欠陥が
拡大すること等により断線を来す恐れがある。本発明
は、このように微細配線パターンを有するアクティブマ
トリクス液晶表示装置の製造方法に関する。
【０００３】
【従来の技術】アクティブマトリクス液晶表示装置は、
図３に示すように、ゲートバスラインGLとドレインバス
ラインDLとを交差させ、この交点近傍にa-Siを用いたＴ
ＦＴ素子Trを形成して、画素電極１を駆動するようにな
っている。ＴＦＴ素子の形成方法には、ゲート層を一番
下に形成する逆スタガー型と、ゲート層を一番上に形成
するスタガー型がある。
図３に示すように、ゲートバスラインGLとドレインバス
ラインDLとを交差させ、この交点近傍にa-Siを用いたＴ
ＦＴ素子Trを形成して、画素電極１を駆動するようにな
っている。ＴＦＴ素子の形成方法には、ゲート層を一番
下に形成する逆スタガー型と、ゲート層を一番上に形成
するスタガー型がある。
【０００４】図４は従来の逆スタガー型のアクティブマ
トリクス液晶表示装置の製造方法を工程順に示す図であ
り、図３におけるIII-III 位置の断面図である。すなわ
ち、図４におけるDL側は図３におけるドレインバスライ
ンDL部の断面図、Tr側は図３における薄膜トランジスタ
Tr部の断面図である。
トリクス液晶表示装置の製造方法を工程順に示す図であ
り、図３におけるIII-III 位置の断面図である。すなわ
ち、図４におけるDL側は図３におけるドレインバスライ
ンDL部の断面図、Tr側は図３における薄膜トランジスタ
Tr部の断面図である。
【０００５】まず、工程(1) において、透明ガラス基板
２上に、TiやCrをスパッタして全面に堆積させ、ゲート
電極Ｇをパターニングする。そして、その上からSiO2や
SiNxにより、ゲート絶縁膜３を形成すると共に、a-Si
（アモルファスシリコン）による半導体層４をプラズマ
ＣＶＤ（ＰＣＶＤ）法により連続して堆積させる。
２上に、TiやCrをスパッタして全面に堆積させ、ゲート
電極Ｇをパターニングする。そして、その上からSiO2や
SiNxにより、ゲート絶縁膜３を形成すると共に、a-Si
（アモルファスシリコン）による半導体層４をプラズマ
ＣＶＤ（ＰＣＶＤ）法により連続して堆積させる。
【０００６】さらに、SiNxによる絶縁膜５を成膜してパ
ターニングし、(2) 工程に示すように、ゲート電極Ｇの
上側にチャネル保護膜５を形成した後、ｎ+ 型a-Si膜６
を成膜し、さらに (3)工程に示すように、Tiによりソー
ス電極Ｓ（ソースバスライン）並びにドレイン電極Ｄ
（ドレインバスライン）を形成するメタル層ｍをＰＣＶ
Ｄ法とスパッタで連続して堆積する。
ターニングし、(2) 工程に示すように、ゲート電極Ｇの
上側にチャネル保護膜５を形成した後、ｎ+ 型a-Si膜６
を成膜し、さらに (3)工程に示すように、Tiによりソー
ス電極Ｓ（ソースバスライン）並びにドレイン電極Ｄ
（ドレインバスライン）を形成するメタル層ｍをＰＣＶ
Ｄ法とスパッタで連続して堆積する。
【０００７】次いで、 (4)工程において、電極パターン
と同じ形状のレジストパターン７を形成し、その上から
エッチングすると、 (5)工程のようなＴＦＴが得られ
る。次にＩＴＯ（インジウム錫酸化物）をスパッタ法に
より堆積して、画素電極１をパターニングすると共に、
ドレインバスラインDL上のみ低抵抗化のためにアルミニ
ウム８を積層すると、画素電極側の基板が完成する。
と同じ形状のレジストパターン７を形成し、その上から
エッチングすると、 (5)工程のようなＴＦＴが得られ
る。次にＩＴＯ（インジウム錫酸化物）をスパッタ法に
より堆積して、画素電極１をパターニングすると共に、
ドレインバスラインDL上のみ低抵抗化のためにアルミニ
ウム８を積層すると、画素電極側の基板が完成する。
【０００８】
【発明が解決しようとする課題】図４のように非単結晶
シリコン４を半導体活性層として用いた逆スタッガ型Ｔ
ＦＴにおいては、ソース・ドレイン電極Ｓ、Ｄの半導体
接合部には、不純物、主にＰをドーピングした非単結晶
シリコンを用いることが、良好なＴＦＴの電気的接合特
性を得るために不可欠である。
シリコン４を半導体活性層として用いた逆スタッガ型Ｔ
ＦＴにおいては、ソース・ドレイン電極Ｓ、Ｄの半導体
接合部には、不純物、主にＰをドーピングした非単結晶
シリコンを用いることが、良好なＴＦＴの電気的接合特
性を得るために不可欠である。
【０００９】従来、このドーピングされた非単結晶シリ
コン６と電極メタルｍを連続して成膜し、電極兼信号バ
スラインあるいは冗長構成のバスラインの一部として一
括してパターニングする技術が、工程を簡略化する方法
として用いられていた。
コン６と電極メタルｍを連続して成膜し、電極兼信号バ
スラインあるいは冗長構成のバスラインの一部として一
括してパターニングする技術が、工程を簡略化する方法
として用いられていた。
【００１０】ところが、 (2)工程において、前記不純物
ドーピングされたｎ+ 型a-Si膜６をＰＣＶＤ法で成膜す
る際は、比較的低温で成膜しなければならないため、チ
ャンバー内低温部などに微小粉塵が発生しやすく、ｎ+
型a-Si膜６中に取り込まれる微小粉塵９を皆無にするこ
とは困難である。
ドーピングされたｎ+ 型a-Si膜６をＰＣＶＤ法で成膜す
る際は、比較的低温で成膜しなければならないため、チ
ャンバー内低温部などに微小粉塵が発生しやすく、ｎ+
型a-Si膜６中に取り込まれる微小粉塵９を皆無にするこ
とは困難である。
【００１１】しかも、工程(2) で不純物ドーピングした
ｎ+ 型a-Siの膜６上のTi膜ｍやフォトレジスト７が積層
されているとはいえ、微小粉塵９の部分では、膜厚が極
めて薄くなったり、時として全く被覆されていないこと
もある。また、現像液は露光部のみを選択エッチングす
るものではあるが、非露光部も全くエッチングされない
訳ではない。
ｎ+ 型a-Siの膜６上のTi膜ｍやフォトレジスト７が積層
されているとはいえ、微小粉塵９の部分では、膜厚が極
めて薄くなったり、時として全く被覆されていないこと
もある。また、現像液は露光部のみを選択エッチングす
るものではあるが、非露光部も全くエッチングされない
訳ではない。
【００１２】そのため、工程(4) に示す一括パターニン
グのためのレジストパターン７を現像する際に、フォト
レジスト７で完全にカバーされない大きさの微小粉塵９
が存在するときは、その周囲から現像液が染み込んで来
る。
グのためのレジストパターン７を現像する際に、フォト
レジスト７で完全にカバーされない大きさの微小粉塵９
が存在するときは、その周囲から現像液が染み込んで来
る。
【００１３】ｎ+ 型a-Siの膜６やその微小粉塵９、a-Si
膜４などは、ポジレジストの現像液であるアルカリに侵
され易いため、染み込んだ現像液で微小粉塵９がエッチ
ングされて大きな隙間12が発生し、フォトレジスト７の
下のｎ+ 型a-Si層６やa-Si膜４も次第にエッチングされ
る。
膜４などは、ポジレジストの現像液であるアルカリに侵
され易いため、染み込んだ現像液で微小粉塵９がエッチ
ングされて大きな隙間12が発生し、フォトレジスト７の
下のｎ+ 型a-Si層６やa-Si膜４も次第にエッチングされ
る。
【００１４】特に、 (4)工程の後に、レジストパターン
７の上から、ｎ+ 型a-Si膜６およびTi膜ｍをエッチング
して一括パターニングを行なう際に、エッチング液が微
小粉塵９の外周の隙間12から染み込んで、フォトレジス
ト７の下のメタル層ｍやｎ+型a-Si層６、さらにその下
のa-Si膜４がエッチングされ、その結果フォトレジスト
パターン７が半径数μｍないし数十μｍも欠落するとい
う問題点があった。
７の上から、ｎ+ 型a-Si膜６およびTi膜ｍをエッチング
して一括パターニングを行なう際に、エッチング液が微
小粉塵９の外周の隙間12から染み込んで、フォトレジス
ト７の下のメタル層ｍやｎ+型a-Si層６、さらにその下
のa-Si膜４がエッチングされ、その結果フォトレジスト
パターン７が半径数μｍないし数十μｍも欠落するとい
う問題点があった。
【００１５】また、微小粉塵９が完全にエッチングされ
てレジストパターン７に空洞が発生すると、BCl3＋Cl2
などのガスでドライエッチングする場合でも、下のメタ
ル層ｍやｎ+ 型a-Si膜６、a-Si膜４などがエッチングさ
れる。
てレジストパターン７に空洞が発生すると、BCl3＋Cl2
などのガスでドライエッチングする場合でも、下のメタ
ル層ｍやｎ+ 型a-Si膜６、a-Si膜４などがエッチングさ
れる。
【００１６】レジストパターンが欠落した個所は、 (5)
工程に13で示すように、メタルパターンが皆無となり、
信号バスラインDLなどのような微細パターンの部分で
は、断線などの欠陥が発生する。また、低抵抗化のため
にアルミニウム膜８を成膜する場合も、下側のパターン
が欠落したり、微小粉塵が存在したりしていると、設計
通りのパターンを形成できないことがある。
工程に13で示すように、メタルパターンが皆無となり、
信号バスラインDLなどのような微細パターンの部分で
は、断線などの欠陥が発生する。また、低抵抗化のため
にアルミニウム膜８を成膜する場合も、下側のパターン
が欠落したり、微小粉塵が存在したりしていると、設計
通りのパターンを形成できないことがある。
【００１７】本発明の技術的課題は、このような問題に
着目し、アクティブマトリクス液晶表示装置を製造する
際に、微小粉塵による断線などの欠陥を未然に防止する
ことにある。
着目し、アクティブマトリクス液晶表示装置を製造する
際に、微小粉塵による断線などの欠陥を未然に防止する
ことにある。
【００１８】
【課題を解決するための手段】図１は本発明によるアク
ティブマトリクス液晶表示装置の製造方法の基本原理を
説明するフローチャートである。ＴＦＴが逆スタガー型
のアクティブマトリクス液晶表示装置は、透明絶縁基板
上に非単結晶シリコンを半導体活性層とする逆スタガー
型ＴＦＴを各画素に対応して配設し、ドレイン電極とゲ
ート電極をそれぞれ信号バスラインと走査バスラインに
接続し、ソース電極を画素電極に接続した構造になって
いる。
ティブマトリクス液晶表示装置の製造方法の基本原理を
説明するフローチャートである。ＴＦＴが逆スタガー型
のアクティブマトリクス液晶表示装置は、透明絶縁基板
上に非単結晶シリコンを半導体活性層とする逆スタガー
型ＴＦＴを各画素に対応して配設し、ドレイン電極とゲ
ート電極をそれぞれ信号バスラインと走査バスラインに
接続し、ソース電極を画素電極に接続した構造になって
いる。
【００１９】このようなＴＦＴおよびドレインバスライ
ンを製造する際に、請求項１の発明は、ソース・ドレイ
ン電極として、不純物ドーピングをした非単結晶シリコ
ンと金属膜を連続成膜した後、アルカリ洗浄を行なって
微小粉塵を除去してから、レジストパターンを形成して
パターニングを行なうものである。
ンを製造する際に、請求項１の発明は、ソース・ドレイ
ン電極として、不純物ドーピングをした非単結晶シリコ
ンと金属膜を連続成膜した後、アルカリ洗浄を行なって
微小粉塵を除去してから、レジストパターンを形成して
パターニングを行なうものである。
【００２０】請求項２の発明は、前記の方法を実施する
際に、金属膜を単一膜または多層膜構成とし、少なくと
も最表面をアルカリ耐性のある金属膜としたものであ
る。
際に、金属膜を単一膜または多層膜構成とし、少なくと
も最表面をアルカリ耐性のある金属膜としたものであ
る。
【００２１】請求項３の発明は、前記の金属膜の最下層
( 不純物ドーピングをした非単結晶シリコンと接する層
)を４価の金属膜としたものである。
( 不純物ドーピングをした非単結晶シリコンと接する層
)を４価の金属膜としたものである。
【００２２】請求項４の発明は、前記の金属膜がTi、M
o、Cr、Ｗ、Ni、Al、Taのいずれかを含むものである。
o、Cr、Ｗ、Ni、Al、Taのいずれかを含むものである。
【００２３】
【作用】請求項１のように、逆スタガー型のＴＦＴを搭
載したアクティブマトリクス液晶表示装置を製造する際
に、ソース・ドレイン電極として、不純物ドーピングを
した非単結晶シリコンと金属膜を連続成膜した後、フォ
トレジストを塗布する前ににアルカリ洗浄を施し、問題
となるドーピングされた非単結晶シリコン膜成膜時の微
小粉塵を除去するので、従来のように、微小粉塵が原因
となって金属膜がエッチングされたり、レジストパター
ンが剥離して、断線などのパターニング不良を来す問題
を未然に防止できる。
載したアクティブマトリクス液晶表示装置を製造する際
に、ソース・ドレイン電極として、不純物ドーピングを
した非単結晶シリコンと金属膜を連続成膜した後、フォ
トレジストを塗布する前ににアルカリ洗浄を施し、問題
となるドーピングされた非単結晶シリコン膜成膜時の微
小粉塵を除去するので、従来のように、微小粉塵が原因
となって金属膜がエッチングされたり、レジストパター
ンが剥離して、断線などのパターニング不良を来す問題
を未然に防止できる。
【００２４】請求項２のように、金属膜を単一膜または
多層膜構成とし、少なくとも最表面をアルカリ耐性のあ
る金属膜とすることにより、微小粉塵をアルカリ洗浄す
る際に、アルカリ洗浄液と接する金属膜がアルカリ洗浄
液に侵されにくいため、金属膜で完全に被覆できなかっ
た非単結晶シリコン膜の微小粉塵のみを効率的に洗浄除
去できる。
多層膜構成とし、少なくとも最表面をアルカリ耐性のあ
る金属膜とすることにより、微小粉塵をアルカリ洗浄す
る際に、アルカリ洗浄液と接する金属膜がアルカリ洗浄
液に侵されにくいため、金属膜で完全に被覆できなかっ
た非単結晶シリコン膜の微小粉塵のみを効率的に洗浄除
去できる。
【００２５】また、請求項３のように、金属膜の最下層
を、Ｔｉなどのような４価の金属膜とすることによっ
て、良好なトランジスタ特性を得ることができる。例え
ば３価のAlをｎ+ a-Si膜と連続的に形成し、アニールを
すると、ｎ+ a-Si中へのAlの拡散があり、ホールアキュ
ムレーションによる電流が流れる。
を、Ｔｉなどのような４価の金属膜とすることによっ
て、良好なトランジスタ特性を得ることができる。例え
ば３価のAlをｎ+ a-Si膜と連続的に形成し、アニールを
すると、ｎ+ a-Si中へのAlの拡散があり、ホールアキュ
ムレーションによる電流が流れる。
【００２６】請求項４のように、配線部を構成する前記
の金属膜としては、Ti、Mo、Cr、Ｗ、Ni、Al、Taなどを
用いることにより、低抵抗の配線パターンを実現でき
る。
の金属膜としては、Ti、Mo、Cr、Ｗ、Ni、Al、Taなどを
用いることにより、低抵抗の配線パターンを実現でき
る。
【００２７】
【実施例】次に本発明によるアクティブマトリクス液晶
表示装置の製造方法が実際上どのように具体化されるか
を実施例で説明する。図２は本発明方法の実施例を工程
順に示す断面図であり、ドレインバスライン側のみを示
している。
表示装置の製造方法が実際上どのように具体化されるか
を実施例で説明する。図２は本発明方法の実施例を工程
順に示す断面図であり、ドレインバスライン側のみを示
している。
【００２８】工程1. 図４(1) に示すように、透明ガラ
ス基板２上に、TiやCrをスパッタして全面に堆積させ、
ゲート電極Ｇをパターニングした後、図２(1) に示すよ
うに、SiO2やSiNxにより、約3000Å厚程度にゲート絶縁
膜３を形成すると共に、a-Siによる半導体活性層４を約
150 Å厚程度にPCVD法により連続して堆積させる。
ス基板２上に、TiやCrをスパッタして全面に堆積させ、
ゲート電極Ｇをパターニングした後、図２(1) に示すよ
うに、SiO2やSiNxにより、約3000Å厚程度にゲート絶縁
膜３を形成すると共に、a-Siによる半導体活性層４を約
150 Å厚程度にPCVD法により連続して堆積させる。
【００２９】さらに、SiNxによるチャネル保護膜５を連
続成膜すると、図２(1) の状態となるが、図４(2) のよ
うにゲート電極Ｇの上のみ絶縁膜５が残るようにパター
ニングするため、配線パターン( ドレインバスライン )
上の絶縁膜５は除去される。
続成膜すると、図２(1) の状態となるが、図４(2) のよ
うにゲート電極Ｇの上のみ絶縁膜５が残るようにパター
ニングするため、配線パターン( ドレインバスライン )
上の絶縁膜５は除去される。
【００３０】工程2. このようにして、ゲート電極Ｇの
上のみにチャネル保護膜５が残った状態で、a-Si膜４の
表面をスライトエッチングして表面酸化膜を除去した
後、図２(2) のように、不純物ドーピングされた非単結
晶シリコン（ｎ+ 型a-Si約500Å) と金属膜(Ti 約1000
Å )ｍを連続成膜する。
上のみにチャネル保護膜５が残った状態で、a-Si膜４の
表面をスライトエッチングして表面酸化膜を除去した
後、図２(2) のように、不純物ドーピングされた非単結
晶シリコン（ｎ+ 型a-Si約500Å) と金属膜(Ti 約1000
Å )ｍを連続成膜する。
【００３１】このときに、図４(2) でも示したように、
ＰＣＶＤで避け得ないｎ+ 型a-Si型の微小粉塵９が付着
するが、その上からソース電極Ｓ（ソースバスライン）
並びにドレイン電極Ｄ（ドレインバスライン）を形成す
るメタル層ｍを連続して堆積するため、図２(2) のよう
に、微小粉塵９の上には金属膜ｍが薄く、あるいは不完
全に被さった状態となる。
ＰＣＶＤで避け得ないｎ+ 型a-Si型の微小粉塵９が付着
するが、その上からソース電極Ｓ（ソースバスライン）
並びにドレイン電極Ｄ（ドレインバスライン）を形成す
るメタル層ｍを連続して堆積するため、図２(2) のよう
に、微小粉塵９の上には金属膜ｍが薄く、あるいは不完
全に被さった状態となる。
【００３２】工程3. ｎ+ 型a-Siの微小粉塵９はアルカ
リ液で溶解しやすいため、金属膜ｍの上からアルカリ洗
浄処理を行なって、ｎ+ a-Siで構成される微小粉塵９を
洗浄除去すると、図２(3) のように微小粉塵９が脱落し
た後に微小粉塵９と同じ大きさの窪み10ができる。な
お、アルカリ洗浄の際に超音波を加えると、より有効で
ある。
リ液で溶解しやすいため、金属膜ｍの上からアルカリ洗
浄処理を行なって、ｎ+ a-Siで構成される微小粉塵９を
洗浄除去すると、図２(3) のように微小粉塵９が脱落し
た後に微小粉塵９と同じ大きさの窪み10ができる。な
お、アルカリ洗浄の際に超音波を加えると、より有効で
ある。
【００３３】工程4. こうして、微小粉塵９を除去した
状態で、図２(4) のように、フォトレジストを塗布し、
露光・現像して、電極パターンと同じ形状のレジストパ
ターン７を形成する。
状態で、図２(4) のように、フォトレジストを塗布し、
露光・現像して、電極パターンと同じ形状のレジストパ
ターン７を形成する。
【００３４】工程5. このレジストパターン７をマスク
にして選択的にエッチングを行なうと、図２(5) のよう
にレジストパターン７の下側のみパターンが残る。最後
に、レジストパターン７を剥離液で除去すると、パター
ニングが完了する。
にして選択的にエッチングを行なうと、図２(5) のよう
にレジストパターン７の下側のみパターンが残る。最後
に、レジストパターン７を剥離液で除去すると、パター
ニングが完了する。
【００３５】このように本発明によれば、微小粉塵９を
アルカリ洗浄して除去するため、図２(5) のようにパタ
ーニングが完了した後に、点状パターン抜け11ができる
が、配線パターン中に、微小粉塵９と同じ大きさの点状
に金属パターンが抜けるだけであって、局部的な欠陥な
ため、断線に到ることはない。しかも、通常は低抵抗化
のために上からアルミニウム８などをパターニングする
ため、点状のパターン抜け部11はアルミニウムで埋めら
れるので、全く支障は生じない。
アルカリ洗浄して除去するため、図２(5) のようにパタ
ーニングが完了した後に、点状パターン抜け11ができる
が、配線パターン中に、微小粉塵９と同じ大きさの点状
に金属パターンが抜けるだけであって、局部的な欠陥な
ため、断線に到ることはない。しかも、通常は低抵抗化
のために上からアルミニウム８などをパターニングする
ため、点状のパターン抜け部11はアルミニウムで埋めら
れるので、全く支障は生じない。
【００３６】以上の実施例では、金属膜ｍとしてTiから
なる単一膜となっているが、２層以上で構成してもよ
い。この場合、最表面がアルカリ洗浄液で侵されるのを
防止するために、請求項２のように、少なくとも最表面
がアルカリ耐性のある金属膜であることが必要てある。
なる単一膜となっているが、２層以上で構成してもよ
い。この場合、最表面がアルカリ洗浄液で侵されるのを
防止するために、請求項２のように、少なくとも最表面
がアルカリ耐性のある金属膜であることが必要てある。
【００３７】また、前記の金属膜ｍの最下層、すなわち
不純物ドーピングをした非単結晶シリコン膜６と接する
層を４価の金属膜とすることにより、ＴＦＴとしての特
性が損なわれるのを防止できる。さらに、前記の金属膜
としては、Ti、Mo、Cr、Ｗ、Ni、Al、Taなどを適用する
ことで、配線パターンを容易に低抵抗化できる。
不純物ドーピングをした非単結晶シリコン膜６と接する
層を４価の金属膜とすることにより、ＴＦＴとしての特
性が損なわれるのを防止できる。さらに、前記の金属膜
としては、Ti、Mo、Cr、Ｗ、Ni、Al、Taなどを適用する
ことで、配線パターンを容易に低抵抗化できる。
【００３８】
【発明の効果】以上のように本発明によれば、ソース・
ドレイン電極として不純物ドーピングをした非単結晶シ
リコンと金属膜を連続成膜した後、アルカリ洗浄を行な
って微小粉塵９を除去してから、レジストパターンの上
からパターニングするため、断線の原因として避け得な
い微小粉塵９の影響を排除でき、断線欠陥を大幅に減少
させることができる。
ドレイン電極として不純物ドーピングをした非単結晶シ
リコンと金属膜を連続成膜した後、アルカリ洗浄を行な
って微小粉塵９を除去してから、レジストパターンの上
からパターニングするため、断線の原因として避け得な
い微小粉塵９の影響を排除でき、断線欠陥を大幅に減少
させることができる。
【００３９】また、請求項２のように、前記の金属膜ｍ
を単一膜または多層膜で構成し、少なくとも最表面をア
ルカリ耐性のある金属膜とすることにより、表面の金属
膜を侵すことなしに、微小粉塵９のみを除去できる。
を単一膜または多層膜で構成し、少なくとも最表面をア
ルカリ耐性のある金属膜とすることにより、表面の金属
膜を侵すことなしに、微小粉塵９のみを除去できる。
【００４０】請求項３のように、前記の金属膜の最下層
が４価の金属膜であるため、ＴＦＴとしての特性に支障
を来すこともない。請求項４のように、前記の金属膜ｍ
としては、Ti、Mo、Cr、Ｗ、Ni、Al、Taなどの各種金属
を用いることで、低抵抗の配線パターンを作製できる。
が４価の金属膜であるため、ＴＦＴとしての特性に支障
を来すこともない。請求項４のように、前記の金属膜ｍ
としては、Ti、Mo、Cr、Ｗ、Ni、Al、Taなどの各種金属
を用いることで、低抵抗の配線パターンを作製できる。
【図１】本発明によるアクティブマトリクス液晶表示装
置の製造方法の基本原理を説明するフローチャートであ
る。
置の製造方法の基本原理を説明するフローチャートであ
る。
【図２】本発明方法の実施例を工程順に示す断面図であ
る。
る。
【図３】アクティブマトリクス液晶表示装置における１
セル部を示す平面図である。
セル部を示す平面図である。
【図４】従来のアクティブマトリクス液晶表示装置の製
造方法を工程順に示す断面図である。
造方法を工程順に示す断面図である。
Tr ＴＦＴ Ｇ ゲート Ｄ ドレイン Ｓ ソース GL ゲートバスライン DL ドレインバスライン １ 画素電極 ２ 透明ガラス基板 ３ ゲート絶縁膜 ４ a-Si半導体層 ５ チャンネル保護膜 ６ 不純物ドーピングされた非単結晶シリコン膜( ｎ+
型a-Si ) ７ レジストパターン ８ アルミニウムパターン ９ ｎ+ 型a-Siの微小粉塵 10 窪み 11 金属膜上のパターン抜け 12 微小粉塵がエッチングされてできた隙間 13 金属パターンの欠落部
型a-Si ) ７ レジストパターン ８ アルミニウムパターン ９ ｎ+ 型a-Siの微小粉塵 10 窪み 11 金属膜上のパターン抜け 12 微小粉塵がエッチングされてできた隙間 13 金属パターンの欠落部
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 29/784 // Ｈ０１Ｌ 29/40 Ａ 7738−4Ｍ
Claims (4)
- 【請求項１】 透明絶縁基板上に非単結晶シリコンを半
導体活性層とする逆スタガー型薄膜トランジスタ（ＴＦ
Ｔ）を各画素に対応して配設し、ドレイン電極とゲート
電極をそれぞれ信号バスラインと走査バスラインに接続
し、ソース電極を画素電極に接続してなるアクティブマ
トリクス基板を用いた液晶表示装置を製造する際に、 ソース・ドレイン電極として、不純物ドーピングをした
非単結晶シリコンと金属膜を連続成膜した後、アルカリ
洗浄を行なって微小粉塵を除去してから、レジストパタ
ーンによるパターニングを行なう工程を含むことを特徴
とするアクティブマトリクス液晶表示装置の製造方法。 - 【請求項２】 前記の金属膜は単一膜または多層膜であ
り、少なくとも最表面がアルカリ耐性のある金属膜であ
ることを特徴とする請求項１記載のアクティブマトリク
ス液晶表示装置の製造方法。 - 【請求項３】 前記の金属膜の最下層( 不純物ドーピン
グをした非単結晶シリコンと接する層 )が４価の金属膜
であることを特徴とする請求項２記載のアクティブマト
リクス液晶表示装置の製造方法。 - 【請求項４】 前記の金属膜にTi、Mo、Cr、Ｗ、Ni、Al
またはTaを含むことを特徴とする請求項２または請求項
３記載のアクティブマトリクス液晶表示装置の製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5764292A JPH05257170A (ja) | 1992-03-16 | 1992-03-16 | アクティブマトリクス液晶表示装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5764292A JPH05257170A (ja) | 1992-03-16 | 1992-03-16 | アクティブマトリクス液晶表示装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05257170A true JPH05257170A (ja) | 1993-10-08 |
Family
ID=13061548
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5764292A Withdrawn JPH05257170A (ja) | 1992-03-16 | 1992-03-16 | アクティブマトリクス液晶表示装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05257170A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100259610B1 (ko) * | 1997-06-24 | 2000-06-15 | 구본준 | 액정표시장치 및 그 제조방법 |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5247280U (ja) * | 1975-09-30 | 1977-04-04 | ||
| JPS5412448U (ja) * | 1977-06-29 | 1979-01-26 | ||
| JPS6172212A (ja) * | 1984-09-17 | 1986-04-14 | Fujikura Ltd | 光フアイバケ−ブルおよびその製造方法 |
| JPS6246416U (ja) * | 1985-09-10 | 1987-03-20 | ||
| JPH01138516A (ja) * | 1987-11-26 | 1989-05-31 | Sumitomo Electric Ind Ltd | テープ状光ファイバ心線の製造装置 |
| JPH01257806A (ja) * | 1988-02-22 | 1989-10-13 | Sumitomo Electric Ind Ltd | 分離形光フアイバユニツト |
| JPH04137404A (ja) * | 1990-09-28 | 1992-05-12 | Furukawa Electric Co Ltd:The | 皮剥型長尺体 |
-
1992
- 1992-03-16 JP JP5764292A patent/JPH05257170A/ja not_active Withdrawn
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5247280U (ja) * | 1975-09-30 | 1977-04-04 | ||
| JPS5412448U (ja) * | 1977-06-29 | 1979-01-26 | ||
| JPS6172212A (ja) * | 1984-09-17 | 1986-04-14 | Fujikura Ltd | 光フアイバケ−ブルおよびその製造方法 |
| JPS6246416U (ja) * | 1985-09-10 | 1987-03-20 | ||
| JPH01138516A (ja) * | 1987-11-26 | 1989-05-31 | Sumitomo Electric Ind Ltd | テープ状光ファイバ心線の製造装置 |
| JPH01257806A (ja) * | 1988-02-22 | 1989-10-13 | Sumitomo Electric Ind Ltd | 分離形光フアイバユニツト |
| JPH04137404A (ja) * | 1990-09-28 | 1992-05-12 | Furukawa Electric Co Ltd:The | 皮剥型長尺体 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100259610B1 (ko) * | 1997-06-24 | 2000-06-15 | 구본준 | 액정표시장치 및 그 제조방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6927105B2 (en) | Thin film transistor array substrate and manufacturing method thereof | |
| US4960719A (en) | Method for producing amorphous silicon thin film transistor array substrate | |
| KR100223153B1 (ko) | 액티브 매트릭스 액정표시장치의 제조방법 및 액티브매트릭스액정표시장치 | |
| KR100443804B1 (ko) | 액티브 매트릭스 기판 및 표시 장치 | |
| JPH0219840A (ja) | アクティブマトリクスパネル及びその製造方法 | |
| JPH0338065A (ja) | 薄膜トランジスタアレイ | |
| JPH1010583A (ja) | アクティブマトリクス基板の製造方法、およびそのアクティブマトリクス基板 | |
| JP2002076366A (ja) | 薄膜トランジスタ、多層膜構造、薄膜トランジスタの製造方法、および多層膜構造の製造方法 | |
| US5466620A (en) | Method for fabricating a liquid crystal display device | |
| JPH05257170A (ja) | アクティブマトリクス液晶表示装置の製造方法 | |
| KR100635946B1 (ko) | 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법 | |
| KR100663288B1 (ko) | 박막 트랜지스터 액정표시장치의 제조방법 | |
| JPH09146116A (ja) | 液晶表示装置及びその製造方法 | |
| JPH06268222A (ja) | 液晶表示装置及びその製造方法 | |
| JP3424618B2 (ja) | 薄膜トランジスタアレイ基板の製造方法 | |
| JPH08262491A (ja) | 液晶表示素子およびその製造方法 | |
| JPH03105325A (ja) | アクティブマトリクス表示装置 | |
| KR100242946B1 (ko) | 박막트랜지스터 및 그 제조방법 | |
| US5523187A (en) | Method for the fabrication of liquid crystal display device | |
| JP3930965B2 (ja) | Ｔｆｔアレイ基板及びその製造方法 | |
| JPH0627981B2 (ja) | アクテイブマトリツクス型表示装置用表示電極アレイとその製造方法 | |
| KR100193650B1 (ko) | 액정 표시 소자의 박막 트랜지스터 제조방법 | |
| JP3047859B2 (ja) | アクティブマトリクス型液晶表示装置およびその製造方法 | |
| JPH07239481A (ja) | アクティブマトリクス基板およびその製造方法 | |
| JPH09160069A (ja) | 薄膜トランジスタアレイ基板の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990518 |