JPH05250233A - 性能分析データ採取システム - Google Patents
性能分析データ採取システムInfo
- Publication number
- JPH05250233A JPH05250233A JP4085024A JP8502492A JPH05250233A JP H05250233 A JPH05250233 A JP H05250233A JP 4085024 A JP4085024 A JP 4085024A JP 8502492 A JP8502492 A JP 8502492A JP H05250233 A JPH05250233 A JP H05250233A
- Authority
- JP
- Japan
- Prior art keywords
- address
- instruction
- cpu
- storage device
- executed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】
【目的】 低速の記憶装置の使用および長時間連続した
命令番地の採取。 【構成】 １秒毎にインターバルタイマ３より割り込み
信号を発生させる。この割り込み信号を契機として、番
地採取機構２を使用しＣＰＵ１が実行中の命令の番地を
サンプリングして、命令番地レジスタ４に格納する。そ
して、この命令番地レジスタ４に格納された命令番地
を、番地格納機構５を使用し、記憶装置６に格納する。
命令番地の採取。 【構成】 １秒毎にインターバルタイマ３より割り込み
信号を発生させる。この割り込み信号を契機として、番
地採取機構２を使用しＣＰＵ１が実行中の命令の番地を
サンプリングして、命令番地レジスタ４に格納する。そ
して、この命令番地レジスタ４に格納された命令番地
を、番地格納機構５を使用し、記憶装置６に格納する。
Description
【０００１】
【産業上の利用分野】この発明は、電子計算機によりデ
ータ処理を行う際の性能分析に関し、特に手続き毎のＣ
ＰＵ使用率の分析に用いて好適な性能分析データ採取シ
ステムに関するものである。
ータ処理を行う際の性能分析に関し、特に手続き毎のＣ
ＰＵ使用率の分析に用いて好適な性能分析データ採取シ
ステムに関するものである。
【０００２】
【従来の技術】現在、手続き毎のＣＰＵ使用率を擬似的
に得る方法として、単位時間当たりにその手続きが実行
した命令の数を使用する方法が採用されている。この方
法においては、従来、命令の数を得るために、ＣＰＵが
実行した全命令番地を記憶装置に格納するものとしてい
る。
に得る方法として、単位時間当たりにその手続きが実行
した命令の数を使用する方法が採用されている。この方
法においては、従来、命令の数を得るために、ＣＰＵが
実行した全命令番地を記憶装置に格納するものとしてい
る。
【０００３】
【発明が解決しようとする課題】しかしながら、ＣＰＵ
が実行した全命令番地を記憶装置に格納する従来方式で
は、ＣＰＵが非常に高速であるため、それに見合う高速
の記憶装置を必要としていた。また、ＣＰＵが非常に高
速であるため、単位時間当たり発生する命令番地は非常
に多く、長時間連続して採取できないという問題もあっ
た。
が実行した全命令番地を記憶装置に格納する従来方式で
は、ＣＰＵが非常に高速であるため、それに見合う高速
の記憶装置を必要としていた。また、ＣＰＵが非常に高
速であるため、単位時間当たり発生する命令番地は非常
に多く、長時間連続して採取できないという問題もあっ
た。
【０００４】
【課題を解決するための手段】本発明はこのような課題
を解決するためになされたもので、所定時間毎に割り込
み信号を発生するインターバルタイマ手段と、このイン
ターバルタイマ手段の発生する割り込み信号を契機とし
てＣＰＵが実行中の命令の番地をサンプリングし命令番
地レジスタに格納する番地採取手段と、命令番地レジス
タに格納された命令番地を記憶装置に格納する番地格納
手段とを備えたものである。
を解決するためになされたもので、所定時間毎に割り込
み信号を発生するインターバルタイマ手段と、このイン
ターバルタイマ手段の発生する割り込み信号を契機とし
てＣＰＵが実行中の命令の番地をサンプリングし命令番
地レジスタに格納する番地採取手段と、命令番地レジス
タに格納された命令番地を記憶装置に格納する番地格納
手段とを備えたものである。
【０００５】
【作用】したがってこの発明によれば、ＣＰＵが実行中
の命令の番地が所定時間毎にサンプリングされ、記憶装
置に格納される。
の命令の番地が所定時間毎にサンプリングされ、記憶装
置に格納される。
【０００６】
【実施例】以下、本発明に係る性能分析データ採取シス
テムを詳細に説明する。
テムを詳細に説明する。
【０００７】図１はこの性能分析データ採取システムの
一実施例を示すブロック図である。同図において、１は
ＣＰＵ、２は番地採取機構、３はＣＰＵ１に対して１秒
毎に割り込み信号を発生しサンプリングの契機を作るイ
ンターバルタイマ、４は主記憶装置内の特定の領域を使
用した命令レジスタ、５は番地格納機構、６は記憶装置
（本実施例においては、磁気ディスク装置を使用してい
る）、７はセマフォ、８はスタックである。
一実施例を示すブロック図である。同図において、１は
ＣＰＵ、２は番地採取機構、３はＣＰＵ１に対して１秒
毎に割り込み信号を発生しサンプリングの契機を作るイ
ンターバルタイマ、４は主記憶装置内の特定の領域を使
用した命令レジスタ、５は番地格納機構、６は記憶装置
（本実施例においては、磁気ディスク装置を使用してい
る）、７はセマフォ、８はスタックである。
【０００８】番地採取機構２は、インターバルタイマ３
の作るサンプリング契機に対応した割り込み処理ルーチ
ンとして実装されている。番地格納機構５は、番地採取
機構２とは別のタスクとして作られている。セマフォ７
は命令番地レジスタ４の有効性を管理する。
の作るサンプリング契機に対応した割り込み処理ルーチ
ンとして実装されている。番地格納機構５は、番地採取
機構２とは別のタスクとして作られている。セマフォ７
は命令番地レジスタ４の有効性を管理する。
【０００９】次に、このシステムの動作について、各部
の機能を交えながら説明する。
の機能を交えながら説明する。
【００１０】インターバルタイマ３は１秒毎にＣＰＵ１
に対し割り込み信号を発生する。ＣＰＵ１は、インター
バルタイマ３からの割り込み信号を受けて、実行中の命
令の番地をスタック８に一時的にセーブし、番地採取機
構２へ制御を移す。
に対し割り込み信号を発生する。ＣＰＵ１は、インター
バルタイマ３からの割り込み信号を受けて、実行中の命
令の番地をスタック８に一時的にセーブし、番地採取機
構２へ制御を移す。
【００１１】番地採取機構２は、スタック８にセーブさ
れた実行中の命令番地を命令番地レジスタ４にコピー
し、セマフォ７に対しＶオペレーションを実行し、割り
込み処理を終了する。
れた実行中の命令番地を命令番地レジスタ４にコピー
し、セマフォ７に対しＶオペレーションを実行し、割り
込み処理を終了する。
【００１２】一方、番地格納機構５は、セマフォ７に対
しＰオペレーションで待ち合わせを行っており、Ｖオペ
レーションによりレディ状態になると、命令番地レジス
タ４に格納されているＣＰＵ１の実行中の命令番地を記
憶装置６に格納した後、セマフォ７に対するＰオペレー
ションを実行する。
しＰオペレーションで待ち合わせを行っており、Ｖオペ
レーションによりレディ状態になると、命令番地レジス
タ４に格納されているＣＰＵ１の実行中の命令番地を記
憶装置６に格納した後、セマフォ７に対するＰオペレー
ションを実行する。
【００１３】以上の繰り返しにより、ＣＰＵ１が実行中
の命令の番地が１秒毎にサンプリングされ、記憶装置６
へ次々に格納されるものとなる。
の命令の番地が１秒毎にサンプリングされ、記憶装置６
へ次々に格納されるものとなる。
【００１４】これにより、本実施例によれば、ＣＰＵ１
に比較して低速の記憶装置６の使用が可能となり、長時
間連続して命令番地の採取を行うことができるようにな
る。
に比較して低速の記憶装置６の使用が可能となり、長時
間連続して命令番地の採取を行うことができるようにな
る。
【００１５】本実施例では、記憶装置６として磁気ディ
スク装置を用いており、磁気ディスクのＩ／Ｏ時間はせ
いぜい数十ｍｓオーダのため、サンプリング間隔を１秒
として充分に間に合う。
スク装置を用いており、磁気ディスクのＩ／Ｏ時間はせ
いぜい数十ｍｓオーダのため、サンプリング間隔を１秒
として充分に間に合う。
【００１６】また、記憶装置６の容量を考えた場合、命
令番地を４バイトとすると、１分で４×６０＝２４０バ
イト、１時間で２４０×６０＝１４４００バイト、１日
で３４５６００バイトとなる。一方、磁気ディスク装置
は数十ＭＢ〜数ＧＢオーダのため、数十日以上連続して
採取が可能である。
令番地を４バイトとすると、１分で４×６０＝２４０バ
イト、１時間で２４０×６０＝１４４００バイト、１日
で３４５６００バイトとなる。一方、磁気ディスク装置
は数十ＭＢ〜数ＧＢオーダのため、数十日以上連続して
採取が可能である。
【００１７】
【発明の効果】以上説明したことから明らかなように本
発明によれば、ＣＰＵが実行中の命令の番地が所定時間
毎にサンプリングされ記憶装置に格納されるので、サン
プリング時間をある程度大きく設定することにより、磁
気ディスク装置のようなＣＰＵに比較して低速の記憶装
置の使用が可能となり、また長時間連続して命令番地の
採取を行うことも可能となる。
発明によれば、ＣＰＵが実行中の命令の番地が所定時間
毎にサンプリングされ記憶装置に格納されるので、サン
プリング時間をある程度大きく設定することにより、磁
気ディスク装置のようなＣＰＵに比較して低速の記憶装
置の使用が可能となり、また長時間連続して命令番地の
採取を行うことも可能となる。
【図１】本発明に係る性能分析データ採取システムの一
実施例を示すブロック図。
実施例を示すブロック図。
１ ＣＰＵ ２ 番地採取機構 ３ インターバルタイマ ４ 命令レジスタ ５ 番地格納機構 ６ 記憶装置 ７ セマフォ ８ スタック
Claims (1)
- 【請求項１】 所定時間毎に割り込み信号を発生するイ
ンターバルタイマ手段と、 このインターバルタイマ手段の発生する割り込み信号を
契機としてＣＰＵが実行中の命令の番地をサンプリング
し命令番地レジスタに格納する番地採取手段と、 前記命令番地レジスタに格納された命令番地を記憶装置
に格納する番地格納手段とを備えたことを特徴とする性
能分析データ採取システム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4085024A JPH05250233A (ja) | 1992-03-09 | 1992-03-09 | 性能分析データ採取システム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4085024A JPH05250233A (ja) | 1992-03-09 | 1992-03-09 | 性能分析データ採取システム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05250233A true JPH05250233A (ja) | 1993-09-28 |
Family
ID=13847161
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4085024A Pending JPH05250233A (ja) | 1992-03-09 | 1992-03-09 | 性能分析データ採取システム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05250233A (ja) |
-
1992
- 1992-03-09 JP JP4085024A patent/JPH05250233A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0123783B1 (en) | Apparatus for compressing and buffering data | |
| EP0228242A3 (en) | Non-intrusive microprocessor performance analyzer | |
| JPH05250233A (ja) | 性能分析データ採取システム | |
| JPH02195448A (ja) | 命令トレース装置 | |
| Tenten et al. | Megachannel pulse height analyzer based on a magnetic drum with CAMAC instrumentation | |
| JPS60238948A (ja) | 計算機システムの処理時間測定装置 | |
| Johnson et al. | Disk response time measurements | |
| JPS6380344A (ja) | フアイル再配置方式 | |
| JPS54108539A (en) | Virtual memory control system of information processor | |
| JPS58223814A (ja) | シ−ケンス記録装置 | |
| JP2749129B2 (ja) | ロギングデータ記録方式 | |
| JPH1139192A (ja) | 情報制御装置 | |
| SU1198526A1 (ru) | Устройство дл выбора адреса внешней пам ти | |
| JPH02242440A (ja) | 命令トレース回路 | |
| JPH0628237A (ja) | 性能情報計測方式 | |
| JPH10260872A (ja) | 計算機システムおよび記録媒体 | |
| SU762001A1 (en) | System for reset and output of information of the state of peripheral devices of computer set | |
| JPS5733472A (en) | Memory access control system | |
| JPS6217849A (ja) | デ−タのロギング方法 | |
| SU991427A1 (ru) | Устройство дл адресации пам ти микро-ЭВМ | |
| JPH0264832A (ja) | ディスク・キャッシュ・メモリ管理装置 | |
| Zaky | A bit-slice computer for airborne, real-time applications | |
| JPS58223854A (ja) | デ−タ処理システム | |
| JPS64734B2 (ja) | ||
| JPS62191948A (ja) | デイスクキヤツシユ制御装置 |