JPH05244167A - 情報追加挿入装置 - Google Patents

情報追加挿入装置

Info

Publication number
JPH05244167A
JPH05244167A JP4251692A JP4251692A JPH05244167A JP H05244167 A JPH05244167 A JP H05244167A JP 4251692 A JP4251692 A JP 4251692A JP 4251692 A JP4251692 A JP 4251692A JP H05244167 A JPH05244167 A JP H05244167A
Authority
JP
Japan
Prior art keywords
data
information
buffer
frame
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4251692A
Other languages
English (en)
Inventor
Katsumi Nitta
克己 新田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP4251692A priority Critical patent/JPH05244167A/ja
Publication of JPH05244167A publication Critical patent/JPH05244167A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Small-Scale Networks (AREA)
  • Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)

Abstract

(57)【要約】 【目的】情報の追加挿入をデータ転送に余計な遅延を生
じさせることなく、また冗長なバッファメモリを必要と
せずに効率的に行うことを可能とする。 【構成】フレーム送受信コントローラ1からフレーム送
受信コントローラ2へて転送するフレームをバッファメ
モリ3に一旦記憶する。そしてバッファメモリ3に記憶
されたフレームをDMA4によりフレーム送受信コント
ローラ2へと転送する。このとき、バッファメモリ3か
ら所定量のデータが出力されたときに、挿入位置検出部
51がDMA4にウェイトをかけ、バッファメモリ3か
らのデータの転送を一時停止する。そしてこの状態で、
ルーチング情報設定レジスタ53がフレーム送受信コン
トローラ2へとルーチング情報を出力する。ルーチング
情報の出力が終了すると、挿入位置検出部51はDMA
4のウェイトを解除し、バッファメモリ3からのデータ
の転送を再開する。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、例えばソースルーチン
グ方式を採用したローカルエリアネットワーク(LA
N)のブリッジなどのように、送信側から受信側へ転送
されるデータ中の所定位置に所定情報(例えばルーチン
グ情報)を追加挿入する情報追加挿入装置に関する。
【0002】
【従来の技術】ソースルーチング方式にてLAN間のデ
ータ転送を行うシステムのブリッジでは、伝送されるデ
ータ中にルーチング情報の追加挿入を行う場合がある。
すなわち、ソースルーチング方式を採用するシステムに
おけるブロードキャストフレームは、例えば図3に示す
フレームフォーマットにてデータの伝送を行っており、
ブリッジではルーチング情報領域にルーチング情報(セ
グメント番号やブリッジ番号など)の追加挿入を行う。
ルーチング情報領域には、初期にはルーチングコントロ
ール情報のみが挿入されているが、ブリッジを通過する
ごとに各ブリッジにてルーチング情報が順次追加挿入さ
れ、フレームレングスが長くなる。
【0003】さて、従来のブリッジにおいては以上のよ
うにルーチング情報の追加挿入を行う場合、転送するフ
レームをバッファメモリ上に一度展開し、ルーチング情
報を挿入する位置の前あるいは後のデータをバッファメ
モリ上で移動してルーチング情報を挿入する領域をバッ
ファメモリ上に確保したのち、当該領域に所定のルーチ
ング情報を書き込む。このようにバッファメモリ上にお
いてデータの書替え処理を行う必要があった。
【0004】
【発明が解決しようとする課題】以上のように従来は、
送信側から受信側へと転送されるデータ中に情報の追加
挿入を行う場合には、バッファメモリ上においてデータ
の書替え処理を行うものとなっているため、その書替え
処理に時間を要し、データ転送に遅延を生じさせるとい
う不具合があった。またバッファメモリ上におけるデー
タの移動を行う必要があることから、冗長なバッファメ
モリが必要となる。
【0005】本発明はこのような事情を考慮してなされ
たものであり、その目的とするところは、情報の追加挿
入をデータ転送に余計な遅延を生じさせることなく、ま
た冗長なバッファメモリを必要とせずに効率的に行うこ
とができる情報追加挿入装置を提供することにある。
【0006】
【課題を解決するための手段】本発明は、送信側からの
データを記憶するための例えばバッファメモリなどのバ
ッファ手段と、このバッファ手段に例えばフレーム送受
信コントローラなどの送信側からのデータを一定量記憶
させたのち、この記憶されたデータを例えばフレーム送
受信コントローラなどの受信側へと出力させる例えばダ
イレクトメモリアクセス部(DMA)などのバッファ制
御手段と、このバッファ制御手段により前記バッファ手
段から所定量のデータが出力されたときに前記バッファ
制御手段の制御による前記バッファ手段からのデータの
出力を停止して、例えばルーチング情報などの所定情報
を例えばフレーム送受信コントローラなどの受信側へと
出力するとともに、前記所定情報の出力終了後に前記バ
ッファ制御手段の制御による前記バッファからのデータ
の出力を再開させる情報挿入手段とを具備した。
【0007】
【作用】このような手段を講じたことにより、送信側か
らのデータは一定量ごとにバッファ手段に記憶されたの
ち、バッファ制御手段により受信側へと出力される。こ
のとき、前記バッファ手段から所定量のデータが出力さ
れたときに前記バッファ手段からのデータの出力が停止
され、所定情報が受信側へと出力されるとともに、前記
所定情報の出力終了後に前記バッファからのデータの出
力が再開される。従って、送信側から受信側へと転送さ
れるデータ中に所定情報が挿入される。
【0008】
【実施例】以下、図面を参照して本発明の一実施例につ
き説明する。図1は本実施例に係る情報追加挿入装置を
適用して構成されたブリッジの要部構成を示すブロック
図である。このブリッジは、フレーム送受信コントロー
ラ1とフレーム送受信コントローラ2とがバッファメモ
リ3を介して接続されている。フレーム送受信コントロ
ーラ1およびフレーム送受信コントローラ2はそれぞれ
図示しないLANに接続され、両LAN間を転送すべき
データ(図3に示したフレームフォーマットに従ってフ
レーム化されており、フレーム単位で送受を行う)の送
受を互いに行う。なおここでは、フレーム送受信コント
ローラ1からフレーム送受信コントローラ2へとフレー
ムの転送を行うための構成のみを示す。
【0009】バッファメモリ3に格納されたフレームの
フレーム送受信コントローラ2への転送は、ダイレクト
メモリアクセス部(以下、DMAと称する)4により制
御される。
【0010】5は、ルーチング情報の追加挿入を行う追
加挿入部である。この追加挿入部5は、挿入位置検出部
51、イネーブル信号発生部52、ルーチング情報設定
レジスタ53および挿入機能活性化レジスタ54より構
成されている。6は、本情報追加挿入装置を総括的に制
御するCPUである。
【0011】次に以上のように構成されたブリッジの動
作を説明する。まずフレーム送受信コントローラ1はフ
レーム送受信コントローラ2側へと転送すべきフレーム
がある場合、当該フレームをバッファメモリ3へと書き
込む。そして1フレームの書き込みが終了すると、DM
A4がバッファメモリ4に格納されたフレームをフレー
ム送受信コントローラ2へと転送する。
【0012】さて転送されるフレームがブロードキャス
トフレームである場合、CPU6はバッファメモリ3に
格納されたフレームを確認し、フレームの先頭から何ワ
ード目にルーチング情報を追加挿入するかを判断する。
CPU6はこの値を、挿入位置情報として追加挿入部5
の挿入位置検出部51に通知する。またCPU6は、追
加挿入部5の挿入機能活性化レジスタ54に、ルーチン
グ情報の追加挿入機能の活性化を示す情報を設定する。
具体的には、当該ブリッジに設定されたルーチング情報
がRD2であり、バッファメモリ3に格納されたフレー
ムが図3(a)に示す状態であったとすると、CPU6
は挿入位置を3ワード目と判断し、位置設定レジスタ5
1に「3」を設定する。また挿入機能活性化レジスタ5
5に追加挿入機能の活性化を示す「1」を設定する。
【0013】またCPU6は、以後においてフレーム中
にルーチング情報RD2を追加挿入することによりフレ
ームレングスが長くなることを見越し、バッファメモリ
3上においてフレーム内のレングス情報を更新する。
【0014】そしてDMA4によりバッファメモリ3か
らフレーム送受信コントローラ2へのフレームの転送が
なされているとき、追加挿入部5では挿入機能活性化レ
ジスタ54に「1」が設定されていれば、フレーム送受
信コントローラ2へと転送されたデータ量を挿入位置検
出部51がカウントしている。そして挿入位置検出部5
1は、挿入位置情報にてCPU6から通知された量のデ
ータ(ここでは3ワード)をカウントすると、ウェイト
信号、検出信号およびライト信号を出力する。挿入位置
検出部51が出力するウェイト信号はDMA4に供給さ
れており、DMA4はウェイト信号が与えられるとフレ
ームの転送を一時停止する。
【0015】一方、挿入位置検出部51が出力する検出
信号はイネーブル信号発生部52に供給されており、イ
ネーブル信号発生部52は検出信号が与えられるとイネ
ーブル信号の出力を開始する。このイネーブル信号はル
ーチング情報設定レジスタ53へと供給される。ルーチ
ング情報設定レジスタ53は、当該ブリッジに設定され
たルーチング情報RD2が設定されており、イネーブル
信号が供給されている期間にこのルーチング情報を送出
する。このとき、バッファメモリ3からのフレーム転送
は前述のように一時停止状態にあり、またフレーム送受
信コントローラ2には挿入位置検出部51が出力するラ
イト信号が供給されているので、ルーチング情報設定レ
ジスタ53から送出されたルーチング情報がフレーム送
受信コントローラ2へと書き込まれる。
【0016】さてイネーブル信号発生部52には、ルー
チング情報設定レジスタ53に設定されたルーチング情
報RD2のサイズ(ここでは1ワード)が設定されてお
り、イネーブル信号の出力開始時点から上記サイズのデ
ータ転送期間が経過すると、イネーブル信号の出力を停
止する。かくしてルーチング情報設定レジスタ53から
ルーチング情報RD2が1度送出されるとイネーブル信
号が停止し、ルーチング情報の送出も停止する。従っ
て、ルーチング情報RD2の送出状況は、図2(c)に
示す状態となる。
【0017】またイネーブル信号発生部52はイネーブ
ル信号の出力を停止するのと同時に、挿入位置検出部5
1に対して終了通知を行う。挿入位置検出部51は終了
通知を受けると、ウェイト信号およびライト信号の出力
を停止する。かくしてDMA4は、フレームの転送の一
時停止が解除され、バッファメモリ3からフレーム送受
信コントローラ2へのフレームの転送を再開する。従っ
てバッファメモリ3からのフレームの転送状況は図2
(b)に示すようになり、フレーム送受信コントローラ
2に書き込まれるフレームは図2(d)に示す状態とな
る。
【0018】かくして本実施例によれば、バッファメモ
リ3上においてデータの書替え処理を行うことなしにル
ーチング情報RD2の追加挿入が行える。従って、余計
な遅延を生じさせることなく効率的にフレームの転送が
行われる。またバッファメモリ3にデータの移動のため
の領域を設けておく必要がないから、バッファメモリ3
は従来に比べて容量の小さいものとすることができる。
【0019】なお本発明は上記実施例に限定されるもの
ではない。例えば上記実施例では、本発明の情報追加挿
入装置をブリッジに適用し、ルーチング情報の追加挿入
を行うものとして説明しているが、本発明の情報追加挿
入装置にて追加挿入する情報はルーチング情報には限ら
ずに他の情報であっても良く、従って本発明の情報追加
挿入装置が適用されるのはブリッジには限定されない。
このほか本発明の要旨を逸脱しない範囲で種々の変形実
施が可能である。
【0020】
【発明の効果】本発明によれば、送信側からのデータを
記憶するための例えばバッファメモリなどのバッファ手
段と、このバッファ手段に例えばフレーム送受信コント
ローラなどの送信側からのデータを一定量記憶させたの
ち、この記憶されたデータを例えばフレーム送受信コン
トローラなどの受信側へと出力させる例えばダイレクト
メモリアクセス部(DMA)などのバッファ制御手段
と、このバッファ制御手段により前記バッファ手段から
所定量のデータが出力されたときに前記バッファ制御手
段の制御による前記バッファ手段からのデータの出力を
停止して、例えばルーチング情報などの所定情報を例え
ばフレーム送受信コントローラなどの受信側へと出力す
るとともに、前記所定情報の出力終了後に前記バッファ
制御手段の制御による前記バッファからのデータの出力
を再開させる情報挿入手段とを具備したので、バッファ
手段にてデータの書替え処理を行うことなく情報の追加
挿入を行うことができ、情報の追加挿入をデータ転送に
余計な遅延を生じさせることなく、また冗長なバッファ
メモリを必要とせずに効率的に行うことができる情報追
加挿入装置となる。
【図面の簡単な説明】
【図1】 本発明の一実施例に係る情報追加挿入装置を
適用して構成されたブリッジの構成を示す機能ブロック
図。
【図2】 図1中の各部が出力するデータの状態を示す
図。
【図3】 ソースルーチング方式を採用するシステムに
おけるブロードキャストフレームのフレームフォーマッ
トの一例を示す図。
【符号の説明】
1,2…フレーム送受信コントローラ、3…バッファメ
モリ、4…ダイレクトメモリアクセス部(DMA)、5
…追加挿入部、51…挿入位置検出部、52…イネーブ
ル信号発生部、53…ルーチング情報設定レジスタ、5
4…挿入機能活性化レジスタ、6…CPU。

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】 送信側から受信側へ転送されるデータ中
    の所定位置に所定情報を追加挿入する情報追加挿入装置
    において、 送信側からのデータを記憶するためのバッファ手段と、 このバッファ手段に送信側からのデータを一定量記憶さ
    せたのち、この記憶されたデータを受信側へと出力させ
    るバッファ制御手段と、 このバッファ制御手段により前記バッファ手段から所定
    量のデータが出力されたときに前記バッファ制御手段の
    制御による前記バッファ手段からのデータの出力を停止
    して前記所定情報を受信側へと出力するとともに、前記
    所定情報の出力終了後に前記バッファ制御手段の制御に
    よる前記バッファからのデータの出力を再開させる情報
    挿入手段とを具備したことを特徴とする情報追加挿入装
    置。
JP4251692A 1992-02-28 1992-02-28 情報追加挿入装置 Pending JPH05244167A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4251692A JPH05244167A (ja) 1992-02-28 1992-02-28 情報追加挿入装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4251692A JPH05244167A (ja) 1992-02-28 1992-02-28 情報追加挿入装置

Publications (1)

Publication Number Publication Date
JPH05244167A true JPH05244167A (ja) 1993-09-21

Family

ID=12638241

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4251692A Pending JPH05244167A (ja) 1992-02-28 1992-02-28 情報追加挿入装置

Country Status (1)

Country Link
JP (1) JPH05244167A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008105494A1 (ja) 2007-02-28 2008-09-04 Nec Corporation Dma転送装置及び方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008105494A1 (ja) 2007-02-28 2008-09-04 Nec Corporation Dma転送装置及び方法
US9367496B2 (en) 2007-02-28 2016-06-14 Nec Corporation DMA transfer device and method

Similar Documents

Publication Publication Date Title
US20070297433A1 (en) Method and apparatus for double buffering
JPH01277928A (ja) 印刷装置
JPH07129468A (ja) 主記憶制御装置
JPH05244167A (ja) 情報追加挿入装置
JPH06301644A (ja) データ転送方法
JP2570847B2 (ja) データ転送方式
JPH11242506A (ja) プログラマブルコントローラ
JP3797049B2 (ja) 制御ノード間通信装置
JP4738756B2 (ja) 情報処理装置
JP2565301B2 (ja) メモリコピー回路
JP3388852B2 (ja) 多重伝送装置
JP2944193B2 (ja) データ受信装置
JPH05227223A (ja) データ転送システム
JP2595808B2 (ja) 分散処理用メモリ装置
JPH10116245A (ja) Dma制御装置
JP3594952B2 (ja) 中央システムの操作を実行するための中央システムと衛星システムとの間のリンク
JPH09218864A (ja) データ中継システム
JPS6019023B2 (ja) デ−タ処理装置
JPH05173936A (ja) データ転送処理装置
JPS6294042A (ja) 通信制御装置
JPS5972533A (ja) ダイレクトメモリアクセス方式
JPH09288639A (ja) 情報処理装置
JP2000231518A (ja) リモートファイル制御装置
JPH01188135A (ja) 同報通信制御方式
JPS6043549B2 (ja) デ−タ転送制御方式