JPH05243728A - Manufacture of circuit board - Google Patents
Manufacture of circuit boardInfo
- Publication number
- JPH05243728A JPH05243728A JP33992992A JP33992992A JPH05243728A JP H05243728 A JPH05243728 A JP H05243728A JP 33992992 A JP33992992 A JP 33992992A JP 33992992 A JP33992992 A JP 33992992A JP H05243728 A JPH05243728 A JP H05243728A
- Authority
- JP
- Japan
- Prior art keywords
- hole
- circuit board
- insulating substrate
- conductive layer
- conductive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Manufacturing Of Printed Circuit Boards (AREA)
- Manufacturing Of Printed Wiring (AREA)
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明は、スルーホールにより絶
縁基板の両面に形成された配線パターンが電気的に接続
された回路基板の新規な製造方法に関する。詳しくは、
該スルーホールの信頼性が高く、且つ高密度の配線パタ
ーンを形成することが可能な回路基板の製造方法であ
る。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a novel method for manufacturing a circuit board in which wiring patterns formed on both surfaces of an insulating board are electrically connected by through holes. For more information,
It is a method of manufacturing a circuit board in which the through holes have high reliability and a high-density wiring pattern can be formed.
【０００２】[0002]
【従来の技術】従来、スルーホールを有する回路基板
は、両面に導電層を有する絶縁基板にドリリングにより
貫通孔を形成し、該貫通孔の内壁に化学鍍金・電気鍍金
を施して導電層を形成した後、該絶縁基板の両面の導電
層をエッチングして配線パターンを形成することによっ
て製造するのが一般的である。ところが、上記の方法で
形成されたスルーホールは、ホットオイル試験などに代
表される熱履歴が与えられた場合、該スルーホール内部
で断線が起こり易く、信頼性の面で劣るという欠点があ
った。上記信頼性を改良するため、スルーホールを含む
配線パターンを形成した後、該スルーホールに銀ペース
トを充填する方法が提案されている。2. Description of the Related Art Conventionally, a circuit board having a through hole has a through hole formed in an insulating substrate having conductive layers on both sides by drilling, and the inner wall of the through hole is chemically plated or electroplated to form a conductive layer. After that, the conductive layers on both surfaces of the insulating substrate are generally etched to form a wiring pattern. However, the through hole formed by the above method has a drawback that when a thermal history represented by a hot oil test or the like is given, disconnection is likely to occur inside the through hole, resulting in poor reliability. .. In order to improve the reliability, there has been proposed a method of forming a wiring pattern including a through hole and then filling the through hole with silver paste.
【０００３】[0003]
【発明が解決しようとする問題点】しかしながら、上記
した方法では、メッキによるスルーホールの形成及び配
線パターンの形成後、銀ペーストの充填を行うため、銀
ペーストのスルーホール周囲へのはみ出しを避けること
ができず、一般には、該銀ペーストを充填する前に行う
配線パターンの形成を、該スルーホール周辺に余裕を持
たせて行う必要があった。そのため、かかる方法におい
ては、得られる回路基板の配線密度を上げることができ
いという欠点があった。また、銀ペーストは、硬化後、
基板表面上から突出してしまうため、絶縁樹脂によるオ
ーバーコート層の厚みが不均一となったり、電子部品を
実装する際に障害となったりする欠点をも有していた。However, in the above-mentioned method, since the silver paste is filled after forming the through hole and the wiring pattern by plating, it is necessary to prevent the silver paste from squeezing out around the through hole. However, it is generally necessary to form the wiring pattern before filling the silver paste with a margin around the through hole. Therefore, this method has a drawback that the wiring density of the obtained circuit board cannot be increased. Also, the silver paste is
Since it protrudes from the surface of the substrate, it also has drawbacks that the thickness of the overcoat layer made of an insulating resin becomes uneven, and it becomes an obstacle when mounting electronic components.
【０００４】[0004]
【問題点を解決するための手段】本発明者らは、上記の
問題を解決すべく鋭意研究を重ねた。その結果、貫通孔
の内壁に導電層を設けて形成されたスルーホールによっ
て電気的に接続された、配線パターンが形成されていな
い導電層を両面に有する絶縁性基板のスルーホールに硬
化性導電ペーストを充填、硬化させ、次いで、基板表面
上から突出した硬化性導電ペースト硬化体を研削して、
該硬化体と導電層とによって構成される面を平滑化し、
該平滑化された面上に配線パターンを形成することによ
って、導電ペーストの充填によるスルーホールの信頼性
の向上を図ることができると共に、配線密度が向上した
回路基板を簡便に製造し得ることを見い出し、本発明を
完成するに至った。[Means for Solving the Problems] The present inventors have conducted extensive studies to solve the above problems. As a result, the curable conductive paste is applied to the through hole of the insulating substrate which has the conductive layer on both sides, which is electrically connected by the through hole formed by providing the conductive layer on the inner wall of the through hole. Is filled and cured, and then the curable conductive paste cured body protruding from the surface of the substrate is ground,
Smoothing the surface formed by the cured body and the conductive layer,
By forming a wiring pattern on the smoothed surface, it is possible to improve the reliability of the through holes by filling the conductive paste and to easily manufacture a circuit board having an improved wiring density. They have found the present invention and completed the present invention.
【０００５】即ち本発明は、貫通孔の内壁に導電層（以
下、スルーホール用導電層ともいう）を設けて構成され
たスルーホールによって電気的に接続された導電層（以
下、パターン用導電層ともいう）を両面に有する絶縁性
基板のスルーホールに硬化性導電ペーストを充填して硬
化した後、該絶縁基板表面に形成された導電層と硬化性
導電ペーストの硬化体によって構成される面を平滑に研
削し、次いで、配線パターンを形成することを特徴とす
る回路基板の製造方法である。That is, according to the present invention, a conductive layer (hereinafter, referred to as a pattern conductive layer) electrically connected by a through hole formed by providing a conductive layer (hereinafter also referred to as a through hole conductive layer) on the inner wall of the through hole. (Also referred to as)) on both sides of the insulating substrate is filled with a curable conductive paste and cured, and then a surface formed by a conductive layer formed on the surface of the insulating substrate and a cured body of the curable conductive paste is formed. It is a method of manufacturing a circuit board, which comprises smoothly grinding and then forming a wiring pattern.
【０００６】本発明において、絶縁基板は特に制限され
ず、公知の材質、構造を有するものが制限無く使用され
る。代表的なものを例示すれば、紙基材−フェノール樹
脂積層基板、紙基材−エポキシ樹脂積層基板、紙基材−
ポリエステル樹脂積層基板、ガラス基材−エポキシ樹脂
積層基板、紙基材−テフロン樹脂積層基板、ガラス基材
−ポリイミド樹脂積層基板、ガラス基材−ＢＴ（ビスマ
レイミド−トリアジン）レジン樹脂積層基板、コンポジ
ット樹脂基板等の合成樹脂基板や、ポリイミド樹脂、ポ
リエステル樹脂等のフレキシブル基板や、アルミニウ
ム、鉄、ステンレス等の金属をエポキシ樹脂等で覆って
絶縁処理した金属系絶縁基板、セラミックス基板等が挙
げられる。In the present invention, the insulating substrate is not particularly limited, and those having known materials and structures can be used without limitation. Typical examples are paper base material-phenolic resin laminated board, paper base material-epoxy resin laminated board, paper base material-
Polyester resin laminated substrate, glass substrate-epoxy resin laminated substrate, paper substrate-Teflon resin laminated substrate, glass substrate-polyimide resin laminated substrate, glass substrate-BT (bismaleimide-triazine) resin resin laminated substrate, composite resin Examples thereof include a synthetic resin substrate such as a substrate, a flexible substrate such as a polyimide resin and a polyester resin, a metal-based insulating substrate obtained by insulating a metal such as aluminum, iron, and stainless with an epoxy resin or the like, a ceramic substrate, and the like.
【０００７】本発明において、上記の絶縁基板は両面に
パターン用導電層を有する。このパターン用導電層の材
質及び形成方法は、公知の方法が特に制限なく採用され
る。代表的な材質を例示すれば、銅、ニッケル等が挙げ
られる。また、形成方法は、上記材質の金属箔の張付
け、鍍金等による方法が一般的である。In the present invention, the above-mentioned insulating substrate has pattern conductive layers on both sides. As the material and forming method of the pattern conductive layer, a known method is adopted without particular limitation. Examples of typical materials include copper and nickel. Further, as a forming method, a method in which a metal foil of the above-mentioned material is attached, plating or the like is generally used.
【０００８】また、上記パターン用導電層の厚みについ
ても特に制限されないが、一般には、５〜７０μｍが適
当である。The thickness of the pattern conductive layer is not particularly limited, but generally 5 to 70 μm is suitable.
【０００９】本発明において、パターン用導電層を電気
的に接続するために、絶縁基板の内壁にスルーホール用
導電層を形成してスルーホールが設けられる。該スルー
ホール用導電層の材質及びその形成方法は、特に制限さ
れない。一般に、材質は、パターン用導電層と同様のも
のが使用される。また、形成方法として代表的なものを
例示すれば、鍍金による方法が挙げられる。上記鍍金
は、スルーホール内壁を無電解鍍金した後、電気鍍金を
行う方法が好ましい。また、該内壁に形成される導電層
の厚みについても特に制限されないが、一般には、５〜
３０μｍが適当である。In the present invention, in order to electrically connect the pattern conductive layer, the through hole conductive layer is formed on the inner wall of the insulating substrate to form the through hole. The material of the through-hole conductive layer and the method for forming the same are not particularly limited. Generally, the same material as the pattern conductive layer is used. Further, as a typical example of the forming method, there is a plating method. The plating is preferably performed by electroless plating the inner wall of the through hole and then electroplating. Further, the thickness of the conductive layer formed on the inner wall is not particularly limited, but generally 5 to
30 μm is suitable.
【００１０】また、上記スルーホールの径は、特に制限
されるのものではなく、任意に設定することができる。
一般に、硬化性導電ペーストを充填することが可能な程
度の孔径以上、通常０．２ｍｍ以上、好ましくは、０．
３〜２ｍｍとなるように調節すればよい。The diameter of the through hole is not particularly limited and can be set arbitrarily.
Generally, the hole diameter is not less than a level capable of being filled with the curable conductive paste, usually 0.2 mm or more, and preferably 0.
It may be adjusted to be 3 to 2 mm.
【００１１】本発明において、パターン用導電層に配線
パターンを形成する前に、上記スルーホールに硬化性導
電ペーストを充填して硬化させる。該硬化性導電ペース
トとしては、金、銀、銅、ニッケル、鉛、カーボン等の
導電材料とエポキシ樹脂、フェノール樹脂等の架橋性の
熱硬化性樹脂とを、必要により有機溶剤と共に混合した
ものが使用され、一般には、上記組成を有する公知の硬
化性導電ペーストより選択して使用することができる。
これらの硬化性導電ペーストは、エッチング液により実
質的に溶解されない硬化体を与えるものが好適に使用さ
れる。In the present invention, before forming a wiring pattern on the pattern conductive layer, a curable conductive paste is filled in the through holes and cured. The curable conductive paste is a mixture of a conductive material such as gold, silver, copper, nickel, lead or carbon and a crosslinkable thermosetting resin such as an epoxy resin or a phenol resin, if necessary, together with an organic solvent. It is used, and in general, it can be selected and used from known curable conductive pastes having the above composition.
As these curable conductive pastes, those which give a cured product that is not substantially dissolved by an etching solution are preferably used.
【００１２】また、上記硬化性導電ペーストは、スルー
ホール抵抗をより低減させるために、硬化後の電気抵抗
が、１×１０-2Ω・ｃｍ以下となるように、導電材料の
選択、及び使用量を調節することが好ましい。通常、熱
硬化性樹脂１００容量部に対して、導電材料が１００〜
２５００容量部となる範囲より選択される。尚、上記導
電材料の容量は、ＪＩＳ Ｋ ２５０４に基づいて測定
された見かけ密度の値を基準に算出したものである。Further, in order to further reduce the through-hole resistance, the above-mentioned curable conductive paste is selected and used as a conductive material so that the electric resistance after curing is 1 × 10 −2 Ω · cm or less. It is preferable to adjust the amount. Usually, the conductive material is 100 to 100 parts by volume of the thermosetting resin.
It is selected from the range of 2500 volume parts. The capacity of the conductive material is calculated based on the value of the apparent density measured according to JIS K2504.
【００１３】上記硬化性導電ペーストによる絶縁基板の
スルーホールへの充填は、該硬化性導電ペーストがスル
ーホールの全空間を満たし、且つ絶縁基板上の導電層の
両表面より若干、具体的には、０．１ｍｍ以上、好まし
くは、０．１〜２ｍｍ突出する程度に充填することが好
ましい。硬化性導電ペーストの代表的な充填法を例示す
れば、印刷法によって１回或いは複数回の塗布を行う方
法、絶縁基板の表裏両面側から表裏一対のスキージで圧
入する方法、ロールコーター或いはカーテンコーターに
よって充填し、余分のペーストをスキージで掻き取る方
法等の手段が好適に用いられる。The filling of the through holes of the insulating substrate with the curable conductive paste is such that the curable conductive paste fills the entire space of the through holes and is slightly, more specifically, from both surfaces of the conductive layer on the insulating substrate. , 0.1 mm or more, preferably 0.1 to 2 mm. A typical filling method of the curable conductive paste is, for example, a method of applying one or more times by a printing method, a method of press-fitting with a pair of front and back squeegees from both sides of the insulating substrate, a roll coater or a curtain coater. Means such as a method of filling with the above and scraping off the excess paste with a squeegee are preferably used.
【００１４】また、スルーホールに充填された硬化性導
電ペーストの硬化は、熱風炉、赤外線炉、遠赤外線炉、
紫外線硬化炉、電子線硬化炉等の公知の硬化方法より、
硬化性導電ペーストの硬化に適するものを適宜選んで硬
化させれば良い。尚、硬化は、かかる段階で完全に行う
ことが好ましいが、場合によっては、後の研削が可能な
程度に硬化を行い、研削後、或いは更に後の工程で完全
硬化してもよい。Further, the curable conductive paste filled in the through holes is cured by hot air oven, infrared oven, far infrared oven,
From known curing methods such as UV curing furnace and electron beam curing furnace,
What is suitable for curing the curable conductive paste may be appropriately selected and cured. Incidentally, it is preferable that the curing is completely performed at such a stage, but in some cases, the curing may be performed to such an extent that it can be ground later, and the resin may be completely cured after the grinding or in a later step.
【００１５】本発明において、硬化性導電ペーストを硬
化後、導電層及び硬化性導電ペーストの硬化体によって
構成される表面を平滑に研削することが重要である。即
ち、かかる研削により、スルーホールの周囲にはみ出し
た硬化性導電ペーストの硬化体が取り除かれるため、後
工程である配線パターンの形成において、スルーホール
のランド部を小さく、必要によっては、なくすることさ
えもできる。また、スルーホール部分とパターン用導電
層とが平滑化されるため、エッチングレジストによるパ
ターンの形成及びエッチングを精度良く行うことができ
る。従って、ファインパターンの形成を極めて有利に行
うことができる。In the present invention, it is important that after the curable conductive paste is cured, the surface formed by the conductive layer and the cured body of the curable conductive paste is ground smoothly. That is, since the hardened body of the curable conductive paste that protrudes around the through hole is removed by such grinding, the land portion of the through hole is made small in the subsequent step of forming the wiring pattern, and may be eliminated if necessary. You can even do it. Further, since the through hole portion and the pattern conductive layer are smoothed, it is possible to accurately perform pattern formation and etching using an etching resist. Therefore, the fine pattern can be formed extremely advantageously.
【００１６】本発明において、パターン用導電層及び硬
化性導電ペーストによって構成される表面を平滑に研削
する方法は、特に制限されないが、一般には、スラリー
研磨、バフ研磨、スクラブ研磨等の方法が好適である。In the present invention, the method of smoothly grinding the surface composed of the pattern conductive layer and the curable conductive paste is not particularly limited, but in general, methods such as slurry polishing, buff polishing, and scrub polishing are suitable. Is.
【００１７】本発明において、スルーホール部分を含む
導電層の平滑化された面上に、鍍金層を形成することに
より、より信頼性の高いスルーホールの形成を可能とす
ることができる。In the present invention, a more reliable through hole can be formed by forming a plating layer on the smoothed surface of the conductive layer including the through hole portion.
【００１８】上記鍍金層の形成法は、化学鍍金法或い
は、電気鍍金法で行う方法が一般的である。また、該鍍
金層の厚みは特に制限されないが、通常５０μｍ以下の
厚みで、好ましくは５μｍ〜３５μｍ程度で行うのがよ
い。該鍍金層の形成で、スルーホールの信頼性が向上
し、且つ、スルーホール上にも表面実装部品を直接半田
付けとうにより接続することが可能となり、配線板の実
装密度を極めて高くすることができる。The plating layer is generally formed by a chemical plating method or an electroplating method. The thickness of the plating layer is not particularly limited, but it is usually 50 μm or less, preferably about 5 μm to 35 μm. By forming the plating layer, the reliability of the through hole is improved, and the surface mount component can be directly connected to the through hole by soldering, and the mounting density of the wiring board can be extremely increased. it can.
【００１９】本発明において、スルーホール部分を含む
パターン用導電層の平滑化された面上には、配線パター
ンが形成される。該配線パターンの形成方法は、エッチ
ングレジストによりエッチングパターンを形成し、エッ
チングを行う方法が一般的である。ここで用いられるエ
ッチングレジストはドライフィルム、レジストインク等
が特に制限なく使用され、パターンのファイン度によっ
て適宜選択して使用すれば良い。また、エッチングレジ
ストパターンはエッチング法によってポジパターン或い
はネガパターンを適宜採用すれば良い。例えば、テンテ
ィング法に代表されるエッチング法ではポジパターン
を、半田剥離法、ＳＥＳ法に代表されるエッチング法で
はネガパターンを採用すれば良い。In the present invention, a wiring pattern is formed on the smoothed surface of the pattern conductive layer including the through hole portion. As a method of forming the wiring pattern, a method of forming an etching pattern with an etching resist and performing etching is generally used. As the etching resist used here, a dry film, a resist ink, or the like is used without particular limitation, and it may be appropriately selected and used depending on the fineness of the pattern. Further, as the etching resist pattern, a positive pattern or a negative pattern may be appropriately adopted by the etching method. For example, a positive pattern may be adopted in an etching method typified by a tenting method, and a negative pattern may be adopted in a solder peeling method and an etching method typified by an SES method.
【００２０】上記の方法で形成される配線パターンは、
スルーホールの周囲にランド部を形成してもよいし、形
成しなくてもよい。特に、ランド部を形成しない場合に
は、配線パターンの信頼性を維持したまま配線の高密度
化が可能であり好ましい。The wiring pattern formed by the above method is
The land portion may be formed around the through hole or may not be formed. In particular, when the land portion is not formed, it is possible to increase the density of the wiring while maintaining the reliability of the wiring pattern, which is preferable.
【００２１】また、上記エッチングに使用するエッチン
グ液は、塩化第二鉄エッチング液、塩化第二銅エッチン
グ液、過硫酸アンモニウムエッチング液、過硫酸ナトリ
ウムエッチング液、過硫酸カリウムエッチング液、過酸
化水素／硫酸エッチング液、硫酸アンモニウム錯イオン
を主成分とするアルカリ性エッチング液等の公知のエッ
チング液より、適宜選択すれば良い。The etching solution used for the above etching is ferric chloride etching solution, cupric chloride etching solution, ammonium persulfate etching solution, sodium persulfate etching solution, potassium persulfate etching solution, hydrogen peroxide / sulfuric acid. It may be appropriately selected from known etching solutions such as an etching solution and an alkaline etching solution containing ammonium sulfate complex ion as a main component.
【００２２】本発明の方法において、上述した方法で配
線パターンを形成した後、該配線パターン上に絶縁層を
形成し、更に第２の配線パターンを形成することによ
り、多層の回路基板を製造することが可能である。In the method of the present invention, a multilayer circuit board is manufactured by forming a wiring pattern by the method described above, forming an insulating layer on the wiring pattern, and then forming a second wiring pattern. It is possible.
【００２３】上記絶縁層の形成方法は、特に限定され
ず、公知の方法が制限なく採用される。一般にはドライ
フィルム、液状レジスト、ドライフィルム・液状レジス
ト併用等の種々の形態の硬化性絶縁樹脂を使用した方法
が採用される。上記の方法で、絶縁層の形成にドライフ
ィルムを用いると、絶縁樹脂層の厚み精度もよく、表・
裏面同時に形成できるため、より効率的に且つ高精度で
絶縁層を形成することができる。また、該絶縁層の形成
方法としては、印刷法、写真法等をファイン度によって
適宜採用すればよい。The method of forming the insulating layer is not particularly limited, and known methods can be adopted without limitation. Generally, a method using a curable insulating resin in various forms such as a dry film, a liquid resist, a combined use of a dry film and a liquid resist is adopted. When a dry film is used for forming the insulating layer by the above method, the thickness accuracy of the insulating resin layer is good,
Since the back surfaces can be formed at the same time, the insulating layer can be formed more efficiently and with high accuracy. As a method of forming the insulating layer, a printing method, a photography method, or the like may be appropriately adopted depending on the fineness.
【００２４】また、絶縁層上への第２の配線パターンの
形成方法も、特に制限されるものではないが、前記電解
メッキ及び／又は無電解メッキにより５〜３５μｍの導
電層を形成した後、前記したパターンの形成方法と同様
にして配線パターンを形成するのが一般的である。The method for forming the second wiring pattern on the insulating layer is also not particularly limited, but after forming a conductive layer of 5 to 35 μm by the above-mentioned electrolytic plating and / or electroless plating, Generally, a wiring pattern is formed in the same manner as the pattern forming method described above.
【００２５】[0025]
【効果】本発明の方法によれば、スルーホールに硬化性
導電ペーストが充填されるため、スルーホール部の信頼
性が高い回路基板が得られる。また、絶縁基板の両面に
有するパターン用導電層及び硬化性導電ペーストの硬化
体によって構成される平滑な面に、配線パターンを形成
するため、高精度な配線パターンを形成することができ
る。従って、ファインパターンの回路基板の製造におい
て極めて有用である。According to the method of the present invention, since the through holes are filled with the curable conductive paste, a circuit board having high reliability in the through holes can be obtained. In addition, since the wiring pattern is formed on the smooth surface formed by the patterned conductive layers and the cured body of the curable conductive paste on both surfaces of the insulating substrate, a highly accurate wiring pattern can be formed. Therefore, it is extremely useful in the production of fine pattern circuit boards.
【００２６】また、本発明において、絶縁基板上に形成
された配線パターン上に絶縁層を介して第２の配線パタ
ーンを形成して、高密度化された回路基板とすることも
できる。Further, in the present invention, the second wiring pattern may be formed on the wiring pattern formed on the insulating substrate via the insulating layer to obtain a high density circuit board.
【００２７】しかも、絶縁基板上に形成される配線パタ
ーンは、特にランド部を設ける必要がないため、更に配
線パターンの高密度化が可能である。In addition, since the wiring pattern formed on the insulating substrate does not need to be provided with a land portion, the wiring pattern can be further densified.
【００２８】また、特に、上記平滑化された面上に鍍金
層を形成することにより、スルーホール上に表面実装部
品が接続可能で、しかも、スルーホールと配線パターン
との電気的接続をより確実に行うことが可能である。従
って、部品実装密度が高く、配線密度の高い回路基板を
製造することが可能であり、その工業的な意義は極めて
大きい。Further, in particular, by forming the plating layer on the smoothed surface, the surface mount component can be connected on the through hole, and moreover, the electrical connection between the through hole and the wiring pattern can be made more reliable. It is possible to Therefore, it is possible to manufacture a circuit board having a high component mounting density and a high wiring density, and its industrial significance is extremely large.
【００２９】[0029]
【実施例】以下、本発明を具体的に説明するために実施
例を示すが、本発明はこれらの実施例に限定されるもの
ではない。EXAMPLES Examples will be shown below for specifically explaining the present invention, but the present invention is not limited to these examples.
【００３０】実施例１ 図１に示す工程に従って回路基板の製造を実施した。即
ち、（ａ）両面に厚さ１８μｍの導電層２を有する絶縁
基板１として、厚さ１．６ｍｍのガラス基材エポキシ樹
脂銅張り積層板を使用して、直径０．４５ｍｍ、０．８
５ｍｍの貫通孔３をドリル加工により作成した。（ｂ）
ドリル加工後、導電層２及び貫通孔３の表面を、バフ研
磨、超音波洗浄、高圧水洗の順に洗浄し、次いで触媒を
付着させて化学銅鍍金を行った後、電気銅鍍金を行って
スルーホールを形成した。スルーホール内壁の銅鍍金厚
は、合計で２５μｍとなるように調整し、その結果、ス
ルーホールの内径はそれぞれ０．４ｍｍ、０．８ｍｍと
なった。Example 1 A circuit board was manufactured according to the steps shown in FIG. That is, (a) a glass-based epoxy resin copper-clad laminate having a thickness of 1.6 mm is used as an insulating substrate 1 having a conductive layer 2 having a thickness of 18 μm on both surfaces, and a diameter of 0.45 mm, 0.8
A 5 mm through hole 3 was created by drilling. (B)
After drilling, the surfaces of the conductive layer 2 and the through holes 3 are washed in the order of buffing, ultrasonic cleaning, and high-pressure water cleaning, and then a catalyst is attached and chemical copper plating is performed, followed by electrolytic copper plating. A hole was formed. The copper plating thickness of the inner wall of the through hole was adjusted to be 25 μm in total, and as a result, the inner diameters of the through hole were 0.4 mm and 0.8 mm, respectively.
【００３１】（ｃ）該スルーホール３に硬化性導電ペー
ストとして、市販の熱硬化性銀ペースト（徳力化研
（株）社製ＰＳ−６５２）をスクリーン印刷法により充
填し、熱風乾燥炉で８０℃、４時間、１５０℃、２時間
の条件で乾燥、硬化して硬化体４を得た。（ｄ）次に３
２０番及び６００番のバフを順次使用して、硬化体４の
突出した面を研削し、該硬化体とパターン用導電層とに
よって構成された面を平滑化した。(C) A commercially available thermosetting silver paste (PS-652 manufactured by Tokuri Kaken Co., Ltd.) was filled in the through-hole 3 as a curable conductive paste by a screen printing method, and the mixture was heated to 80 in a hot air drying oven. C., 4 hours, 150.degree. C., 2 hours under the conditions of drying and curing to obtain a cured product 4. (D) Next 3
Using the # 20 and # 600 buffs, the protruding surface of the hardened body 4 was ground to smooth the surface formed by the hardened body and the pattern conductive layer.
【００３２】（ｅ）次いで平滑化された導電層表面に、
エッチングレジスト６としてドライフィルム（ハーキュ
レス（株）社製「アクアマーＣＦ」１．５ｍｉｌ）をラ
ミネートし、露光して配線パターンに対応するエッチン
グポジパターンを形成した。（ｆ）その後、塩化第２銅
エッチング液でエッチングを行い、（ｇ）エッチングレ
ジストを剥離して回路基板を得た。(E) Next, on the smoothed conductive layer surface,
A dry film (“Aquamar CF” 1.5 mil manufactured by Hercules Co., Ltd.) was laminated as the etching resist 6 and exposed to form an etching positive pattern corresponding to the wiring pattern. (F) After that, etching was performed with a cupric chloride etching solution, and (g) the etching resist was peeled off to obtain a circuit board.
【００３３】形成された回路基板のスルーホールの抵抗
値（１スルーホール当たりの平均値）は、該スルーホー
ルに表裏で接続する配線パターン間の抵抗を４端子測定
法により測定した。その結果、それぞれ、直径０．４ｍ
ｍについて２．５ｍΩ、０．８ｍｍについて２．２ｍΩ
であり、銀ペーストを充填する前のスルーホールの抵抗
値と、同等以上の良好な抵抗値を示した。The resistance value of the through hole of the formed circuit board (average value per 1 through hole) was measured by a four-terminal measuring method for resistance between wiring patterns connected to the through hole on the front and back sides. As a result, each has a diameter of 0.4 m
2.5 mΩ for m, 2.2 mΩ for 0.8 mm
The resistance value of the through hole before being filled with the silver paste was equal to or higher than that of the through hole.
【００３４】また、上記回路基板について、２０℃、２
０秒−２６０℃、５秒をシリコンオイル浴で繰り返すホ
ットオイル試験を行ったところ、繰り返し回数１０００
回後のスルーホール抵抗値の変化率はほとんど変化がな
く直径０．４ｍｍについては＋８．１％、０．８ｍｍに
ついては＋７．４％であった。Regarding the above circuit board, 20 ° C., 2
When a hot oil test was repeated by repeating 0 seconds to 260 ° C. for 5 seconds in a silicone oil bath, the number of repetitions was 1000
The rate of change in the through-hole resistance value after turning was almost unchanged, and was + 8.1% for a diameter of 0.4 mm and + 7.4% for a diameter of 0.8 mm.
【００３５】実施例２ 実施例１において、スルーホール形成後、銀ペーストの
代わりに銅ペーストを充填する以外は、同様にして回路
基板を製造した。形成されたスルーホールの抵抗値を実
施例１と同様に測定した結果、実施例１とほぼ同等な値
を示した。Example 2 A circuit board was manufactured in the same manner as in Example 1 except that after forming the through holes, a copper paste was filled instead of the silver paste. The resistance value of the formed through hole was measured in the same manner as in Example 1, and as a result, the value was almost the same as in Example 1.
【００３６】その後、２０℃、２０秒−２６０℃、５秒
をシリコンオイル浴で繰り返すホットオイル試験を行っ
たところ、繰り返し回数１０００回後のスルーホール抵
抗値の変化率はほとんど変化がなく直径０．４ｍｍにつ
いては＋８．４％、０．８ｍｍについては＋６．９％で
あった。After that, a hot oil test was repeated by repeating 20 ° C., 20 seconds-260 ° C., 5 seconds in a silicon oil bath. The rate of change in through-hole resistance value after 1000 times of repetition showed almost no change and the diameter was 0. It was + 8.4% for 0.4 mm and + 6.9% for 0.8 mm.
【００３７】実施例３ 図２に示す工程に従って回路基板の製造を実施した。即
ち、（ａ）両面に厚さ１８μｍの導電層２を有する絶縁
基板１として、厚さ１．６ｍｍのガラス基材エポキシ樹
脂銅張り積層板を使用し、直径０．４５ｍｍ、０．８５
ｍｍの貫通孔３をドリル加工により作成した。（ｂ）ド
リル加工後、導電層２及び貫通孔３の表面を、バフ研
磨、超音波洗浄、高圧水洗の順に洗浄し、次いで触媒を
付着させて化学銅鍍金を行った後、電気銅鍍金を行って
スルーホールを形成した。スルーホール内壁の銅鍍金厚
は、合計で２５μｍとなるように調整し、その結果、ス
ルーホールの内径はそれぞれ０．４ｍｍ、０．８ｍｍと
なった。Example 3 A circuit board was manufactured according to the steps shown in FIG. That is, (a) a glass-based epoxy resin copper-clad laminate having a thickness of 1.6 mm is used as the insulating substrate 1 having the conductive layer 2 having a thickness of 18 μm on both sides, and the diameter is 0.45 mm, 0.85.
The mm through hole 3 was created by drilling. (B) After drilling, the surfaces of the conductive layer 2 and the through holes 3 are washed in the order of buffing, ultrasonic cleaning, and high-pressure water cleaning, and then a catalyst is attached to the copper for chemical copper plating, followed by electrolytic copper plating. To form through holes. The copper plating thickness of the inner wall of the through hole was adjusted to be 25 μm in total, and as a result, the inner diameters of the through hole were 0.4 mm and 0.8 mm, respectively.
【００３８】（ｃ）該スルーホール３に硬化性導電ペー
スト４として、市販の熱硬化性銀ペースト（徳力化研
（株）社製ＰＳ−６５２）をスクリーン印刷法により充
填した。該銀ペーストを熱風乾燥炉で８０℃、４時間、
１５０℃、２時間の条件で乾燥、硬化して硬化体４を得
た。（ｄ）次に３２０番及び６００番のバフを順次使用
して、硬化した銀ペーストの硬化体が突出した面を研削
し、該硬化体とパターン用導電層とによって構成される
面を平滑化した。(C) As the curable conductive paste 4, a commercially available thermosetting silver paste (PS-652 manufactured by Tokurika Ken Co., Ltd.) was filled in the through hole 3 by a screen printing method. The silver paste was heated in a hot air drying oven at 80 ° C. for 4 hours,
It was dried and cured at 150 ° C. for 2 hours to obtain a cured product 4. (D) Next, using the 320th and 600th buffs in order, grind the surface from which the cured body of the cured silver paste protrudes, and smooth the surface constituted by the cured body and the pattern conductive layer. did.
【００３９】（ｅ）次いで、スルーホール部分を含む平
滑化された導電層表面に電気銅鍍金を施した。鍍金浴は
日本シェーリング（株）社製のカパラシドＧＳを使用
し、電流密度２Ａ／ｄｍ2の条件で厚み１０μｍの鍍金
層７を形成した。(E) Next, electrolytic copper plating was applied to the smoothed conductive layer surface including the through holes. As a plating bath, Kaparaside GS manufactured by Nippon Schering Co., Ltd. was used, and a plating layer 7 having a thickness of 10 μm was formed under the condition of a current density of 2 A / dm 2 .
【００４０】（ｆ）上記鍍金層７の表面に、エッチング
レジスト６としてドライフィルム（ハーキュレス（株）
社製「アクアマーＣＦ」１．５mil）をラミネートし、
露光して配線パターンに対応するエッチングポジパター
ンを形成した。(F) A dry film (Hercules Co., Ltd.) is formed as an etching resist 6 on the surface of the plating layer 7.
"Aquamar CF" (1.5 mil) manufactured by the company is laminated,
It was exposed to light to form an etching positive pattern corresponding to the wiring pattern.
【００４１】（ｇ）その後、塩化第２銅エッチング液で
エッチングを行い、（ｈ）エッチングレジストを剥離す
ることによって回路基板を得た。(G) After that, etching was performed with a cupric chloride etching solution, and (h) the etching resist was peeled off to obtain a circuit board.
【００４２】得られた回路基板のスルーホールの抵抗値
（１スルーホール当たりの平均値）は、該スルーホール
に表裏で接続する配線パターン間の抵抗を４端子測定法
により測定したものであり、それぞれ、０．４ｍｍにつ
いて２．１ｍΩ、０．８ｍｍについて１．８ｍΩであっ
た。The resistance value of the through hole of the obtained circuit board (average value per one through hole) is obtained by measuring the resistance between wiring patterns connected to the through hole on the front and back sides by a four-terminal measuring method. The values were 2.1 mΩ for 0.4 mm and 1.8 mΩ for 0.8 mm, respectively.
【００４３】また、２０℃、２０秒・２６０℃、５秒を
シリコンオイル浴で繰り返すホットオイル試験を行った
ところ、繰り返し回数１０００回後のスルーホール抵抗
値の変化率はほとんど変化がなく、直径０．４ｍｍにつ
いては＋３．３％、０．８ｍｍについては＋３．１％で
あった。Further, a hot oil test was repeated in a silicon oil bath at 20 ° C., 20 seconds, 260 ° C., and 5 seconds. As a result, the rate of change in the through-hole resistance value after 1000 times of repetition showed almost no change, and the diameter It was + 3.3% for 0.4 mm and + 3.1% for 0.8 mm.
【００４４】また、上記方法によって形成された回路基
板のスルーホール上には、図３に示すように、ソルダー
レジスト８による回路の被覆を行った後、電子部品１０
を半田９により、直接搭載することが可能であり、実装
密度の高い回路基板を得ることができる。As shown in FIG. 3, the circuit board is coated with the solder resist 8 on the through holes of the circuit board formed by the above method, and then the electronic component 10 is formed.
Can be directly mounted by the solder 9 and a circuit board having a high mounting density can be obtained.
【００４５】これに対して、従来の回路基板は、図４に
示すように、導鍍金スルーホール１１を避けて表面実装
部品を実装する必要があり、実装密度を上げることがで
きなかった。On the other hand, in the conventional circuit board, as shown in FIG. 4, it is necessary to mount the surface mount components while avoiding the plated through holes 11, and the mounting density cannot be increased.
【００４６】また、実施例３において、図５に示すよう
にスルーホールの周辺にランド部を設けることなく、回
路基板を製造した結果、実施例３で得られた回路基板と
同様の特性を有する回路基板が得られた。Further, in the third embodiment, as shown in FIG. 5, the circuit board is manufactured without providing the land portion around the through hole, and as a result, it has the same characteristics as the circuit board obtained in the third embodiment. A circuit board was obtained.
【００４７】比較例１ 実施例１において、工程（ｃ）の及び工程（ｄ）を行う
ことなく、即ち、硬化性導電ペーストの充填・硬化・研
磨を行なわない以外は実施例１と全く同様にして、配線
パターンを形成した。その後、２０℃、２０秒−２６０
℃、５秒をシリコンオイル浴で繰り返すホットオイル試
験を行ったところ、直径０．４ｍｍについては繰り返し
回数２３４回目で、直径０．８ｍｍについては繰り返し
回数５２３回目で断線が起きた。Comparative Example 1 The same as Example 1 except that steps (c) and (d) were not performed, that is, the curable conductive paste was not filled, cured and polished. To form a wiring pattern. After that, 20 ℃, 20 seconds-260
When a hot oil test was conducted in which a silicon oil bath was repeatedly used at 5 ° C. for 5 seconds, disconnection occurred at the 234th repetition for the 0.4 mm diameter and at the 523th repetition for the 0.8 mm diameter.
【図１】図１は、本発明の方法の代表的な態様を示す工
程図である。FIG. 1 is a process drawing showing a typical embodiment of the method of the present invention.
【図２】図２は、本発明の方法の代表的な態様を示す工
程図である。FIG. 2 is a process drawing showing a typical embodiment of the method of the present invention.
【図３】図３は、本発明の方法における代表的な表面実
装部品実装時の断面図である。FIG. 3 is a cross-sectional view when mounting a typical surface mount component in the method of the present invention.
【図４】図４は、従来の回路基板の表面実装部品実装時
の断面図である。FIG. 4 is a cross-sectional view of a conventional circuit board when mounting surface mount components.
【図５】図５は、本発明の方法の代表的な態様を示す工
程図である。FIG. 5 is a process drawing showing a typical embodiment of the method of the present invention.
１ 絶縁基板 ２ 導電層 ３ 貫通孔 ４ 硬化性導電ペーストの硬化体 ５ 鍍金による導電層 ６ エッチングレジスト ７ 鍍金層 ８ ソルダーレジスト ９ 半田層 １０ 表面実装部品 １１ 銅鍍金スルーホール DESCRIPTION OF SYMBOLS 1 Insulating substrate 2 Conductive layer 3 Through hole 4 Cured body of curable conductive paste 5 Conductive layer by plating 6 Etching resist 7 Plating layer 8 Solder resist 9 Solder layer 10 Surface mount component 11 Copper plating through hole
Claims (2)
スルーホールによって電気的に接続された導電層を両面
に有する絶縁性基板の該スルーホールに、硬化性導電ペ
ーストを充填して硬化した後、該絶縁基板表面に形成さ
れた導電層と硬化性導電ペーストの硬化体によって構成
される面を平滑に研削し、次いで該導電層に配線パター
ンを形成することを特徴とする回路基板の製造方法。1. A curable conductive paste is filled in the through hole of an insulating substrate having conductive layers electrically connected to each other by a through hole formed by providing a conductive layer on the inner wall of the through hole. After curing, a surface formed by a conductive layer formed on the surface of the insulating substrate and a cured body of a curable conductive paste is ground smoothly, and then a wiring pattern is formed on the conductive layer. Manufacturing method.
スルーホールによって電気的に接続された導電層を両面
に有する絶縁性基板のスルーホールに硬化性導電ペース
トを充填して硬化した後、該絶縁基板表面に形成された
導電層と硬化性導電ペーストの硬化体によって構成され
る面を平滑に研削し、次いで該平滑化された表面に鍍金
層を形成した後、配線パターンを形成することを特徴と
する回路基板の製造方法。2. A curable conductive paste is filled into a through hole of an insulating substrate having conductive layers electrically connected to each other by a through hole formed by forming a conductive layer on the inner wall of the through hole and cured. After that, the surface formed by the conductive layer formed on the surface of the insulating substrate and the cured body of the curable conductive paste is ground smoothly, and then a plating layer is formed on the smoothed surface, and then a wiring pattern is formed. A method of manufacturing a circuit board, comprising:
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34622691 | 1991-12-27 | ||
| JP3-346226 | 1991-12-27 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05243728A true JPH05243728A (en) | 1993-09-21 |
Family
ID=18381968
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP33992992A Pending JPH05243728A (en) | 1991-12-27 | 1992-12-21 | Manufacture of circuit board |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05243728A (en) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1999020090A1 (en) | 1997-10-14 | 1999-04-22 | Ibiden Co., Ltd. | Multilayer printed wiring board and its manufacturing method, and resin composition for filling through-hole |
| EP1098558A1 (en) * | 1998-06-26 | 2001-05-09 | Ibiden Co., Ltd. | Multilayer printed wiring board and production method thereof |
| JP2002353615A (en) * | 2001-05-22 | 2002-12-06 | Shin Etsu Polymer Co Ltd | Method of establishing continuity between wiring patterns on both faces of flexible printed wiring board, and flexible printed wiring board using the same |
| KR100674349B1 (en) * | 2001-09-27 | 2007-01-24 | 산에이카가쿠 가부시키가이샤 | Photo-setting and thermosetting resin composition, process for preparing plugged-through-hole printed wiring board and plugged-through-hole printed wiring board |
| JP2009010266A (en) * | 2007-06-29 | 2009-01-15 | Meiko:Kk | Printed circuit board and method of manufacturing same |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02196494A (en) * | 1989-01-25 | 1990-08-03 | Elna Co Ltd | Manufacture of printed wiring board for surface mounting |
| JPH0491489A (en) * | 1990-08-03 | 1992-03-24 | Hitachi Aic Inc | Printed wiring board |
| JPH0492496A (en) * | 1990-08-08 | 1992-03-25 | Hitachi Ltd | Manufacture of printed board and mounting method for electronic component |
| JPH04188689A (en) * | 1990-11-19 | 1992-07-07 | Toshiba Corp | Printed wiring board |
| JPH04342188A (en) * | 1991-05-17 | 1992-11-27 | Hitachi Aic Inc | Printed circuit board and manufacture thereof |
-
1992
- 1992-12-21 JP JP33992992A patent/JPH05243728A/en active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02196494A (en) * | 1989-01-25 | 1990-08-03 | Elna Co Ltd | Manufacture of printed wiring board for surface mounting |
| JPH0491489A (en) * | 1990-08-03 | 1992-03-24 | Hitachi Aic Inc | Printed wiring board |
| JPH0492496A (en) * | 1990-08-08 | 1992-03-25 | Hitachi Ltd | Manufacture of printed board and mounting method for electronic component |
| JPH04188689A (en) * | 1990-11-19 | 1992-07-07 | Toshiba Corp | Printed wiring board |
| JPH04342188A (en) * | 1991-05-17 | 1992-11-27 | Hitachi Aic Inc | Printed circuit board and manufacture thereof |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1999020090A1 (en) | 1997-10-14 | 1999-04-22 | Ibiden Co., Ltd. | Multilayer printed wiring board and its manufacturing method, and resin composition for filling through-hole |
| US6376049B1 (en) | 1997-10-14 | 2002-04-23 | Ibiden Co., Ltd. | Multilayer printed wiring board and its manufacturing method, and resin composition for filling through-hole |
| US6376052B1 (en) | 1997-10-14 | 2002-04-23 | Ibiden Co., Ltd. | Multilayer printed wiring board and its production process, resin composition for filling through-hole |
| EP2015624A2 (en) | 1997-10-14 | 2009-01-14 | Ibiden Co., Ltd. | Multilayer printed wiring board and its manufacturing method, and resin composition for filling through-hole |
| USRE40947E1 (en) | 1997-10-14 | 2009-10-27 | Ibiden Co., Ltd. | Multilayer printed wiring board and its manufacturing method, and resin composition for filling through-hole |
| EP1098558A1 (en) * | 1998-06-26 | 2001-05-09 | Ibiden Co., Ltd. | Multilayer printed wiring board and production method thereof |
| EP1098558A4 (en) * | 1998-06-26 | 2006-03-15 | Ibiden Co Ltd | Multilayer printed wiring board and production method thereof |
| JP2002353615A (en) * | 2001-05-22 | 2002-12-06 | Shin Etsu Polymer Co Ltd | Method of establishing continuity between wiring patterns on both faces of flexible printed wiring board, and flexible printed wiring board using the same |
| KR100674349B1 (en) * | 2001-09-27 | 2007-01-24 | 산에이카가쿠 가부시키가이샤 | Photo-setting and thermosetting resin composition, process for preparing plugged-through-hole printed wiring board and plugged-through-hole printed wiring board |
| JP2009010266A (en) * | 2007-06-29 | 2009-01-15 | Meiko:Kk | Printed circuit board and method of manufacturing same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4581301A (en) | Additive adhesive based process for the manufacture of printed circuit boards | |
| US5473120A (en) | Multilayer board and fabrication method thereof | |
| US5243142A (en) | Printed wiring board and process for producing the same | |
| JPH1075038A (en) | Wiring board and its manufacture method | |
| JPH06318783A (en) | Manufacturing method of multilayered circuit substrate | |
| KR900003158B1 (en) | Method for producing electric circuits an a base board | |
| JPH0512878B2 (en) | ||
| JPH05243728A (en) | Manufacture of circuit board | |
| JPH06275950A (en) | Manufacture of wiring board | |
| JPH11307687A (en) | Package board | |
| JPH05327224A (en) | Manufacture of multilayer wiring board and multi-layer wiring board manufactured by the manufacture | |
| JPH06302963A (en) | Multilayer circuit board and its manufacture | |
| JPH05226814A (en) | Manufacture of circuit board | |
| JP2953542B2 (en) | Circuit board manufacturing method | |
| JPH0573359B2 (en) | ||
| JPH0730255A (en) | Multilayer printed circuit board and its manufacturing method | |
| JPH05129781A (en) | Manufacture of multilayer circuit board | |
| JPH06232560A (en) | Multilayer circuit board and manufacture thereof | |
| JPH06260757A (en) | Manufacture of printed circuit board | |
| JPH08264955A (en) | Multilayer circuit board and manufacture thereof | |
| JPH05243727A (en) | Manufacture of circuit board | |
| JP2673825B2 (en) | Method for manufacturing multilayer circuit board | |
| JPH08316601A (en) | Circuit board and manufacturing method | |
| JPH08316602A (en) | Circuit board | |
| JPH06244549A (en) | Manufacture of circuit board |