JPH05243727A - Manufacture of circuit board - Google Patents

Manufacture of circuit board

Info

Publication number
JPH05243727A
JPH05243727A JP33691992A JP33691992A JPH05243727A JP H05243727 A JPH05243727 A JP H05243727A JP 33691992 A JP33691992 A JP 33691992A JP 33691992 A JP33691992 A JP 33691992A JP H05243727 A JPH05243727 A JP H05243727A
Authority
JP
Japan
Prior art keywords
hole
circuit board
wiring pattern
insulating substrate
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP33691992A
Other languages
Japanese (ja)
Inventor
Toshiji Shimamoto
敏次 島本
Junichi Ito
順一 伊藤
Tomoki Okamoto
朋己 岡本
Seiji Katou
誠司 賀藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokuyama Corp
Original Assignee
Tokuyama Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokuyama Corp filed Critical Tokuyama Corp
Publication of JPH05243727A publication Critical patent/JPH05243727A/en
Pending legal-status Critical Current

Links

Landscapes

  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Manufacturing Of Printed Circuit Boards (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

PURPOSE:To provide the manufacture of a circuit board, in which a circuit board being high in the reliability and durability of electric connection can be obtained by a simple method, in the manufacture of the circuit board having a through hole. CONSTITUTION:A manufacture of circuit board which comprises providing an insulating substrate 1 with a through hole 2, filling the through hole with a hardenable conductive material giving a hardening body having electrical conductivity and hardening the material, thereafter smoothly grinding a surface constituted by the insulating substrate and the hardening body 3 of the hardenable conductive material, then giving electroless plating (and electrolytic plating) to the smoothed hardening body and insulating substrate surface to form a conductive layer 4 and thereafter forming a wiring pattern through a method for performing etching, etc.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、回路基板の新規な製造
方法に関する。詳しくは、スルーホールを有する回路基
板の製造方法において、電気的接続の信頼性及び耐久性
が高い回路基板を、簡便な方法によって得ることが可能
な回路基板の製造方法である。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a novel method for manufacturing a circuit board. More specifically, it is a method of manufacturing a circuit board having a through hole, by which a circuit board having high reliability and durability of electrical connection can be obtained by a simple method.

【0002】[0002]

【従来の技術】従来、回路基板の製造において、基板の
両面に形成された回路を電気的に接続するスルーホール
の形成は、一般に、両面に銅箔を積層して形成された導
電層を有する絶縁基板に、ドリリングやパンチングによ
り貫通孔を形成し、該貫通孔に無電解メッキ・電気メッ
キを施すか、或いは銀ペーストに代表される硬化性導電
組成物を充填する方法により形成されている。ところ
が、上記の方法は、該貫通孔の周辺の導電層にバリが生
じ、後工程である配線パターンの形成において、特に、
スルーホール周辺の信頼性を低下させるという問題を有
していた。上記問題を解決するため、絶縁基板の両面に
導電層を形成することなく貫通孔を設け、スルーホール
を有する回路基板を製造する方法が提案されている。か
かる方法は、絶縁基板に形成された貫通孔に無電解メッ
キ及び電気メッキを行い絶縁基板の両面に導電層を形成
すると同時にスルーホールを形成し、該導電層に配線パ
ターンを形成する方法である。
2. Description of the Related Art Conventionally, in the manufacture of circuit boards, formation of through holes for electrically connecting circuits formed on both surfaces of the board generally has a conductive layer formed by laminating copper foils on both surfaces. The insulating substrate is formed by a method in which a through hole is formed by drilling or punching and the through hole is subjected to electroless plating / electroplating, or a curable conductive composition typified by a silver paste is filled. However, in the above method, burrs are generated in the conductive layer around the through hole, and particularly in the later step of forming a wiring pattern,
There is a problem that the reliability around the through hole is reduced. In order to solve the above problem, a method has been proposed in which a through hole is provided without forming a conductive layer on both surfaces of an insulating substrate and a circuit board having a through hole is manufactured. In this method, electroless plating and electroplating are performed on the through holes formed in the insulating substrate to form conductive layers on both surfaces of the insulating substrate, simultaneously forming through holes, and forming a wiring pattern in the conductive layers. ..

【0003】[0003]

【発明が解決しようとする問題点】しかしながら、絶縁
基板に貫通孔を設けた後、導電層及びスルーホールを形
成する方法においては、絶縁基板に形成される第1層の
導電層として形成される無電解メッキによる導電層は、
熱履歴に対する耐久性が悪いため、続く電気メッキを数
十μmという厚みで設ける必要があった。一般に、電気
メッキは、厚みの均一性が悪いため、上記基板表面への
電気メッキにより形成される導電層の厚みムラの発生を
招き、配線パターンの形成において、良好なファインパ
ターンを形成することが困難であるという問題を有する
ばかりでなく、得られた回路基板は、熱履歴に対する耐
久性の面でも未だ改善の余地があった。
However, in the method of forming the conductive layer and the through hole after forming the through hole in the insulating substrate, it is formed as the first conductive layer formed in the insulating substrate. The conductive layer by electroless plating is
Due to poor durability against heat history, it was necessary to provide subsequent electroplating with a thickness of several tens of μm. In general, since electroplating is not uniform in thickness, it causes unevenness in the thickness of a conductive layer formed by electroplating on the substrate surface, and a good fine pattern can be formed in forming a wiring pattern. In addition to having the problem of difficulty, the obtained circuit board still had room for improvement in terms of durability against heat history.

【0004】[0004]

【課題を解決するための手段】本発明者らは、絶縁基板
に貫通孔を設けた後、スルーホールを含む配線パターン
を形成する方法おける上記課題を解決すべく研究を重ね
た。その結果、スルーホールを有する絶縁基板と該絶縁
基板の表面に接触する界面の歪について、スルーホール
内では極めて大きく、基板表面における該界面の歪が小
さいという知見を得た。そして、絶縁基板の貫通孔に導
電性樹脂を充填して、確実に導通を確保すると共に、該
絶縁基板と硬化性導電物質によって構成される表面を平
滑に研削し、該平滑化された硬化性導電物質を含む絶縁
基板表面に配線パターンを形成することにより、熱履歴
に対する耐久性の優れた、信頼性の高い回路基板を得る
ことができることを見い出し、本発明を完成するに至っ
た。
Means for Solving the Problems The inventors of the present invention have conducted extensive studies to solve the above problems in a method of forming a wiring pattern including a through hole after forming a through hole in an insulating substrate. As a result, it has been found that the strain of the interface that contacts the surface of the insulating substrate having the through hole is extremely large in the through hole and the strain of the interface on the surface of the substrate is small. Then, the through hole of the insulating substrate is filled with a conductive resin to ensure the conduction, and the surface composed of the insulating substrate and the curable conductive material is ground smoothly to obtain the smoothed curable material. It has been found that by forming a wiring pattern on the surface of an insulating substrate containing a conductive substance, it is possible to obtain a highly reliable circuit board having excellent durability against heat history, and completed the present invention.

【0005】即ち、本発明は、絶縁基板にスルーホール
用の貫通孔を設け、該貫通孔に導電性を有する硬化体を
与える硬化性導電物質を充填して硬化させた後、該導電
層及び硬化性導電物質の硬化体によって構成される表面
を平滑に研削し、次いで該平滑化された面に配線パター
ンを形成することを特徴とする回路基板の製造方法であ
る。
That is, according to the present invention, a through hole for a through hole is provided in an insulating substrate, and a curable conductive substance which gives a cured product having conductivity is filled in the through hole and cured, and then the conductive layer and A method for manufacturing a circuit board is characterized in that a surface formed by a cured body of a curable conductive material is ground smoothly and then a wiring pattern is formed on the smoothed surface.

【0006】本発明において、絶縁基板は特に制限され
ず、公知の材質、構造を有するものが制限なく使用され
る。代表的なものを例示すれば、紙基材−フェノール樹
脂積層基板、紙基材−エポキシ樹脂積層基板、紙基材−
ポリエステル樹脂積層基板、ガラス基材−エポキシ樹脂
積層基板、紙基材−テフロン樹脂積層基板、ガラス基材
−ポリイミド樹脂積層基板、ガラス基材−BT(ビスマ
レイミド−トリアジン)レジン樹脂積層基板、コンポジ
ット樹脂基板等の合成樹脂基板や、ポリイミド樹脂、ポ
リエステル樹脂等のフレキシブル基板、セラミックス基
板等が挙げられる。特に、本発明の製造方法において
は、配線パターンを形成する前に硬化性導電物質の充
填、硬化を行うため該硬化における加熱により基板内の
揮発成分の発散が多い紙基材−フェノール樹脂積層基板
を用いた場合でも、配線パターン或いは配線パターンの
形成前の導電層の膨れを起こすことなく、本発明の方法
を適用することができる。
In the present invention, the insulating substrate is not particularly limited, and those having known materials and structures can be used without limitation. Typical examples are paper base material-phenolic resin laminated board, paper base material-epoxy resin laminated board, paper base material-
Polyester resin laminated substrate, glass substrate-epoxy resin laminated substrate, paper substrate-Teflon resin laminated substrate, glass substrate-polyimide resin laminated substrate, glass substrate-BT (bismaleimide-triazine) resin resin laminated substrate, composite resin Examples thereof include synthetic resin substrates such as substrates, flexible substrates such as polyimide resins and polyester resins, and ceramic substrates. In particular, in the manufacturing method of the present invention, since the curable conductive material is filled and cured before forming the wiring pattern, the volatile component in the substrate is often diffused by the heating during the curing. Even when using, the method of the present invention can be applied without causing swelling of the wiring pattern or the conductive layer before the formation of the wiring pattern.

【0007】上記の絶縁基板には、先ずスルーホール用
貫通孔が設けられる。上記貫通孔の径は、硬化性導電物
質を充填することが可能な程度の孔径であれば特に制限
されない。一般には、0.2mm以上、好ましくは、
0.3〜2mmより選択することが好ましい。
First, a through hole for a through hole is provided on the insulating substrate. The diameter of the through hole is not particularly limited as long as it can be filled with the curable conductive material. Generally, 0.2 mm or more, preferably
It is preferable to select from 0.3 to 2 mm.

【0008】上記スルーホール用の貫通孔の形成方法と
しては、ドリリング加工、パンチング加工、レーザー加
工等の通常の回路基板の製造と同様の公知の手段が特に
限定されずに用いられる。
As a method of forming the through holes for the through holes, known means similar to those for manufacturing a usual circuit board such as drilling, punching, laser processing, etc. are used without particular limitation.

【0009】本発明において、上記貫通孔には、導電性
を有する硬化体を与える硬化性導電物質を充填して硬化
させる。該硬化性導電物質は、金、銀、銅、ニッケル、
鉛、カーボン等の導電性フィラーとエポキシ樹脂、フェ
ノール樹脂等の架橋性の熱硬化性樹脂とを必要により有
機溶剤と共に混合してペースト状とした公知の硬化性導
電物質を使用することができる。これらの硬化性導電物
質の中から、後記する回路パターンの形成のためのエッ
チングに使用するエッチング液により実質的に溶解され
ない硬化体を与えるものを選択して使用すれば良い。
In the present invention, the through hole is filled with a curable conductive substance which gives a cured product having conductivity and is cured. The curable conductive material is gold, silver, copper, nickel,
It is possible to use a known curable conductive substance which is made into a paste by mixing a conductive filler such as lead or carbon and a crosslinkable thermosetting resin such as an epoxy resin or a phenol resin together with an organic solvent if necessary. Among these curable conductive substances, a substance that gives a cured body that is not substantially dissolved by an etching solution used for etching for forming a circuit pattern described later may be selected and used.

【0010】また、上記硬化性導電物質は、良好なスル
ーホール抵抗を得るために、硬化後の電気抵抗が、1×
10-2Ω・cm以下となるように、導電材料の選択、及
び使用量を調節することが好ましい。具体的には、熱硬
化性樹脂100容量部に対して、導電性フィラー150
〜2000容量部である。
Further, the above-mentioned curable conductive material has an electric resistance after curing of 1 × in order to obtain good through-hole resistance.
It is preferable to select the conductive material and adjust the amount used so that it becomes 10 −2 Ω · cm or less. Specifically, the conductive filler 150 is added to 100 parts by volume of the thermosetting resin.
~ 2000 parts by volume.

【0011】上記硬化性導電物質の絶縁基板の貫通孔へ
の充填は、該硬化性導電物質が貫通孔の全空間を満た
し、且つ導電層の両表面より若干、具体的には、0.1
mm以上、好ましくは、0.1〜2mm突出する程度に
充填する方法であれば特に制限されない。硬化性導電物
質の代表的な充填法を例示すれば、印刷法によって1回
或いは複数回の塗布を行う方法、絶縁基板の表裏両面側
から表裏一対のスキージで圧入する方法、ロールコータ
ー或いはカーテンコーターによって充填し、余分の塗料
をスキージで掻き取る方法等の手段が好適に用いられ
る。
The filling of the above-mentioned curable conductive material into the through holes of the insulating substrate is such that the curable conductive material fills the entire space of the through holes and is slightly below both surfaces of the conductive layer, specifically, 0.1.
The method is not particularly limited as long as it is a method of filling so as to protrude by not less than mm, preferably 0.1 to 2 mm. A typical filling method of a curable conductive material is, for example, a method of applying one or more times by a printing method, a method of press-fitting with a pair of front and back squeegees from both sides of an insulating substrate, a roll coater or a curtain coater. Means such as a method of filling in by the above method and scraping off the excess paint with a squeegee are preferably used.

【0012】また、貫通孔に充填された硬化性導電物質
の硬化は、熱風炉、赤外線炉、遠赤外線炉、紫外線硬化
炉、電子線硬化炉等の公知の硬化方法より、硬化性導電
物質の硬化に適するものを適宜選んで硬化させれば良
い。
The curable conductive material filled in the through-hole is cured by a known curing method such as a hot air oven, an infrared oven, a far infrared oven, an ultraviolet curing oven, an electron beam curing oven, or the like. What is suitable for curing may be appropriately selected and cured.

【0013】本発明において、硬化性導電物質を硬化
後、絶縁基板及び硬化性導電物質の硬化体によって構成
される表面を平滑に研削することが重要である。即ち、
かかる研削により、後工程である配線パターンの形成に
おいて、エッチングレジスト及びメッキレジストによる
パターンの形成を精度良く行うことができる。そのた
め、スルーホールの周囲にランドを形成することなく該
スルーホールの導通をとることができ、極めて有利にフ
ァインパターンを形成することができる。絶縁基板及び
硬化性導電物質によって構成される表面を平滑に研削す
る方法としては、スラリー研磨、バフ研磨、スクラブ研
磨等の通常の導電層の研磨に用いられる方法が好適に用
いられる。
In the present invention, after the curable conductive material is cured, it is important to grind the surface of the insulating substrate and the cured body of the curable conductive material smoothly. That is,
By such grinding, in the later step of forming the wiring pattern, it is possible to accurately form the pattern using the etching resist and the plating resist. Therefore, the through hole can be conducted without forming a land around the through hole, and a fine pattern can be formed extremely advantageously. As a method for smoothly grinding the surface composed of the insulating substrate and the curable conductive material, a method used for polishing an ordinary conductive layer such as slurry polishing, buff polishing, and scrub polishing is preferably used.

【0014】本発明において、スルーホール部分を含む
絶縁層の平滑化された面上には、配線パターンが形成さ
れる。上記配線パターンの形成法は、特に制限されな
い。代表的な配線パターンの形成方法として、次の方法
が挙げられる。
In the present invention, a wiring pattern is formed on the smoothed surface of the insulating layer including the through hole portion. The method for forming the wiring pattern is not particularly limited. The following method can be given as a typical wiring pattern forming method.

【0015】即ち、(A)平滑化された面上に、無電解
メッキを行って導電層を形成し、次いで、該導電層をエ
ッチングして配線パターンを形成する方法、(B)
(A)の方法において、無電解メッキによる導電層の形
成後、更に電気メッキにより導電層を形成する方法、
(C)平滑化された面にメッキレジスト層を形成した
後、無電解メッキ法で、配線パターンを形成する方法、
(D)平滑化された面に無電解メッキにより薄い導電層
を形成した後、該導電層表面に配線パターンを与えるメ
ッキレジスト層を形成し、該表面に電気メッキを施し、
該メッキレジストを除去した後、メッキレジスト層の下
層の導電層のエッチングを行い配線パターンを形成する
方法等が挙げられる。
That is, (A) a method of performing electroless plating on the smoothed surface to form a conductive layer, and then etching the conductive layer to form a wiring pattern, (B)
In the method of (A), after forming a conductive layer by electroless plating, further forming a conductive layer by electroplating,
(C) A method of forming a wiring pattern by electroless plating after forming a plating resist layer on the smoothed surface,
(D) After forming a thin conductive layer on the smoothed surface by electroless plating, a plating resist layer for providing a wiring pattern is formed on the surface of the conductive layer, and the surface is electroplated.
After removing the plating resist, the conductive layer under the plating resist layer is etched to form a wiring pattern.

【0016】以上のように平滑化された面に配線パター
ンを形成することにより、スルーホールと配線パターン
との電気的接続を確実に行うことができる。また、熱履
歴に対して歪の発生が小さい、該面上にのみメッキによ
る配線パターンが形成されることにより、得られる回路
基板の熱履歴に対する耐久性を著しく向上することがで
きる。
By forming the wiring pattern on the smoothed surface as described above, the electrical connection between the through hole and the wiring pattern can be surely made. Further, since the wiring pattern formed by plating is formed only on the surface in which distortion is small with respect to the heat history, durability of the obtained circuit board against the heat history can be remarkably improved.

【0017】上記Aの方法において、無電解メッキによ
る導電層の形成方法は、無電解メッキでスルーホール部
分を含む絶縁層の全面にメッキを施すことにより実施さ
れる。
In the above method A, the method of forming the conductive layer by electroless plating is performed by electroless plating the entire surface of the insulating layer including the through holes.

【0018】尚、無電解メッキに際して、基板表面は、
触媒活性化処理が施されるのが一般的である。かかる触
媒活性化処理は、公知の方法が特に制限されずに用いら
れる。一般的には、パラジウムをベースとした触媒と、
エポキシ樹脂のような熱硬化性樹脂、ゴム、フィラーか
らなる接着剤を、浸漬法、カーテンコーティング法、印
刷法などによって、基板に塗布する方法が一般的であ
る。
During electroless plating, the surface of the substrate is
Generally, a catalyst activation treatment is performed. For the catalyst activation treatment, a known method is used without particular limitation. Generally, a palladium-based catalyst,
A general method is to apply an adhesive composed of a thermosetting resin such as an epoxy resin, rubber, and a filler to a substrate by a dipping method, a curtain coating method, a printing method, or the like.

【0019】上記無電解メッキ層の材質は、公知の導電
性金属が特に制限されずに用いられるが、一般には、前
記導電性を有する硬化体を与える硬化性導電物質の材質
として使用される銅等の導電性金属と同じ材質を選択す
るのが好ましい。該メッキ層の厚みは、特に制限はない
が、過度に厚くするとエッチングが困難となったり、メ
ッキによる厚みムラが多少生ずるため、100μm以
下、好ましくは、50μm以下が好ましく、また、スル
ーホールの信頼性の確保するため、5μm以上、好まし
くは、10μm以上が好ましい。上記導電層の形成は、
厚みムラの少ない無電解メッキにより、導電層が形成さ
れるため、ファインパターンの形成が容易である。上記
無電解メッキは、公知の方法が特に制限なく実施され
る。
As a material for the electroless plating layer, a known conductive metal is used without any particular limitation. Generally, copper used as a material for a curable conductive substance that gives a cured product having the above-mentioned conductivity. It is preferable to select the same material as the conductive metal such as. The thickness of the plating layer is not particularly limited, but if it is excessively thick, etching becomes difficult and unevenness in the thickness of the plating is caused to some extent. Therefore, it is preferably 100 μm or less, preferably 50 μm or less, and the reliability of the through hole In order to secure the property, the thickness is preferably 5 μm or more, more preferably 10 μm or more. The formation of the conductive layer,
Since the conductive layer is formed by electroless plating with little thickness unevenness, it is easy to form a fine pattern. The electroless plating may be carried out by a known method without particular limitation.

【0020】上記Bの方法は、Aの方法において形成さ
れる無電解メッキ層耐久性を向上させるために該無電解
メッキ層の表面に電気メッキを行う方法である。かかる
電気メッキの方法は、銅、金、ニッケル等の導電層を形
成することが可能な公知の方法が特に制限なく採用され
る。また、電気メッキによって形成される導電層の厚み
は、余り厚くすると、メッキの厚さムラが大きく発現す
るため、前記したように回路パターン形成のためのエッ
チング工程において、ファインパターンの形成が困難と
なる。従って、かかる電気メッキにより形成する導電層
の厚みは、50μm以下、好ましくは、25μm以下に
止めることが好ましい。
The above method B is a method of electroplating the surface of the electroless plating layer in order to improve the durability of the electroless plating layer formed in the method A. As such an electroplating method, a known method capable of forming a conductive layer of copper, gold, nickel or the like is adopted without particular limitation. In addition, if the thickness of the conductive layer formed by electroplating is too large, unevenness in the plating thickness will be manifested, which makes it difficult to form a fine pattern in the etching step for forming the circuit pattern as described above. Become. Therefore, the thickness of the conductive layer formed by such electroplating is preferably 50 μm or less, and more preferably 25 μm or less.

【0021】また、上記A及びBの方法により形成され
た、スルーホール部分を含む導電層の面上に、配線パタ
ーンを形成する方法は、エッチングレジストによりエッ
チングパターンを形成し、エッチングを行う方法が一般
的である。ここで用いられるエッチングレジストはドラ
イフィルム、レジストインク等が特に制限なく使用さ
れ、パターンのファイン度によって適宜選択して使用す
れば良い。また、エッチングレジストパターンはエッチ
ング法によってポジパターン或いはネガパターンを適宜
採用すれば良い。例えば、テンティング法に代表される
エッチング法ではポジパターンを、半田剥離法、SES
法に代表されるエッチング法ではネガパターンを採用す
れば良い。上記のエッチングに使用するエッチング液
は、公知のものが特に制限なく使用される。例えば、塩
化第二鉄エッチング液、塩化第二銅エッチング液、過硫
酸アンモニウムエッチング液、過硫酸ナトリウムエッチ
ング液、過硫酸カリウムエッチング液、過酸化水素/硫
酸エッチング液、硫酸アンモニウム錯イオンを主成分と
するアルカリ性エッチング液等のエッチング液が挙げら
れる。
Further, as a method of forming a wiring pattern on the surface of the conductive layer including the through holes formed by the above methods A and B, a method of forming an etching pattern with an etching resist and performing etching is It is common. As the etching resist used here, a dry film, a resist ink, or the like is used without particular limitation, and it may be appropriately selected and used depending on the fineness of the pattern. Further, as the etching resist pattern, a positive pattern or a negative pattern may be appropriately adopted by the etching method. For example, in an etching method represented by a tenting method, a positive pattern is formed by a solder peeling method, SES
In the etching method represented by the method, a negative pattern may be adopted. As the etching solution used for the above-mentioned etching, known ones can be used without particular limitation. For example, ferric chloride etching solution, cupric chloride etching solution, ammonium persulfate etching solution, sodium persulfate etching solution, potassium persulfate etching solution, hydrogen peroxide / sulfuric acid etching solution, and alkaline with ammonium sulfate complex ion as the main component. An etching solution such as an etching solution may be used.

【0022】また、上記Cの方法において、該配線パタ
ーンを除く部分に形成されるメッキレジスト層の形成
は、公知の方法が特に制限されずに用いられる。具体的
に例示すれば、ドライフィルム、レジストインク等を使
用した方法が特に制限なく使用され、配線パターンのフ
ァイン度によって適宜選択すれば良い。スルーホール部
分を含む絶縁層のメッキレジスト層を除く面上には、配
線パターンが形成される。該配線パターンの形成は、無
電解メッキで形成するのが一般的である。尚、無電解メ
ッキに際して、前記した触媒活性化処理が行われる。ま
た、無電解メッキは、前記Aの方法におけるメッキ方法
が特に制限なく採用される。更に、形成されるメッキ層
の厚みは、特に制限はないが、メッキによるスルーホー
ルの信頼性が向上し、且つメッキ層の厚みむらが生じな
い程度の厚みが好ましい。具体的に例示すれば、100
μm以下、また、スルーホールの信頼性の向上を考慮す
ると、5μm以上が好ましい。特に好ましくは、5〜5
0μmである。
Further, in the above method C, a known method can be used without particular limitation for forming the plating resist layer formed in the portion excluding the wiring pattern. As a specific example, a method using a dry film, a resist ink, or the like can be used without particular limitation, and may be appropriately selected depending on the fineness of the wiring pattern. A wiring pattern is formed on the surface of the insulating layer including the through hole portion excluding the plating resist layer. The wiring pattern is generally formed by electroless plating. The catalyst activation treatment described above is performed during electroless plating. For electroless plating, the plating method in the above method A is adopted without particular limitation. Further, the thickness of the plated layer formed is not particularly limited, but is preferably such that the reliability of the through hole due to plating is improved and the uneven thickness of the plated layer does not occur. To give a concrete example, 100
It is preferably 5 μm or less, and more preferably 5 μm or more in consideration of improvement in reliability of through holes. Particularly preferably, 5 to 5
It is 0 μm.

【0023】上記Dの方法において、無電解メッキによ
って形成される薄い導電層は、次の電気メッキが実施さ
れる程度の厚みであればよく、一般には、0.2〜1μ
mの厚みが好適である。また、上記方法において、無電
解メッキ、メッキレジスト層の形成、電解メッキ及びエ
ッチングの方法は、前記Aの方法に示した方法が特に制
限なく採用される。
In the above method D, the thin conductive layer formed by electroless plating may have a thickness such that the next electroplating is carried out, and generally 0.2 to 1 μm.
A thickness of m is preferred. Further, in the above method, the method shown in the above method A is adopted without particular limitation as the method of electroless plating, formation of a plating resist layer, electrolytic plating and etching.

【0024】本発明の方法において、上述した方法で配
線パターンを形成した後、該配線パターン上に絶縁層を
形成し、更に第2の配線パターンを形成することによ
り、多層の回路基板を製造することが可能である。
In the method of the present invention, after forming a wiring pattern by the above-mentioned method, an insulating layer is formed on the wiring pattern, and then a second wiring pattern is formed to manufacture a multilayer circuit board. It is possible.

【0025】上記絶縁層の形成方法は、特に限定され
ず、公知の方法が制限なく採用される。一般にはドライ
フィルム、液状レジスト、ドライフィルム・液状レジス
ト併用等の種々の形態の硬化性絶縁樹脂を使用した方法
が採用される。上記の方法で、絶縁層の形成にドライフ
ィルムを用いると、絶縁樹脂層の厚み精度もよく、表・
裏面同時に形成できるため、より効率的に且つ高精度で
絶縁層を形成することができる。また、該絶縁層の形成
方法としては、印刷法、写真法等をファイン度によって
適宜採用すればよい。
The method for forming the insulating layer is not particularly limited, and known methods can be adopted without limitation. Generally, a method using a curable insulating resin in various forms such as a dry film, a liquid resist, a combined use of a dry film and a liquid resist is adopted. When a dry film is used for forming the insulating layer by the above method, the thickness accuracy of the insulating resin layer is good,
Since the back surfaces can be formed at the same time, the insulating layer can be formed more efficiently and with high accuracy. As a method of forming the insulating layer, a printing method, a photography method, or the like may be appropriately adopted depending on the fineness.

【0026】また、絶縁層上への第2の配線パターンの
形成方法も、特に制限されるものではないが、前記電解
メッキ及び/又は無電解メッキにより5〜35μmの導
電層を形成した後、前記したパターンの形成方法と同様
にして配線パターンを形成するのが一般的である。
The method for forming the second wiring pattern on the insulating layer is also not particularly limited, but after forming a conductive layer of 5 to 35 μm by the electrolytic plating and / or electroless plating, Generally, a wiring pattern is formed in the same manner as the pattern forming method described above.

【0027】[0027]

【効果】本発明の方法によれば、熱履歴に対する耐久性
の優れた、信頼性の高い回路基板を得ることができる。
また、スルーホール部上の平滑化された表面に導電層が
形成されているため、エッチングレジストによるパター
ンの形成及びエッチングを精度よく行うことができ、そ
の結果特にスルーホール周辺部に実質上ランドを設ける
ことなく、配線パターンを形成することができ、配線の
高密度化も可能である。更に、本発明によって得られた
回路基板は、該スルーホール上に直接、部品をはんだ付
け等により搭載できるため、より配線密度の高い回路基
板の製造において極めて有用である。また、本発明にお
いて、絶縁基板上に形成された配線パターン上に絶縁層
を介して第2の配線パターンを形成して、更に高密度化
された回路基板とすることもできる。
According to the method of the present invention, it is possible to obtain a highly reliable circuit board having excellent durability against heat history.
Further, since the conductive layer is formed on the smoothed surface on the through hole portion, it is possible to perform pattern formation and etching with an etching resist with high precision, and as a result, especially the land is substantially formed around the through hole portion. The wiring pattern can be formed without providing the wiring, and the wiring density can be increased. Further, since the circuit board obtained by the present invention can mount components directly on the through holes by soldering or the like, it is extremely useful in manufacturing a circuit board having a higher wiring density. Further, in the present invention, the second wiring pattern may be formed on the wiring pattern formed on the insulating substrate via the insulating layer to obtain a further densified circuit board.

【0028】[0028]

【実施例】以下、本発明を具体的に説明するために実施
例を示すが、本発明はこれらの実施例に限定されるもの
ではない。
EXAMPLES Examples will be shown below for specifically explaining the present invention, but the present invention is not limited to these examples.

【0029】実施例1 以下の方法により、導電性を有する硬化体を与える硬化
性導電物質を調製し、回路基板の製造を実施した。即
ち、平均粒径6.8μm、タップ密度2.99g/cm
3、比表面積4200cm2/gの樹枝状電解銅粉に、リ
ノール酸を銅粉表面に対し、0.25×10-5mmol
/cm2の割合で配合し、窒素雰囲気下で15分間、乳
鉢により予備混合した。このようにして得た前処理銅粉
を、ネオペンチルグリコールギリシジルエーテル(エポ
キシ当量=150)/ノボラック型フェノール樹脂(ヒ
ドロキシ当量=105)=74/26(重量比)のバイ
ンダー100重量部に対し、456重量部添加し、更
に、2−エチル−4−メチルイミダゾールを、バインダ
ー100重量部に対し、2.8重量部添加した後、3本
ロールミルで30分間混練して硬化性導電組成物(銅ペ
ースト)とした。
Example 1 A curable conductive material which gives a cured product having conductivity was prepared by the following method, and a circuit board was manufactured. That is, the average particle size is 6.8 μm and the tap density is 2.99 g / cm.
3 , dendritic electrolytic copper powder with a specific surface area of 4200 cm 2 / g, linoleic acid to the copper powder surface, 0.25 × 10 -5 mmol
/ Cm 2 and compounded in a mortar for 15 minutes under a nitrogen atmosphere. The pretreated copper powder thus obtained was used with respect to 100 parts by weight of a binder of neopentyl glycol glycidyl ether (epoxy equivalent = 150) / novolac type phenol resin (hydroxy equivalent = 105) = 74/26 (weight ratio). 456 parts by weight, and further, 2.8 parts by weight of 2-ethyl-4-methylimidazole was added to 100 parts by weight of the binder, followed by kneading with a three-roll mill for 30 minutes to prepare a curable conductive composition ( Copper paste).

【0030】図1に示す工程に従って回路基板の製造を
実施した。即ち、(a)絶縁基板1として、厚さ1.6
mmのガラス基材エポキシ樹脂積層板を使用して、
(b)直径0.8mmの貫通孔3をドリル加工により作
成した。(c)該貫通孔3に硬化性導電物質4として、
上記の方法で調製した銅ペーストをスクリーン印刷法に
より充填した。該銅ペーストを最高温度240℃に温調
した遠赤外コンベア炉で20分間で硬化した。(d)次
に320番及び600番のバフを順次使用して、硬化し
た銅ペーストの硬化体が突出した面を研磨し、該硬化体
を含む絶縁基板表面を平滑化した。(e)次いで平滑化
された絶縁基板表面に、厚さ15μmの厚付け無電解銅
メッキ層4を形成した。(f)次に、無電解メッキ面に
エッチングレジスト層6としてドライフィルム(ハーキ
ュレス(株)社製「アクアマーCF」1.5mil)をラ
ミネートし、露光してスルーホール部に接続するエッチ
ングポジパターン(ランド部が実質的にない)を形成し
た。(g)その後、塩化第2銅エッチング液でエッチン
グを行い、(h)エッチングレジスト層を剥離して配線
パターンを形成した。
A circuit board was manufactured according to the steps shown in FIG. That is, (a) the insulating substrate 1 has a thickness of 1.6.
mm glass base epoxy resin laminate,
(B) A through hole 3 having a diameter of 0.8 mm was created by drilling. (C) As the curable conductive material 4 in the through hole 3,
The copper paste prepared by the above method was filled by the screen printing method. The copper paste was cured for 20 minutes in a far infrared conveyor furnace whose temperature was controlled to a maximum temperature of 240 ° C. (D) Next, the 320th and 600th buffs were sequentially used to polish the surface of the cured copper paste from which the cured body protruded, and the surface of the insulating substrate containing the cured body was smoothed. (E) Next, a thick electroless copper plating layer 4 having a thickness of 15 μm was formed on the smoothed surface of the insulating substrate. (F) Next, a dry film (“Aquamer CF” 1.5 mil manufactured by Hercules Co., Ltd.) is laminated as an etching resist layer 6 on the electroless plated surface, and an exposure positive pattern (the pattern is exposed and connected to the through hole portion) ( The land portion is substantially absent). (G) After that, etching was performed with a cupric chloride etching solution, and (h) the etching resist layer was peeled off to form a wiring pattern.

【0031】形成されたスルーホールの抵抗値は、該ス
ルーホールに表裏で接続する配線パターン間の抵抗を測
定したものであり、64穴の測定を行い、平均で8.7
mΩ標準偏差が1.24mΩであった。20℃−15秒
・260℃−5秒の繰り返し熱衝撃試験を行った。繰り
返し回数100回後のスルーホール抵抗値の変化率の平
均値は、3%であり、ほとんど変化がなかった。
The resistance value of the formed through hole is obtained by measuring the resistance between the wiring patterns connected to the through hole on the front and back sides, and the average value of 8.7 is measured for 64 holes.
The standard deviation of mΩ was 1.24 mΩ. A repeated thermal shock test was conducted at 20 ° C. for 15 seconds and 260 ° C. for 5 seconds. The average rate of change of the through-hole resistance value after 100 times of repetition was 3%, which was almost unchanged.

【0032】実施例2 図2に示す工程に従って回路基板の製造を実施した。即
ち、(a)絶縁基板1として、厚さ1.6mmのガラス
基材エポキシ樹脂積層板を使用して、(b)直径0.8
mmの貫通孔3をドリル加工により作成した。(c)該
貫通孔3に硬化性導電物質4として、実施例1と同様の
方法で調製した銅ペーストをスクリーン印刷法により充
填した。該銅ペーストを最高温度240℃に温調した遠
赤外コンベア炉で20分間で硬化した。(d)次に32
0番及び600番のバフを順次使用して、硬化した銅ペ
ーストの硬化体が突出した面を研磨し、該硬化体を含む
絶縁基板表面を平滑化した。(e)次いで平滑化された
絶縁基板表面に、無電解銅メッキを0.3μmの厚みで
施した。(f)更に、該無電解メッキ面に、電気メッキ
によって厚さ15μmの銅メッキ層を形成した。(g)
次に、電気メッキ面にエッチングレジスト層6としてド
ライフィルム(ハーキュレス(株)社製「アクアマーC
F」1.5mil)をラミネートし、露光してスルーホー
ル部に接続するエッチングポジパターン(ランド部が実
質的にない)を形成した。(h)その後、塩化第2銅エ
ッチング液でエッチングを行い、(i)エッチングレジ
スト層を剥離して配線パターンを形成した。
Example 2 A circuit board was manufactured according to the steps shown in FIG. That is, (a) a glass-based epoxy resin laminate having a thickness of 1.6 mm is used as the insulating substrate 1, and (b) a diameter of 0.8
The mm through hole 3 was created by drilling. (C) A copper paste prepared by the same method as in Example 1 was filled in the through holes 3 as the curable conductive material 4 by a screen printing method. The copper paste was cured for 20 minutes in a far infrared conveyor furnace whose temperature was controlled to a maximum temperature of 240 ° C. (D) Next 32
The surface of the cured copper paste from which the cured body was projected was polished by sequentially using the 0th and 600th buffs to smooth the surface of the insulating substrate containing the cured body. (E) Next, electroless copper plating was applied to the smoothed insulating substrate surface to a thickness of 0.3 μm. (F) Further, a copper plating layer having a thickness of 15 μm was formed on the electroless plated surface by electroplating. (G)
Next, a dry film (“Aquamar C” manufactured by Hercules Co., Ltd.) is formed as an etching resist layer 6 on the electroplated surface.
F "1.5 mil) was laminated and exposed to form an etching positive pattern (substantially free of lands) connected to the through holes. (H) After that, etching was performed with a cupric chloride etching solution, and (i) the etching resist layer was peeled off to form a wiring pattern.

【0033】形成されたスルーホールの抵抗値は、該ス
ルーホールに表裏で接続する配線パターン間の抵抗を測
定したものであり、64穴の測定を行い、平均で8.8
mΩ標準偏差が1.30mΩであった。20℃−15秒
・260℃−5秒の繰り返し熱衝撃試験を行った。繰り
返し回数100回後のスルーホール抵抗値の変化率の平
均値は、2%であり、ほとんど変化がなかった。
The resistance value of the formed through hole is obtained by measuring the resistance between the wiring patterns connected to the through hole on the front and back sides, and the average value of 8.8 is measured for 64 holes.
The standard deviation of mΩ was 1.30 mΩ. A repeated thermal shock test was conducted at 20 ° C. for 15 seconds and 260 ° C. for 5 seconds. The average value of the change rate of the through-hole resistance value after the number of repetitions of 100 times was 2%, and there was almost no change.

【0034】実施例3 図3に示す工程に従って回路基板の製造を実施した。即
ち、(a)絶縁基板1として、厚さ1.6mmのガラス
基材エポキシ樹脂積層板を使用して、(b)直径,0.
8mmの貫通孔2をドリル加工により作成した。(c)
該貫通孔2に硬化性導電物質3として、上記の方法で調
製した銅ペーストをスクリーン印刷法により充填した。
該銅ペーストを最高温度240℃に温調した遠赤外コン
ベア炉で20分間で硬化した。(d)次に320番及び
600番のバフを順次使用して、硬化した銅ペーストの
硬化体が突出した面を研磨し、該硬化体を含む絶縁基板
表面を平滑化した。(e)次いで平滑化された絶縁基板
表面にスクリーン印刷法により、メッキレジスト11を
施した。(f)ついで、厚さ15μmの厚付け無電解メ
ッキ層6により配線パターンを形成した。
Example 3 A circuit board was manufactured according to the steps shown in FIG. That is, (a) a glass-based epoxy resin laminate having a thickness of 1.6 mm is used as the insulating substrate 1, (b) diameter, 0.
An 8 mm through hole 2 was created by drilling. (C)
As the curable conductive material 3, the through hole 2 was filled with the copper paste prepared by the above method by a screen printing method.
The copper paste was cured for 20 minutes in a far infrared conveyor furnace whose temperature was controlled to a maximum temperature of 240 ° C. (D) Next, the 320th and 600th buffs were sequentially used to polish the surface of the cured copper paste from which the cured body protruded, and the surface of the insulating substrate containing the cured body was smoothed. (E) Next, a plating resist 11 was applied to the smoothed insulating substrate surface by screen printing. (F) Next, a wiring pattern was formed by the thick electroless plating layer 6 having a thickness of 15 μm.

【0035】形成されたスルーホールの抵抗値は、該ス
ルーホールに表裏で接続する配線パターン間の抵抗を測
定したものであり、64穴の測定を行い、平均で9.5
mΩ標準偏差が2.31mΩであった。20℃15秒・
260℃5秒の繰り返し熱衝撃試験を行った。繰り返し
回数100回後のスルーホール抵抗値の変化率の平均値
は、5%であり、ほとんど変化がなかった。
The resistance value of the formed through hole is obtained by measuring the resistance between the wiring patterns connected to the through hole on the front and back sides, and the measurement of 64 holes is performed, and the average value is 9.5.
The standard deviation of mΩ was 2.31 mΩ. 20 ° C for 15 seconds
A repeated thermal shock test was performed at 260 ° C. for 5 seconds. The average value of the change rate of the through-hole resistance value after 100 times of repetition was 5%, and there was almost no change.

【0036】実施例4 図4に示す工程に従って回路基板の製造を実施した。即
ち、(a)絶縁基板1として、厚さ1.6mmのガラス
基材エポキシ樹脂積層板を使用して、(b)直径、0.
8mmの貫通孔2をドリル加工により作成した。(c)
該貫通孔2に硬化性導電物質3として、実施例1と同様
の方法で調製した銅ペーストをスクリーン印刷法により
充填した。該銅ペーストを最高温度240℃に温調した
遠赤外コンベア炉で20分間で硬化した。(d)次に3
20番及び600番のバフを順次使用して、硬化した銅
ペーストの硬化体が突出した面を研磨し、該硬化体を含
む絶縁基板表面を平滑化した。(e)次いで平滑化され
た絶縁基板表面に、薄い無電解メッキ層12を形成し
た。(f)次いで、該無電解メッキ層に、配線パターン
に対応するメッキレジスト層11を形成した。(g)次
ぎに、該無電解メッキ面上に厚さ15ミクロンの電気メ
ッキ層5を形成した。(h)その後、メッキレジストを
除去した。(i)最後に、塩化第2鉄エッチング液で、
薄い無電解メッキ層をエッチングし、配線パターンを形
成した。
Example 4 A circuit board was manufactured according to the steps shown in FIG. That is, (a) a glass-based epoxy resin laminate having a thickness of 1.6 mm is used as the insulating substrate 1, and (b) the diameter is 0.
An 8 mm through hole 2 was created by drilling. (C)
A copper paste prepared by the same method as in Example 1 was filled in the through hole 2 as a curable conductive material 3 by a screen printing method. The copper paste was cured for 20 minutes in a far infrared conveyor furnace whose temperature was controlled to a maximum temperature of 240 ° C. (D) Next 3
The surface of the cured copper paste from which the cured body protruded was polished by sequentially using No. 20 and No. 600 buffs to smooth the surface of the insulating substrate containing the cured body. (E) Next, a thin electroless plating layer 12 was formed on the smoothed insulating substrate surface. (F) Next, a plating resist layer 11 corresponding to the wiring pattern was formed on the electroless plating layer. (G) Next, an electroplating layer 5 having a thickness of 15 μm was formed on the electroless plating surface. (H) After that, the plating resist was removed. (I) Finally, with a ferric chloride etching solution,
The thin electroless plating layer was etched to form a wiring pattern.

【0037】形成されたスルーホールの抵抗値は、該ス
ルーホールに表裏で接続する配線パターン間の抵抗を測
定したものであり、64穴の測定を行い、平均で11.
2mΩ標準偏差が0.98mΩであった。20℃15秒
・260℃5秒の繰り返し熱衝撃試験を行った。繰り返
し回数100回後のスルーホール抵抗値の変化率の平均
値は、4%であり、ほとんど変化がなかった。
The resistance value of the formed through hole is obtained by measuring the resistance between the wiring patterns connected to the through hole on the front and back sides, and the average value of 11.
The standard deviation of 2 mΩ was 0.98 mΩ. A repeated thermal shock test was conducted at 20 ° C. for 15 seconds and 260 ° C. for 5 seconds. The average value of the change rate of the through hole resistance value after the number of repetitions of 100 times was 4%, and there was almost no change.

【0038】本発明によって製造された回路基板は、図
5に示すように、スルーホール上に半田8による電子部
品9の実装が可能である。従って、スルーホールの間隔
を縮めることができ部品の実装密度を高くすることが可
能である。これに対して、従来のスルーホール(図6)
では、スルーホール形成後も銅メッキスルーホール10
が存在するため、上記実装は困難で、スルーホール内の
貫通孔から半田が流れ出るのを防止する程度にスルーホ
ールから離れた位置に電子部品を実装する必要があり、
しかも、ソルダーレジスト層7により堰を設ける必要が
あった。そのため、実装相密度を上げることが困難であ
った。
In the circuit board manufactured according to the present invention, as shown in FIG. 5, the electronic component 9 can be mounted on the through hole by the solder 8. Therefore, it is possible to reduce the distance between the through holes and increase the mounting density of components. In contrast, conventional through holes (Fig. 6)
Then, after the through hole is formed, the copper plated through hole 10
Therefore, the above mounting is difficult, and it is necessary to mount the electronic component at a position away from the through hole to the extent that solder is prevented from flowing out from the through hole in the through hole.
Moreover, it is necessary to provide a weir with the solder resist layer 7. Therefore, it is difficult to increase the mounting phase density.

【0039】比較例1 実施例1において、スルーホール用貫通孔に硬化性導電
物質を充填せずに、絶縁基板に、厚み0.3μmの無電
解銅メッキ、次いで厚み15μmの電気メッキによる銅
メッキ層を設けて導電層及びスルーホールを同時に形成
した以外は、同様にして回路基板を製造した。
Comparative Example 1 In Example 1, without filling the through holes for through holes with the curable conductive material, the insulating substrate was plated with electroless copper with a thickness of 0.3 μm, and then with copper by electroplating with a thickness of 15 μm. A circuit board was manufactured in the same manner except that a layer was provided and a conductive layer and a through hole were simultaneously formed.

【0040】得られた回路基板に対し、20℃−15秒
・260℃−5秒の繰り返し熱衝撃試験を行った。繰り
返し回数100回後、スルーホールは完全に断線してい
た。
The circuit board thus obtained was subjected to a repeated thermal shock test at 20 ° C. for 15 seconds and 260 ° C. for 5 seconds. After 100 repetitions, the through hole was completely broken.

【図面の簡単な説明】[Brief description of drawings]

【図1】図1は、本発明の方法の代表的な態様を示す工
程図である。
FIG. 1 is a process drawing showing a typical embodiment of the method of the present invention.

【図2】図2は、本発明の方法の代表的な態様を示す工
程図である。
FIG. 2 is a process drawing showing a typical embodiment of the method of the present invention.

【図3】図3は、本発明の方法の代表的な態様を示す工
程図である。
FIG. 3 is a process drawing showing a typical embodiment of the method of the present invention.

【図4】図4は、本発明の方法の代表的な態様を示す工
程図である。
FIG. 4 is a process drawing showing a typical embodiment of the method of the present invention.

【図5】図5は、本発明の方法における代表的な表面実
装部品実装時の断面図である。
FIG. 5 is a cross-sectional view at the time of mounting a typical surface mount component in the method of the present invention.

【図6】図6は、一般的な回路基板の表面実装部品実装
時の断面図である。
FIG. 6 is a cross-sectional view of a general circuit board when surface-mounted components are mounted.

【符号の説明】[Explanation of symbols]

1 絶縁基板 2 貫通孔 3 硬化性導電物質 4 無電解メッキ層 5 電気メッキ層 6 エッチングレジスト層 7 ソルダーレジスト層 8 半田 9 電子部品 10 銅メッキスルーホール 11 メッキレジスト層 12 薄い無電解メッキ層 DESCRIPTION OF SYMBOLS 1 Insulating substrate 2 Through hole 3 Curable conductive substance 4 Electroless plating layer 5 Electroplating layer 6 Etching resist layer 7 Solder resist layer 8 Solder 9 Electronic component 10 Copper plating through hole 11 Plating resist layer 12 Thin electroless plating layer

フロントページの続き (72)発明者 賀藤 誠司 山口県徳山市御影町1番1号 徳山曹達株 式会社内Front page continuation (72) Inventor Seiji Kato 1-1 Mikagecho, Tokuyama City, Yamaguchi Prefecture Tokuyama Soda Co., Ltd.

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】絶縁基板にスルーホール用貫通孔を設け、
該貫通孔に導電性を有する硬化体を与える硬化性導電物
質を充填して硬化させた後、該絶縁基板と硬化性導電物
質の硬化体によって構成される表面を平滑に研削し、次
いで該平滑化された表面に配線パターンを形成すること
を特徴とする回路基板の製造方法。
1. A through hole for a through hole is provided in an insulating substrate,
After filling the through hole with a curable conductive material that gives a cured body having conductivity and curing the same, the surface formed by the insulating substrate and the cured body of the curable conductive material is ground smoothly, and then the smooth surface is smoothed. A method for manufacturing a circuit board, which comprises forming a wiring pattern on the surface of the printed circuit board.
【請求項2】請求項1に記載の回路基板の製造方法にお
いて、配線パターンを形成後、該配線パターン上に絶縁
層を形成し、第2の配線パターンを形成する回路基板の
製造方法。
2. The method for manufacturing a circuit board according to claim 1, wherein after forming a wiring pattern, an insulating layer is formed on the wiring pattern to form a second wiring pattern.
JP33691992A 1991-12-19 1992-12-17 Manufacture of circuit board Pending JPH05243727A (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP33732091 1991-12-19
JP3-337320 1991-12-19

Publications (1)

Publication Number Publication Date
JPH05243727A true JPH05243727A (en) 1993-09-21

Family

ID=18307521

Family Applications (1)

Application Number Title Priority Date Filing Date
JP33691992A Pending JPH05243727A (en) 1991-12-19 1992-12-17 Manufacture of circuit board

Country Status (1)

Country Link
JP (1) JPH05243727A (en)

Similar Documents

Publication Publication Date Title
TWI462666B (en) Printed circuit board and method for manufacturing the same
KR20010089702A (en) Multi-layer printed circuit board and metheod of manufacturing multi-layer printed circuit board
JP3217381B2 (en) Method for manufacturing multilayer wiring board
JPH11298106A (en) Via hole filling type of both-sided printed wiring board and its manufacture
JPS6258395B2 (en)
JPH05243728A (en) Manufacture of circuit board
JPH05243727A (en) Manufacture of circuit board
JP2015103720A (en) Printed wiring board and method for manufacturing the same
JPH06302963A (en) Multilayer circuit board and its manufacture
JP3935558B2 (en) Pattern formation method
JPH0730255A (en) Multilayer printed circuit board and its manufacturing method
JPH06232560A (en) Multilayer circuit board and manufacture thereof
JP2953542B2 (en) Circuit board manufacturing method
JPH06216523A (en) Manufacture of circuit board
JPH06244549A (en) Manufacture of circuit board
JPH0573359B2 (en)
JPH08316601A (en) Circuit board and manufacturing method
JPH06302954A (en) Manufacture of circuit board
JPH05226814A (en) Manufacture of circuit board
JPH08316602A (en) Circuit board
JPH07122853A (en) Manufacture of circuit board
JPH05129781A (en) Manufacture of multilayer circuit board
JPH0837358A (en) Method of manufacturing circuit board
JPH0629663A (en) Manufacture of multilayered circuit board
JPH0832231A (en) Production of circuit board