JPH07122853A - Manufacture of circuit board - Google Patents

Manufacture of circuit board

Info

Publication number
JPH07122853A
JPH07122853A JP26652893A JP26652893A JPH07122853A JP H07122853 A JPH07122853 A JP H07122853A JP 26652893 A JP26652893 A JP 26652893A JP 26652893 A JP26652893 A JP 26652893A JP H07122853 A JPH07122853 A JP H07122853A
Authority
JP
Japan
Prior art keywords
insulating
wiring pattern
pattern
coating layer
circuit board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP26652893A
Other languages
Japanese (ja)
Inventor
Tomoki Okamoto
朋己 岡本
Toshiji Shimamoto
敏次 島本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokuyama Corp
Original Assignee
Tokuyama Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokuyama Corp filed Critical Tokuyama Corp
Priority to JP26652893A priority Critical patent/JPH07122853A/en
Publication of JPH07122853A publication Critical patent/JPH07122853A/en
Pending legal-status Critical Current

Links

Landscapes

  • Non-Metallic Protective Coatings For Printed Circuits (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

PURPOSE:To provide a simple method wherein, when an insulating pattern is formed in such a way that a part of a first wiring pattern is exposed, the first wiring pattern is not affected harmfully and the surface of the formed insulating pattern is roughened sufficiently. CONSTITUTION:A coating layer composed of a photosensitive insulating resin is formed on a wiring pattern 6 which has been formed on an insulating board 1, the surface of the coating layer is chemically etched and treated, the surface is roughened, the surface is exposed and developed, and at least a part of the wiring pattern 6 is exposed. When an insulating pattern is formed on the first wiring pattern 6 which has been formed on the insulating board and other layers are laminated additionally on the insulating pattern, a chemical roughening treatment to the surface of the insulating pattern is executed before the insulating pattern is formed by developing the coating layer composed of the photosensitive insulating resin. Thereby, it is possible to prevent the first wiring pattern 6 from being affected harmfully due to its etching, and it is possible to form an extremely good roughened face.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、絶縁基板上に形成され
た配線パターン(以下、第1の配線パターンともいう)
の少なくとも一部が露出するように絶縁パターンを形成
した回路基板の新規な製造方法に関する。詳しくは、絶
縁基板に形成された第1の配線パターン上に絶縁パター
ンを形成し、更に、配線パターン(以下、第2の配線パ
ターンという)等を積層して回路基板を製造する場合に
おいて、かかる他の層との接合性の高い絶縁パターンを
簡易な操作で、且つ第1の配線パターンに悪影響を与え
ることなく形成することを可能とした回路基板の製造方
法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a wiring pattern formed on an insulating substrate (hereinafter, also referred to as a first wiring pattern).
The present invention relates to a novel method for manufacturing a circuit board in which an insulating pattern is formed so that at least a part thereof is exposed. More specifically, when an insulating pattern is formed on a first wiring pattern formed on an insulating substrate, and a wiring pattern (hereinafter referred to as a second wiring pattern) and the like are further laminated, a circuit board is manufactured. The present invention relates to a method for manufacturing a circuit board, which enables an insulating pattern having a high bondability with another layer to be formed by a simple operation and without adversely affecting the first wiring pattern.

【0002】[0002]

【従来の技術】回路の高密度化、電磁波シールド層の形
成等を目的として、絶縁基板に形成された第1の配線パ
ターン上に、絶縁層を介して第2の配線パターンを積層
した多層回路基板が知られている。この種の多層回路基
板の製造方法として、第1の配線パターン上に、パッド
部、スルーホール部等、第2の配線パターンとの接続が
必要な部分を露出するように絶縁パターンを形成後、上
記絶縁パターン上に第2の配線パターンを形成する方法
が、配線パターンの引き回しの自由度が高く、極めて高
精度かつ高い配線密度で多層回路基板が得られるため、
基板サイズの縮小化、高密度化に有用である。
2. Description of the Related Art A multi-layer circuit in which a second wiring pattern is laminated via an insulating layer on a first wiring pattern formed on an insulating substrate for the purpose of increasing the circuit density and forming an electromagnetic wave shield layer. Substrates are known. As a method for manufacturing this kind of multilayer circuit board, after forming an insulating pattern on the first wiring pattern so as to expose a portion that needs to be connected to the second wiring pattern, such as a pad portion and a through hole portion, The method of forming the second wiring pattern on the insulating pattern has a high degree of freedom in routing the wiring pattern, and provides a multilayer circuit board with extremely high accuracy and high wiring density.
This is useful for reducing the substrate size and increasing the density.

【0003】上記多層回路基板の製造において、第1の
配線パターン上に絶縁パターンを介して第2の配線パタ
ーンを積層する際、絶縁層と第2の配線パターンとの間
の接合部の密着性を確保することが得られる多層回路基
板の信頼性を向上させるために必要である。
In the manufacture of the above-mentioned multilayer circuit board, when the second wiring pattern is laminated on the first wiring pattern via the insulating pattern, the adhesion of the joint between the insulating layer and the second wiring pattern It is necessary to improve the reliability of the obtained multilayer circuit board.

【0004】従来、かかる密着性を向上させる手段とし
て、絶縁パターン形成後に、その表面を粗面化処理する
方法が一般に行われていた。上記粗面化処理は、スラリ
ー研磨、バフ研磨、スクラブ研磨等が代表的であるが、
物理的な研磨だけでは十分な粗面化効果が得られず、良
好な密着性が得られない。
Conventionally, as a means for improving such adhesion, a method of roughening the surface after forming an insulating pattern has been generally performed. The roughening treatment is typically slurry polishing, buff polishing, scrub polishing, etc.
Sufficient roughening effect cannot be obtained only by physical polishing, and good adhesion cannot be obtained.

【0005】そのため、上記物理的な粗面化処理に加え
て、或いは単独で、種々の化学的な粗面化処理が実施さ
れている。例えば、メッキスルーホールの形成の際に用
いられているデスミア処理液であるクロム酸、過マンガ
ン酸塩等の処理剤を用いた粗面化処理が併せて行われて
いた。
Therefore, various chemical surface roughening treatments are carried out in addition to or independently of the above-mentioned physical surface roughening treatments. For example, a roughening treatment using a treatment agent such as chromic acid or permanganate, which is a desmear treatment liquid used when forming a plated through hole, has been performed together.

【0006】上記化学的な粗面化処理によって、絶縁パ
ターンの表面が十分に粗面化され、該絶縁パターン上に
形成される第2の配線パターンとの良好な密着性を得る
ことが可能となる。
By the above-mentioned chemical roughening treatment, the surface of the insulating pattern is sufficiently roughened, and good adhesion with the second wiring pattern formed on the insulating pattern can be obtained. Become.

【0007】しかしながら、絶縁パターンの化学的な粗
面化処理を施した場合、該絶縁パターンより露出する第
1の配線パターンが侵食或いは変性され、第2の配線パ
ターンとの電気的接続が阻害されるという問題を有す
る。
However, when the insulating pattern is chemically roughened, the first wiring pattern exposed from the insulating pattern is eroded or modified, and the electrical connection with the second wiring pattern is disturbed. Have the problem of

【0008】かかる問題は、特に、第1の配線パターン
が、粉末状の銅、銀等の導電材料と熱硬化性樹脂とを混
合してペースト状とした硬化性導電物質を硬化して形成
されたものである場合、或いは第1の配線パターン内に
上記硬化性導電物質の硬化体により目詰めされた導通ス
ルーホール部が存在する場合において顕著である。
This problem is particularly caused when the first wiring pattern is formed by mixing a powdery conductive material such as copper or silver and a thermosetting resin and curing the curable conductive material in the form of a paste. This is remarkable in the case where the conductive through hole portion is filled with the cured body of the curable conductive material in the first wiring pattern.

【0009】即ち、硬化性導電物質の硬化体の樹脂部分
は前記の絶縁パターンの化学的な粗面化処理により容易
に浸食されるのである。
That is, the resin portion of the cured body of the curable conductive material is easily eroded by the chemical roughening treatment of the insulating pattern.

【0010】[0010]

【発明が解決しようとする課題】従って、本発明は、第
1の配線パターンが一部露出するように絶縁パターンを
形成するに際して、上記第1の配線パターンに悪影響を
与えることなく、且つ形成される絶縁パターンの表面を
十分に粗面化する簡易な方法を提供することを技術的課
題とするものである。
Therefore, according to the present invention, when the insulating pattern is formed so that the first wiring pattern is partially exposed, the insulating pattern is formed without adversely affecting the first wiring pattern. It is a technical object to provide a simple method for sufficiently roughening the surface of an insulating pattern.

【0011】[0011]

【課題を解決するための手段】本発明者らは、上記の課
題を解決すべく鋭意研究を重ねた結果、硬化性導電物質
よりなる配線パターンを有する回路基板の表面に感光性
絶縁樹脂よりなる被覆層を形成後、該被覆層の露光また
は現像を実施する前に、その表面を化学的にエッチング
処理することにより、絶縁パターンから露出させる第1
の配線パターンをエッチング処理より保護することがで
きると共に、十分に粗面化された絶縁パターンが得られ
ること、また、粗面化により被覆層の現像が阻害される
ことがないばかりでなく、現像前において現像により除
去されるべき部分も粗面化されるため、現像液との接触
が良好となり、現像処理速度を向上させることができる
ことを見い出し、本発明を完成するに至った。
As a result of intensive studies to solve the above problems, the present inventors have found that a photosensitive insulating resin is formed on the surface of a circuit board having a wiring pattern made of a curable conductive material. After forming the coating layer and before exposing or developing the coating layer, the surface thereof is chemically etched to expose it from the insulating pattern.
The wiring pattern of can be protected from the etching process, a sufficiently roughened insulating pattern can be obtained, and the roughening does not hinder the development of the coating layer. Since the portion to be removed by the development is roughened before, it was found that the contact with the developing solution was good and the developing processing speed could be improved, and the present invention was completed.

【0012】即ち、本発明は、絶縁基板上に形成された
配線パターン上に感光性絶縁樹脂よりなる被覆層を形成
した後、該被覆層を露光、現像して該配線パターンの少
なくとも一部を露出させた絶縁パターンを有する回路基
板を製造するに際し、上記被覆層の現像を行う前に該被
覆層の表面を化学的にエッチング処理して粗面化するこ
とを特徴とする回路基板の製造方法である。
That is, according to the present invention, after a coating layer made of a photosensitive insulating resin is formed on a wiring pattern formed on an insulating substrate, the coating layer is exposed and developed to expose at least a part of the wiring pattern. In manufacturing a circuit board having an exposed insulating pattern, the surface of the coating layer is chemically etched to roughen the surface of the coating layer before developing the coating layer. Is.

【0013】本発明において、絶縁基板1は公知のもの
が特に限定なく使用しうる。代表的なものを例示すれ
ば、紙基材−フェノール樹脂積層基板、紙基材−エポキ
シ樹脂積層基板、紙基材−ポリエステル樹脂積層基板、
ガラス基材−エポキシ樹脂積層基板、紙基材−テフロン
樹脂積層基板、ガラス基材−ポリイミド樹脂積層基板、
ガラス基材−BT(ビスマレイミド−トリアジン)レジ
ン樹脂積層基板、コンポジット樹脂基板等の合成樹脂基
板や、ポリイミド樹脂、ポリエステル樹脂等のフレキシ
ブル基板や、アルミニウム、鉄、ステンレス等の金属を
エポキシ樹脂等で覆って絶縁処理した金属系絶縁基板あ
るいはセラミックス基板等が挙げられる。
In the present invention, the insulating substrate 1 may be a known one without any particular limitation. Representative examples are: paper base material-phenolic resin laminated board, paper base material-epoxy resin laminated board, paper base material-polyester resin laminated board,
Glass substrate-epoxy resin laminated substrate, paper substrate-Teflon resin laminated substrate, glass substrate-polyimide resin laminated substrate,
Glass base material-BT (bismaleimide-triazine) resin resin laminated substrate, synthetic resin substrate such as composite resin substrate, flexible substrate such as polyimide resin and polyester resin, metal such as aluminum, iron and stainless steel with epoxy resin and the like. Examples thereof include a metal-based insulating substrate or a ceramic substrate that is covered and insulated.

【0014】また、上記の絶縁基板上に形成される配線
パターンも特に制限されない。例えば、印刷法によって
硬化性導電物質を印刷し、硬化することによって形成さ
れた配線パターン、絶縁基板上にメッキ層等よりなる導
電層を積層し、該導電層を一定のパターンにエッチング
することによって形成された配線パターン等が挙げられ
る。また、配線パターンは、基板の片面のみでなく両面
に形成されてもよい。
The wiring pattern formed on the insulating substrate is not particularly limited. For example, by printing a curable conductive material by a printing method, a wiring pattern formed by curing, a conductive layer made of a plating layer or the like is laminated on an insulating substrate, and the conductive layer is etched into a predetermined pattern. The formed wiring pattern and the like can be mentioned. Further, the wiring pattern may be formed not only on one surface of the substrate but also on both surfaces.

【0015】上記した硬化性導電物質としては、公知の
材質が特に制限なく使用されるが、例えば、導電性を有
する硬化体を与えるものであって、金、銀、銅、ニッケ
ル、鉛、カーボン等の導電材料とエポキシ樹脂、フェノ
ール樹脂等の架橋性の熱硬化性樹脂とを必要により有機
溶剤と共に混合してペースト状としたものが一般的であ
る。また、硬化性導電物質の硬化方法は、熱風炉、赤外
線炉、遠赤外線炉、紫外線硬化炉、電子線硬化炉等使用
する方法等の公知の方法を限定なく採用することがで
き、通常、硬化性導電物質の種類に応じて適当な方法を
選択すればよい。
As the above-mentioned curable conductive substance, known materials can be used without particular limitation. For example, it provides a cured product having conductivity, and is made of gold, silver, copper, nickel, lead or carbon. Generally, a conductive material such as the above and a crosslinkable thermosetting resin such as an epoxy resin and a phenol resin are mixed with an organic solvent as necessary to form a paste. Further, the curing method of the curable conductive material, hot-air oven, infrared furnace, far infrared furnace, ultraviolet curing furnace, can be adopted without limitation known methods such as electron beam curing furnace, usually, curing A suitable method may be selected depending on the type of the conductive material.

【0016】硬化性導電物質における導電材料及び各成
分の配合量は、良好な導電性を得るために、硬化後の電
気抵抗が、1×10-2Ω・cm以下となるように調整す
ることが好ましい。
The amount of the conductive material and each component to be mixed in the curable conductive substance should be adjusted so that the electric resistance after curing is 1 × 10 −2 Ω · cm or less in order to obtain good conductivity. Is preferred.

【0017】また、前記導電層の材質も公知のものが特
に制限なく採用される。例えば、銅ニッケル、アルミニ
ウム等が代表的である。上記導電層の厚みについても特
に制限されないが、一般には5〜70μmが適当であ
る。
The material of the conductive layer may be any known material without particular limitation. For example, copper nickel, aluminum, etc. are typical. The thickness of the conductive layer is not particularly limited, but generally 5 to 70 μm is suitable.

【0018】尚、両面に配線パターンを形成する場合、
それぞれの配線パターンは、接続が必要な箇所において
導通用スルーホールを設け、これに前記硬化性導電物質
を充填、硬化して形成された導通部によって電気的に接
続するか、導通用スルーホールの内面にメッキ層を形成
して電気的に接続した態様が好適である。
When wiring patterns are formed on both sides,
Each wiring pattern is provided with a through hole for conduction at a place where connection is required, and the conductive portion is filled with the curable conductive material and is electrically connected by a conductive portion formed by curing, or a through hole for conduction is formed. A mode in which a plated layer is formed on the inner surface and electrically connected is preferable.

【0019】上記の配線パターンのうち、配線パターン
(スルーホール部を含む)が硬化性導電物質によって構
成された態様について、本発明を適用した場合その効果
が顕著であり好適である。
Among the above-mentioned wiring patterns, the embodiment in which the wiring pattern (including the through hole portion) is made of a curable conductive material is suitable when the present invention is applied, because the effect is remarkable.

【0020】図1は、本発明の方法を実施する場合の一
態様を示す工程図であり、メッキ層と硬化性導電物質を
導通用スルーホールに充填、硬化してスルーホール部と
よりなる第1の配線パターン上に絶縁パターンを形成す
る態様を示す工程図である。
FIG. 1 is a process chart showing an embodiment for carrying out the method of the present invention. A plating layer and a curable conductive material are filled in a conduction through hole and cured to form a through hole portion. FIG. 6 is a process chart showing a mode of forming an insulating pattern on the first wiring pattern.

【0021】上記図において、絶縁基板への第1の配線
パターンの形成方法を具体的に例示すれば、(a)絶縁
基板1の両面にメッキ層2を形成後、(b)導通用スル
ーホール3を設け、(c)該導通用スルーホール3内に
硬化性導電物質4を充填、硬化し、(d)その硬化体表
面とメッキ層表面とが平滑化するように研削し、(e)
平滑化された面にエッチングレジスト5を配線パターン
に対応したパターンで被覆し、(f)次いで、エッチン
グを行い露出するメッキ層を除去し、(g)エッチング
レジストを除去することによる方法が挙げられる。
In the above figures, the method of forming the first wiring pattern on the insulating substrate is specifically illustrated. (A) After the plating layers 2 are formed on both surfaces of the insulating substrate 1, (b) through holes for conduction. 3 is provided, (c) the curable conductive material 4 is filled in the through hole 3 for conduction and cured, and (d) the surface of the cured body and the surface of the plating layer are ground to be smooth, and (e)
There is a method in which the smoothed surface is covered with an etching resist 5 in a pattern corresponding to the wiring pattern, (f) etching is then performed to remove the exposed plating layer, and (g) the etching resist is removed. .

【0022】上記の導通用スルーホール3の径は、特に
制限ないが、通常、硬化性導電物質の充填が容易となる
ように0.2mm以上、好ましくは0.3〜2mmの範
囲内で決定する。上記スルーホール用の貫通孔の形成方
法としては、ドリリング加工、パンチング加工、レーザ
ー加工等の回路基板の製造において用いられる公知の孔
の形成方法を限定なく採用することができる。
The diameter of the above-mentioned through hole 3 for conduction is not particularly limited, but is usually set to 0.2 mm or more, preferably 0.3 to 2 mm so that the curable conductive material can be easily filled. To do. As a method of forming the through hole for the through hole, a well-known method of forming a hole used in the manufacture of a circuit board such as drilling, punching, and laser processing can be used without limitation.

【0023】上記貫通孔には、硬化性導電物質4が充
填、硬化される。該硬化性導電物質の、絶縁基板の貫通
孔への充填は、通常、該硬化性導電物質が貫通孔の全空
間を満たし、且つ導電層の両表面より若干、好ましくは
0.05mm以上、最も好ましくは0.1〜2mm突出
するように充填する。硬化性導電物質の充填方法として
好適な方法を例示すると、印刷法によって1回或いは複
数回の塗布を行う方法、絶縁基板の表裏両面側から表裏
一対のスキージで圧入する方法、ロールコーター或いは
カーテンコーターによって充填し、余分の硬化性導電物
質をスキージで掻き取る方法等が挙げられる。
A curable conductive material 4 is filled and cured in the through hole. The filling of the curable conductive material into the through holes of the insulating substrate is usually such that the curable conductive material fills the entire space of the through holes and is slightly above both surfaces of the conductive layer, preferably at least 0.05 mm, It is preferably filled so as to project by 0.1 to 2 mm. Examples of suitable methods for filling the curable conductive material include a method of applying one or more times by a printing method, a method of press-fitting with a pair of front and back squeegees from both sides of the insulating substrate, a roll coater or a curtain coater. And the like, and the excess curable conductive substance is scraped off with a squeegee.

【0024】続いて、硬化性導電物質を硬化した後、そ
の硬化体における基板表面より突出した部分は平滑に研
削される。該硬化体の突出部を平滑に研削する方法とし
ては、一般にスラリー研磨、バフ研磨、スクラブ研磨等
の通常の研磨に用いられる方法等が一般に用いられる。
Then, after the curable conductive material is cured, the portion of the cured body protruding from the substrate surface is ground smoothly. As a method for smoothly grinding the protruding portion of the cured body, a method generally used for ordinary polishing such as slurry polishing, buff polishing, scrub polishing, etc. is generally used.

【0025】また、前記エッチングレジストとしては、
公知のエッチングレジストを限定なく使用することがで
き、例えばドライフィルム、レジストインク等を、パタ
ーンのファイン度によって適宜選択して使用することが
できる。また、エッチングレジストパターンは、エッチ
ング法に応じてポジパターン或いはネガパターンを適宜
採用しうる。例えば、テンティング法に代表されるエッ
チング法ではポジパターンを、半田剥離法、SES法に
代表されるエッチング法ではネガパターンを採用するの
が好ましい。
As the etching resist,
A known etching resist can be used without limitation, and for example, a dry film, a resist ink or the like can be appropriately selected and used depending on the fineness of the pattern. Further, as the etching resist pattern, a positive pattern or a negative pattern can be appropriately adopted depending on the etching method. For example, it is preferable to adopt a positive pattern in the etching method typified by the tenting method and a negative pattern in the etching method typified by the solder peeling method and the SES method.

【0026】本発明において、重要な要件は、上記のよ
うな種々の方法により形成された第1の配線パターン上
に感光性絶縁樹脂よりなる被覆層を形成した後、これを
現像して所定のパターンを形成する前に、即ち、第1の
配線パターンを含む絶縁基板の表面全体が感光性絶縁樹
脂によって被覆されている状態で、該被覆層の表面を化
学的にエッチング処理する点にある。
In the present invention, an important requirement is that after a coating layer made of a photosensitive insulating resin is formed on the first wiring pattern formed by the various methods as described above, the coating layer is developed and predetermined. Before forming the pattern, that is, in the state where the entire surface of the insulating substrate including the first wiring pattern is covered with the photosensitive insulating resin, the surface of the coating layer is chemically etched.

【0027】即ち、かかる構成により、エッチング液に
よる第1の配線パターンへの影響をほぼ完全に防止する
ことができると共に、該被覆層の現像時において、現像
液との接触が良好となり、エッチング処理速度を向上す
ることも可能となる。
That is, with this structure, the influence of the etching solution on the first wiring pattern can be almost completely prevented, and at the time of developing the coating layer, the contact with the developing solution becomes good, and the etching treatment is performed. It is also possible to improve the speed.

【0028】また、化学的なエッチングは、物理的なエ
ッチング、例えばサンドブラスト等の方法に比較して粗
面化される面の発熱がなく、その後の露光または現像処
理に影響を及ぼすこともない。
Further, the chemical etching does not generate heat on the surface to be roughened as compared with physical etching, such as sandblasting, and does not affect subsequent exposure or development processing.

【0029】本発明の方法を更に図1に準じて説明すれ
ば、(h)第1の配線パターン6を、感光性絶縁樹脂よ
りなる被覆層7によって被覆した後、(i)該被覆層
は、現像前に化学的にエッチング処理されて粗面化され
た処理面8が形成される。
The method of the present invention will be further described with reference to FIG. 1. (h) After covering the first wiring pattern 6 with a coating layer 7 made of a photosensitive insulating resin, (i) the coating layer is The processed surface 8 that has been roughened by being chemically etched before development is formed.

【0030】この場合、被覆層のエッチング処理は、現
像前であれば、露光前に実施してもよいし、露光後に実
施してもよい。
In this case, the etching treatment of the coating layer may be carried out before the exposure or after the exposure, as long as it is before the development.

【0031】本発明において、被覆層7は、ドライフィ
ルム、液状レジスト、ドライフィルム・液状レジスト併
用等の、種々の形態の感光性絶縁樹脂を使用した方法で
形成することができる。そのうち、特にドライフィルム
を用いる態様は、被覆層の厚み精度もよく、表・裏面同
時に形成できるため、より効率的に被覆層を形成するこ
とができる。
In the present invention, the coating layer 7 can be formed by a method using a photosensitive insulating resin of various forms such as a dry film, a liquid resist, a dry film / liquid resist combination and the like. Among them, particularly in the case of using the dry film, the thickness accuracy of the coating layer is good and the front and back surfaces can be formed simultaneously, so that the coating layer can be formed more efficiently.

【0032】また、被覆層を処理して得られる絶縁パタ
ーンの絶縁特性、長期信頼性等の点から、感光性絶縁樹
脂の材質としては、感光性エポキシ樹脂を用いることが
好ましい。
From the viewpoint of the insulation characteristics and long-term reliability of the insulating pattern obtained by treating the coating layer, it is preferable to use a photosensitive epoxy resin as the material of the photosensitive insulating resin.

【0033】上記被覆層は、加熱ロールを用いたラミネ
ーター、スクリーン印刷機、ロールコーター、カーテン
コーター等の公知の塗布装置を使用する感光性絶縁樹脂
の形態に応じて適宜選択して形成することができる。ま
た、該被覆層が溶剤を含む場合には十分に加熱乾燥を行
い、溶剤を除去することが好ましい。
The coating layer may be formed by appropriately selecting it according to the form of the photosensitive insulating resin using a known coating device such as a laminator using a heating roll, a screen printing machine, a roll coater and a curtain coater. it can. In addition, when the coating layer contains a solvent, it is preferable to sufficiently heat and dry it to remove the solvent.

【0034】本発明において、化学的なエッチング処理
に使用するエッチング液は、被覆層をエッチング可能な
ものであれば特に制限されない。具体的には、従来より
メッキスルーホールの形成に用いられているデスミア処
理液、例えばクロム酸、過マンガン酸塩等が好適に用い
られる。
In the present invention, the etching solution used for the chemical etching treatment is not particularly limited as long as it can etch the coating layer. Specifically, a desmear treatment liquid that has been conventionally used for forming plated through holes, such as chromic acid and permanganate, is preferably used.

【0035】また、上記エッチング処理の程度は、被覆
層の表面の荒さRaが0.2〜1となるように行うこと
が、その後に形成される絶縁パターンへの第2の配線パ
ターンの優れた密着性を達成する上で好ましい。
Further, the degree of the above-mentioned etching treatment is performed so that the surface roughness Ra of the coating layer is 0.2 to 1, which is excellent for the second wiring pattern formed on the insulating pattern formed thereafter. It is preferable for achieving adhesion.

【0036】本発明において、上記の被覆層に対する露
光は、エッチング処理された被覆層の表面が十分に硬化
する条件で行うことが好ましい。
In the present invention, the above-mentioned exposure of the coating layer is preferably carried out under the condition that the surface of the coating layer subjected to the etching treatment is sufficiently cured.

【0037】更に、図1に準じて説明すれば、(j)エ
ッチング処理が終了した被覆層は、前記した露光後、現
像されて所定の絶縁パターンが形成される。かかる絶縁
パターンは、例えば、第1の配線パターンと後で形成す
る第2の配線パターンとの間の導通を確保するためのバ
イアホール用開口部Aを含むものである。また、現像
後、所望により、絶縁パターンを加熱し更に硬化させる
ことも可能である。
Further, referring to FIG. 1, (j) the coating layer which has been subjected to the etching treatment is developed after the above-mentioned exposure to form a predetermined insulating pattern. Such an insulating pattern includes, for example, a via hole opening A for ensuring conduction between the first wiring pattern and a second wiring pattern formed later. After development, the insulating pattern can be heated and further cured, if desired.

【0038】本発明において、絶縁パターンを形成した
後、これに第2の配線パターン10が形成される。
In the present invention, after forming the insulating pattern, the second wiring pattern 10 is formed thereon.

【0039】即ち、図1に見られるように、(k)絶縁
パターン上にメッキ層を形成した後、(l)公知の方法
によりこれをエッチングして形成する方法が一般的であ
る。
That is, as shown in FIG. 1, it is general that (k) a plating layer is formed on the insulating pattern and then (l) it is etched by a known method.

【0040】上記方法において、第2の配線パターンは
特に限定されず、例えば信号線、電源線、グラウンド
線、電磁波シールド層等の配線パターンが挙げられる。
絶縁パターン上への配線パターンの形成方法は特に制限
されないが、例えば、銅ペースト、銀ペースト等に代表
される硬化性導電物質を用いて、印刷法等により形成す
る方法、化学メッキ、電気メッキ等で、絶縁層を含む全
ての基板上にメッキ層を形成し、該メッキ層をエッチン
グしてパターンを形成する方法等が挙げられる。但し、
該第2の配線パターンを最外層とする場合には、電子部
品を実装する必要から、メッキによる方法を採用するの
が一般的である。このときメッキ層の形成方法として
は、化学メッキ法のみを採用する方法、化学メッキ法と
電気メッキ法とを併用する方法を例示することができ
る。また、該メッキ層の材質は、公知の導電性金属であ
れば特に制限されないが、一般には、前記硬化性導電物
質の一成分として使用される導電性金属と同じ材質、例
えば銅等を選択する。また、メッキ層の厚みは、特に制
限されないが、通常50μm以下、好ましくは5μm〜
35μmとする。
In the above method, the second wiring pattern is not particularly limited, and examples thereof include signal lines, power supply lines, ground lines, electromagnetic wave shield layers, and other wiring patterns.
The method of forming the wiring pattern on the insulating pattern is not particularly limited, but for example, a method of forming by a printing method using a curable conductive material typified by copper paste, silver paste, etc., chemical plating, electroplating, etc. Then, a method of forming a plating layer on all the substrates including the insulating layer and etching the plating layer to form a pattern can be mentioned. However,
When the second wiring pattern is used as the outermost layer, it is necessary to mount an electronic component, and therefore a plating method is generally adopted. At this time, examples of the method of forming the plating layer include a method that employs only the chemical plating method and a method that uses both the chemical plating method and the electroplating method. The material of the plating layer is not particularly limited as long as it is a known conductive metal, but generally, the same material as the conductive metal used as a component of the curable conductive material, for example, copper or the like is selected. . The thickness of the plating layer is not particularly limited, but is usually 50 μm or less, preferably 5 μm to
35 μm.

【0041】なお、上記第2の配線パターンの形成の前
に、絶縁パターン表面、及び第1の配線パターン表面を
洗浄する目的で、酸洗、超音波洗浄等の洗浄処理を行う
ことも好適である。
Before the formation of the second wiring pattern, it is also preferable to carry out cleaning treatment such as pickling and ultrasonic cleaning for the purpose of cleaning the surface of the insulating pattern and the surface of the first wiring pattern. is there.

【0042】また、本発明においては、第2の配線パタ
ーン上に同様にして、更に、絶縁パターン及び配線パタ
ーンを順次積層することもできる。
Further, in the present invention, an insulating pattern and a wiring pattern can be sequentially laminated on the second wiring pattern in the same manner.

【0043】更に、本発明においては、得られた回路基
板を、プリプレグを介して積層し、高多層化することも
可能である。
Further, in the present invention, the obtained circuit boards may be laminated with a prepreg interposed therebetween to obtain a high multilayer structure.

【0044】[0044]

【発明の効果】本発明の回路基板の製造方法によれば、
絶縁基板に形成された第1の配線パターン上に絶縁パタ
ーンを形成し、該絶縁パターン上に更に他の層を積層す
る場合において、該絶縁パターンの表面の化学的な粗面
化処理を感光性絶縁樹脂よりなる被覆層の現像による絶
縁パターン形成前に実施することにより、第1の配線パ
ターンへのエッチングの悪影響を殆ど防止すると共に、
極めて良好な粗面を形成することが可能である。
According to the method of manufacturing a circuit board of the present invention,
When an insulating pattern is formed on the first wiring pattern formed on the insulating substrate and another layer is further laminated on the insulating pattern, the surface of the insulating pattern is chemically roughened by photosensitivity. By carrying out before the formation of the insulating pattern by developing the coating layer made of an insulating resin, most of the adverse effects of etching on the first wiring pattern are prevented, and
It is possible to form a very good rough surface.

【0045】従って、絶縁パターン上に第2の配線パタ
ーンのような他の層を高い接合性で且つ簡易な操作で形
成することができる。
Therefore, another layer such as the second wiring pattern can be formed on the insulating pattern with high bondability and by a simple operation.

【0046】[0046]

【実施例】以下、本発明を具体的に説明するために実施
例を示すが、本発明はこれらの実施例に限定されるもの
ではない。
EXAMPLES Examples will be shown below for specifically explaining the present invention, but the present invention is not limited to these examples.

【0047】実施例1 以下の方法により、導電性を有する硬化体を与える硬化
性ペーストを調製し、プリント回路基板の製造を実施し
た。即ち、平均粒径6.8μm、タップ密度2.99g
/cm3、比表面積4200cm2/gの樹枝状電解銅粉
に、リノール酸を銅粉表面に対し、0.25×10-5m
mol/cm2の割合で配合し、窒素雰囲気下で15分
間、乳鉢により予備混合した。このようにして得た前処
理銅粉を、ネオペンチルグリコールグリシジルエーテル
(エポキシ当量=150)/ノボラック型フェノール樹
脂(ヒドロキシ当量=105)=74/26(重量比)
のバインダー100重量部に対し、456重量部添加
し、更に、2−エチル−4−メチルイミダゾールを、バ
インダー100重量部に対し、2.8重量部添加した
後、3本ロールミルで30分間混練して銅ペーストとし
た。
Example 1 A curable paste that gives a cured product having conductivity was prepared by the following method, and a printed circuit board was manufactured. That is, average particle size 6.8 μm, tap density 2.99 g
/ Cm3, specific surface area 4200cm2 / g Dendritic electrolytic copper powder, linoleic acid to the copper powder surface 0.25 × 10-5m
The ingredients were blended at a ratio of mol / cm 2 and premixed in a mortar for 15 minutes under a nitrogen atmosphere. The pretreated copper powder thus obtained was mixed with neopentyl glycol glycidyl ether (epoxy equivalent = 150) / novolac type phenol resin (hydroxy equivalent = 105) = 74/26 (weight ratio).
456 parts by weight to 100 parts by weight of the binder, and 2.8 parts by weight of 2-ethyl-4-methylimidazole to 100 parts by weight of the binder, and then kneaded for 30 minutes with a three-roll mill. As a copper paste.

【0048】続いて、図1に示す工程に従って回路基板
の製造を実施した。
Subsequently, a circuit board was manufactured according to the steps shown in FIG.

【0049】(a)両面に導電層を有する絶縁基板とし
て、厚さ1.6mmのガラス基材エポキシ樹脂銅張り積
層板を使用して、(b)直径0.4mmφの貫通孔3を
ドリル加工により設けた。
(A) A 1.6 mm-thick glass substrate epoxy resin copper-clad laminate is used as an insulating substrate having conductive layers on both sides, and (b) a through hole 3 having a diameter of 0.4 mmφ is drilled. Provided by.

【0050】(c)該貫通孔3に硬化性導電物質4とし
て、上記の方法で調製した銅ペーストをスクリーン印刷
法により充填した。該銅ペーストを電気炉にて80℃6
0分、180℃60分の条件で硬化した。
(C) The through hole 3 was filled with the copper paste prepared by the above method as the curable conductive material 4 by the screen printing method. The copper paste is heated in an electric furnace at 80 ° C. 6
It was cured under conditions of 0 minutes and 180 ° C. for 60 minutes.

【0051】(d)次に、320番及び600番のバフ
を順次使用して、硬化した銅ペーストの硬化体が突出し
た面を研削し、該硬化体を含む導電層表面を平滑化し
た。
(D) Next, the buffs of No. 320 and No. 600 were sequentially used to grind the surface of the hardened copper paste from which the hardened body protruded, and the surface of the conductive layer containing the hardened body was smoothed.

【0052】(e)次いで、平滑化された導電層表面
に、エッチングレジスト5としてドライフィルム(ハー
キュレス(株)社製「アクアマーCF」1.5mil)
をラミネートし、露光、現像してレジストパターンを形
成した。
(E) Next, a dry film ("Aquamer CF" 1.5 mil manufactured by Hercules Co., Ltd.) was formed as an etching resist 5 on the smoothed conductive layer surface.
Was laminated, exposed and developed to form a resist pattern.

【0053】その後、(f)塩化第2銅エッチング液で
エッチングを行い、(g)エッチングレジストを剥離す
ることによって第1の配線パターン6を形成した。
Thereafter, (f) etching was performed with a cupric chloride etching solution, and (g) the etching resist was peeled off to form the first wiring pattern 6.

【0054】次いで、(h)スルーホールを含む第1の
配線パターン6上に、感光性エポキシ樹脂よりなる感光
性絶縁樹脂をスクリーン印刷法により全面に塗布し、乾
燥して40μmの被覆層7を形成した後、(i)日本シ
ェーリング(株)社製のセキュリガントPを絶縁層表面
に接触させてその全面を粗面化した。粗面化処理後の絶
縁層表面の平均粗さは、Ra=0.46μmであった。
Next, (h) a photosensitive insulating resin made of a photosensitive epoxy resin is applied to the entire surface of the first wiring pattern 6 including the through holes by a screen printing method and dried to form a coating layer 7 having a thickness of 40 μm. After the formation, (i) Securigant P manufactured by Nippon Schering Co., Ltd. was brought into contact with the surface of the insulating layer to roughen the entire surface. The average roughness of the insulating layer surface after the surface roughening treatment was Ra = 0.46 μm.

【0055】(j)次いで、上記被覆層7を露光、現像
して絶縁層にバイアホール用開口部Aを有する絶縁パタ
ーンを形成した後、加熱硬化を行った。上記現像に要し
た時間は56秒であった。
(J) Next, the coating layer 7 was exposed and developed to form an insulating pattern having an opening A for a via hole in the insulating layer, followed by heat curing. The time required for the development was 56 seconds.

【0056】(k)基板表面に化学メッキ、電気メッキ
を施し、厚み10μmのメッキ層9を形成した。化学メ
ッキ浴、電気メッキ浴はそれぞれ日本シェーリング
(株)社製のユニガント、カパラシドGSを使用し、電
気メッキは電流密度5A/dm2の条件で行った。次い
で、(l)上記(e)、(f)、(g)の工程に準じて
第2の配線パターン10を形成した。
(K) The surface of the substrate was subjected to chemical plating and electroplating to form a plating layer 9 having a thickness of 10 μm. As the chemical plating bath and the electroplating bath, unigant and Kaparaside GS manufactured by Nippon Schering Co., Ltd. were used, respectively, and the electroplating was performed under the condition of a current density of 5 A / dm 2 . Then, (l) the second wiring pattern 10 was formed according to the steps (e), (f), and (g).

【0057】得られた回路基板の表裏に位置し、且つ共
通するスルーホールに接続する第2の配線パターン10
間の抵抗を測定した結果、34mΩであった。また、J
ISC−5012の熱衝撃試験(−65℃×30分←→
125℃30分のサイクル)において、サイクル数50
0回経過後も、上記の多層回路基板の表裏に位置する第
2の配線パターン間の抵抗の上昇は見られず、また第2
の配線パターンと絶縁層との間の密着性は良好であっ
た。
The second wiring pattern 10 located on the front and back of the obtained circuit board and connected to a common through hole.
As a result of measuring the resistance between them, it was 34 mΩ. Also, J
Thermal shock test of ISC-5012 (-65 ° C x 30 minutes ← →
50 cycles at 125 ° C for 30 minutes)
After the lapse of 0 times, no increase in the resistance between the second wiring patterns located on the front and back of the multilayer circuit board was observed, and
The adhesion between the wiring pattern and the insulating layer was good.

【0058】比較例1 図2に示す工程によって回路基板を製造した。Comparative Example 1 A circuit board was manufactured by the steps shown in FIG.

【0059】即ち、(a)〜(h)までは、図1に示す
実施例1と同様にしていて、第1の配線パターンの形成
6及び被覆層7の形成を行った後、(i)実施例1と同
様な条件で、露光、現像を行いバイヤホール部Aを有す
る絶縁パターンを形成した後、加熱硬化し、上記の現像
に要した時間は61秒であった。
That is, (a) to (h) are the same as in Example 1 shown in FIG. 1, and after forming the first wiring pattern 6 and forming the covering layer 7, (i) Exposure and development were performed under the same conditions as in Example 1 to form an insulating pattern having a via hole portion A, followed by heating and curing, and the time required for the above development was 61 seconds.

【0060】(j)絶縁パターンの粗面化処理を実施例
1と同様にして行った。粗面化された絶縁パターンの表
面粗さは、Ra=0.49μmであった。
(J) The surface roughening treatment of the insulating pattern was performed in the same manner as in Example 1. The surface roughness of the roughened insulating pattern was Ra = 0.49 μm.

【0061】次いで、図1の(k)(l)に示すよう
に、実施例1と同様にして、絶縁パターン上に第21の
配線パターン10を形成した。
Then, as shown in (k) and (l) of FIG. 1, a 21st wiring pattern 10 was formed on the insulating pattern in the same manner as in Example 1.

【0062】得られた回路基板の表裏に位置し、且つ共
通するスルーホールに接続する第2の配線パターン10
間の抵抗を測定した結果、導通が殆どなかった。これ
は、絶縁パターン形成後のエッチング処理により、スル
ーホール内に充填、硬化された硬化性導電物質の硬化体
が侵食され、その表面の導通が低下したことによるもの
と推定される。
The second wiring pattern 10 located on the front and back of the obtained circuit board and connected to a common through hole.
As a result of measuring the resistance between them, there was almost no continuity. It is presumed that this is because the hardened body of the curable conductive material filled and hardened in the through hole was eroded by the etching treatment after the formation of the insulating pattern, and the conduction on the surface was lowered.

【0063】実施例2 絶縁基板の表面に実施例1で用いた銅ペーストをスクリ
ーン印刷し、電気炉にて180℃、60分間硬化させる
ことにより、第1の配線パターンを形成した。
Example 2 The first wiring pattern was formed by screen-printing the copper paste used in Example 1 on the surface of an insulating substrate and curing it at 180 ° C. for 60 minutes in an electric furnace.

【0064】次いで、前記した実施例1の図1に示す
(h)〜(j)と同様にして該第1の配線パターン上に
被覆層の形成、粗面化処理、露光、現像を実施して絶縁
パターンの形成を行った。上記粗面化された面の粗さ
は、Ra=0.44μmであり、現像に要した時間は5
5秒であった。
Then, in the same manner as in (h) to (j) of FIG. 1 of the first embodiment, a coating layer is formed on the first wiring pattern, roughening treatment, exposure and development are performed. To form an insulating pattern. The roughness of the roughened surface is Ra = 0.44 μm, and the time required for development is 5
It was 5 seconds.

【0065】その後、実施例1の図1に示す(k)
(l)と同様に、メッキ層の形成及びエッチングを実施
して回路基板を得た。
After that, as shown in FIG. 1 of the first embodiment, (k)
Similarly to (l), formation of a plating layer and etching were performed to obtain a circuit board.

【0066】得られた回路基板の各層間の接続抵抗を測
定した結果、50mΩ/穴以下であった。また、JIS
C−5102の熱衝撃試験(−65℃×30分←→1
25℃×30分のサイクル)において、サイクル数50
0回経過後も、上記の多層回路基板の各層間の抵抗の上
昇は見られず、また、第2の配線パターンの密着性も良
好であった。
The connection resistance between the respective layers of the obtained circuit board was measured and found to be 50 mΩ / hole or less. Also, JIS
Thermal shock test of C-5102 (-65 ° C x 30 minutes ← → 1
50 cycles at 25 ° C x 30 minutes)
After 0 times, no increase in resistance between the layers of the multilayer circuit board was observed, and the adhesion of the second wiring pattern was good.

【図面の簡単な説明】[Brief description of drawings]

【図1】 本発明の方法の代表的な態様を示す回路基板
の断面図である。
FIG. 1 is a cross-sectional view of a circuit board showing a typical aspect of the method of the present invention.

【図2】 従来の方法によって得られる回路基板の工程
図である。
FIG. 2 is a process drawing of a circuit board obtained by a conventional method.

【符号の説明】[Explanation of symbols]

1 絶縁基板 2 導電層 3 貫通孔 4 硬化性導電物質 5 エッチングレジスト 6 第1の配線パターン 7 絶縁層 8 絶縁層の粗面 9 メッキ層 10 第2の配線パターン A バイアホール用開口部 1 Insulating Substrate 2 Conductive Layer 3 Through Hole 4 Curable Conductive Material 5 Etching Resist 6 First Wiring Pattern 7 Insulating Layer 8 Rough Surface of Insulating Layer 9 Plating Layer 10 Second Wiring Pattern A Via Hole Opening

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】絶縁基板上に形成された配線パターン上に
感光性絶縁樹脂よりなる被覆層を形成した後、該被覆層
を露光、現像して該配線パターンの少なくとも一部を露
出させた絶縁パターンを有する回路基板を製造するに際
し、上記被覆層の現像を行う前に該被覆層の表面を化学
的にエッチング処理して粗面化することを特徴とする回
路基板の製造方法。
1. An insulating structure in which a coating layer made of a photosensitive insulating resin is formed on a wiring pattern formed on an insulating substrate, and the coating layer is exposed and developed to expose at least a part of the wiring pattern. A method for producing a circuit board, characterized in that, when a circuit board having a pattern is produced, the surface of the coating layer is chemically etched to roughen the surface before the development of the coating layer.
JP26652893A 1993-10-25 1993-10-25 Manufacture of circuit board Pending JPH07122853A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP26652893A JPH07122853A (en) 1993-10-25 1993-10-25 Manufacture of circuit board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP26652893A JPH07122853A (en) 1993-10-25 1993-10-25 Manufacture of circuit board

Publications (1)

Publication Number Publication Date
JPH07122853A true JPH07122853A (en) 1995-05-12

Family

ID=17432142

Family Applications (1)

Application Number Title Priority Date Filing Date
JP26652893A Pending JPH07122853A (en) 1993-10-25 1993-10-25 Manufacture of circuit board

Country Status (1)

Country Link
JP (1) JPH07122853A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007049194A (en) * 2006-10-23 2007-02-22 Dainippon Printing Co Ltd Printed-circuit board, and manufacturing method thereof

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007049194A (en) * 2006-10-23 2007-02-22 Dainippon Printing Co Ltd Printed-circuit board, and manufacturing method thereof
JP4485505B2 (en) * 2006-10-23 2010-06-23 大日本印刷株式会社 Printed circuit board and method for manufacturing printed circuit board

Similar Documents

Publication Publication Date Title
JP4300687B2 (en) Manufacturing method of multilayer printed wiring board using adhesive film
US5473120A (en) Multilayer board and fabrication method thereof
JP2007235164A (en) Multilayer printed wiring board
JPH06318783A (en) Manufacturing method of multilayered circuit substrate
JP2003008228A (en) Multilayer printed wiring board and method of manufacturing the same
JPH02159789A (en) Manufacture of printed wiring board
JPH06275950A (en) Manufacture of wiring board
JP3217381B2 (en) Method for manufacturing multilayer wiring board
JPH11307687A (en) Package board
JPH05327224A (en) Manufacture of multilayer wiring board and multi-layer wiring board manufactured by the manufacture
JPH07122853A (en) Manufacture of circuit board
JP4159136B2 (en) Multilayer printed wiring board
JPH05283865A (en) Manufacture of multilayer flexible printed-circuit board
JPH0730255A (en) Multilayer printed circuit board and its manufacturing method
JPH0573359B2 (en)
JPH05243728A (en) Manufacture of circuit board
JPH098458A (en) Printed-wiring board and manufacture thereof
JPH06232560A (en) Multilayer circuit board and manufacture thereof
EP0590635B1 (en) A method for producing a multi-layered printed wiring board
JPH05129781A (en) Manufacture of multilayer circuit board
JP2953542B2 (en) Circuit board manufacturing method
JPH10190224A (en) Multilayer printed wiring board and its manufacture
JP2002271026A (en) Multi-layer printed wiring board and manufacturing method therefor
JPH08264955A (en) Multilayer circuit board and manufacture thereof
JPH11199738A (en) Fluororesin composition and multilayer printed wiring board