JPH05233516A - コマンド設定システム - Google Patents

コマンド設定システム

Info

Publication number
JPH05233516A
JPH05233516A JP3195992A JP3195992A JPH05233516A JP H05233516 A JPH05233516 A JP H05233516A JP 3195992 A JP3195992 A JP 3195992A JP 3195992 A JP3195992 A JP 3195992A JP H05233516 A JPH05233516 A JP H05233516A
Authority
JP
Japan
Prior art keywords
command
control device
setting system
controller
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3195992A
Other languages
English (en)
Inventor
Kyoko Hase
京子 長谷
Masayuki Osada
雅之 長田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP3195992A priority Critical patent/JPH05233516A/ja
Publication of JPH05233516A publication Critical patent/JPH05233516A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Exchange Systems With Centralized Control (AREA)
  • Small-Scale Networks (AREA)

Abstract

(57)【要約】 【目的】 本発明は、交換機システムに用いられるI/
O制御装置とI/O装置とを接続するコマンド設定シス
テムに関し、I/O制御装置に同時に複数のI/O装置
を接続することができるコマンド設定システムを提供す
ることを目的としている。 【構成】 上位装置と接続されるチャネルコントローラ
2と、該チャネルコントローラ2に接続されるコモン
バス3と、該コモンバス3と接続されるI/O制御装置
4と、該I/O制御装置4と接続される内部バス10
と、該内部バス10に接続される複数のI/O装置5と
で構成されたシステムにおいて、前記I/O制御装置4
内にチャネルコントローラ2を介して送られてくるコマ
ンドを保持するコマンドレジスタ11を設け、I/O制
御装置4は、このコマンドレジスタ11に保持されたコ
マンドの内容に従って内部バス10に接続されたI/O
装置5と接続を行うように構成する。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、交換機システム等に用
いられるI/O制御装置とI/O装置とを接続するコマ
ンド設定システムに関する。
【0002】
【従来の技術】図9は従来システムの構成例を示すブロ
ック図である。図において、1は中央制御装置(C
C)、2は該CC1と接続されるチャネルコントローラ
(CHC)、3はCHC2と接続されるコモンバス、4
は該コモンバス3と接続されるI/O制御装置(IO
C)である。6はCC1と接続される主記憶装置(M
M)である。このように、I/O制御装置4は、コモン
バス3を経由してCHC2配下に接続される構成になっ
ている。このI/O制御装置4に接続されるI/O装置
5は、図に示すようにI/O制御装置4に芋づる式に接
続されている。ここで、I/O制御装置4に接続される
装置はI/O装置5に限るものではなく、その他の装置
であってもよいが、いずれにしても芋づる式に接続され
る。
【0003】このように構成されたシステムにおいて、
MM6に格納されているデータはCC1により読出さ
れ、CHC2、コモンバス3経由でI/O制御装置4内
のバッファ(図示せず)に一度保持された後、I/O装
置5に送られる。CC1からCHC2を経由してI/O
制御装置4に送られるコマンドフォーマット例を示す図
である。ここでは、コマンドは例えば16ビットで構成
され、頭の0ビットはスタートビットのS、1,2ビッ
ト目が“0”、3ビットから7ビット目までがI/O制
御装置4の動作を指示するコマンドCMCである。残り
のビットはオール“0”である。
【0004】このコマンドは、I/O制御装置4内に含
まれるコマンドレジスタ4aに記憶され、I/O制御装
置4はこのコマンドレジスタ4aから指示コマンド部分
を読出して解読するようになっている。このように構成
されたシステムで、CC1からI/O装置5を制御した
い場合には、先ずI/O制御装置4に図10に示すよう
な送信コマンドを送って、I/O制御装置4がI/O装
置5を制御するようになっている。
【0005】図11は従来システムの動作を示すフロー
チャートで、MM6内のデータをI/O装置5に書込む
データ書込みコマンド“WRDT”を発行した時の動作
を示す。ここでは、I/O制御装置4を装置A,I/O
装置5を装置Bとして示している。先ず、CHC2経由
でCC1が“WRDT”コマンドを発行すると(S
1)、このWRDTコマンドは装置A内のコマンドレジ
スタ4aに記憶される。
【0006】装置Aは、コマンドレジスタ4aに記憶さ
れているWRDTコマンドを読出して解読し、装置Aの
ファームウェアでコマンド処理を行う(S2)。解読の
結果、装置Bにデータを書き込むコマンドであった場合
には、装置Aは装置Bにデータを書き込む準備を行う
(S3)。準備がととのったら、CC1はMM6から装
置Aを経由して装置Bにデータの送信を行う(S4)。
そして、装置Bへのデータの書込みが終了したら、動作
が終了する(S5)。
【0007】
【発明が解決しようとする課題】前述した従来システム
では、I/O制御装置4には他の装置、例えばI/O装
置5は芋づる式でしか接続できないため、I/O装置4
には1台のI/O装置しか接続できなかった。しかも、
上位装置からI/O装置に直接データを書き込むことが
できないため、一旦I/O制御装置4にコマンドを取り
込んでからI/O制御装置4経由でI/O装置5にデー
タを書き込むようになっていた。
【0008】このような従来システムでは、I/O装置
を更に複数接続するためには、I/O装置にそのための
機能を持たせる必要があり、かつ、I/O装置に芋づる
式に接続することになるため、CCから最後の接続装置
にデータを書き込むまでのオーバヘッドが大きくなりす
ぎるという問題があった。
【0009】本発明はこのような課題に鑑みてなされた
ものであって、I/O制御装置に同時に複数のI/O装
置を接続することができるコマンド設定システムを提供
することを目的としている。
【0010】
【課題を解決するための手段】図1は本発明の原理ブロ
ック図である。図9と同一のものは、同一の符号を付し
て示す。図において、2は上位装置と接続されるチャネ
ルコントローラ (CHC)、3は該チャネルコントロ
ーラ2に接続されるコモンバス、4は該コモンバス3と
接続されるI/O制御装置、10は該I/O制御装置4
と接続される内部バス、5は該内部バス10に接続され
る複数のI/O装置である。11は前記I/O制御装置
4内に設けられた、チャネルコントローラ4を介して送
られてくるコマンドを保持するコマンドレジスタであ
る。
【0011】
【作用】I/O制御装置4に内部バス10を接続するよ
うにした。これにより、I/O制御装置4に内部バス1
0を介して複数のI/O装置5を接続することができる
ようになる。このように、従来の芋づる式からパラレル
接続方式に接続方式を変更することで、このコマンドレ
ジスタ11に記憶されたコマンドの内容に従って内部バ
ス10に接続されたI/O装置5とどのようにでも接続
を行えるようになる。
【0012】
【実施例】以下、図面を参照して本発明を詳細に説明す
る。図2は本発明で用いるコマンドフォーマット例を示
す図である。コマンドフォーマットのビット数は0から
15までの16ビット構成である。3ビット目から7ビ
ット目までは、I/O制御部4の動作を指示するための
コマンドCMCが入る。図の8〜10ビット目は、特定
のI/O装置5を指定するためのI/O特定ビット領域
20である。
【0013】例えば、8ビット目に“1”が立っていた
ら、I/O装置である装置Bが指定されたことになり、
9ビット目に“1”が立っていたら、装置Cが指定され
たことになり、10ビット目に“1”が立っていたら、
装置Dが指定されたことになる。なお、図ではI/O装
置5を指定するのに、8〜10ビットまでしか使用して
いないが、I/O装置5の数に応じてこのビット数は増
やすことができる。
【0014】I/O制御装置4は、コマンドレジスタ1
1に記憶されている図2に示すようなコマンドフォーマ
ットを読出して解読し、特定のI/O装置5へのデータ
書込みであった場合には、そのI/Oとの間にパスを張
り、データの書込みを行う。
【0015】図3は本発明の動作を示すフローチャート
で、データ書込みコマンド“WRDT”を発行した時の
動作を示す。ここでは、I/O制御装置4を装置A,I
/O装置5をそれぞれ装置B,装置C,装置Dとして示
している。I/O装置5としは、B,C,Dの3台接続
された場合を示す。先ず、CHC2経由で上位装置(例
えばCC)が“WRDT”コマンドを発行すると(S
1)、このWRDTコマンドはCHC経由で装置A内の
コマンドレジスタ11に記憶される。
【0016】装置Aは、コマンドレジスタ11に記憶さ
れているWRDTコマンドを読出して解読し、装置Aの
ファームウェアでコマンド処理を行う(S2)。そし
て、装置AはフォーマットのうちのI/O特定ビット領
域20を参照して、どの装置を指定しているかをチェッ
クする(S3)。指定されている装置が確定したら、指
定された装置にデータを書き込む準備を行う(S4)。
準備がととのったら、装置Aから装置B,C,Dのいず
れか指定された装置にデータの送信を行う(S5)。そ
して、当該装置へのデータの書込みが終了したら、動作
が終了する(S6)。
【0017】図4は本発明の一実施例を示す構成ブロッ
ク図である。図1と同一のものは、同一の符号を付して
示す。図に示す実施例では、I/O装置5としてディス
ク装置(DK)が#0〜#2まで3台接続されている場
合を示している。この時の実施例で用いるコマンドフォ
ーマットは、図5に示すようなものとなる。命令コマン
ド領域(3ビット目〜7ビット目まで)にはディスク装
置へのデータ書込み指示を示すコマンドである“WRD
T”が書き込まれている。そして、I/O特定ビット領
域20には9ビット目に“1”が立っている。
【0018】図5に示すようなフォーマットのコマンド
がI/O制御装置4にCHC2を経由して入り、コマン
ドレジスタ11に記憶される。I/O制御装置4は内部
のファームウェアにより、コマンドレジスタ11からこ
のコマンドを読み出し、DK#1にデータを書き込む命
令であると判断する。
【0019】次に、I/O制御装置4は、内部バス10
のDK#1宛にデータ書込みコマンド及びデータを送信
する。なお、この時I/O制御装置4の配下に接続され
ているバスの種類によって、制御に用いられるファーム
ウェアの制御方法は異なる。
【0020】図6は実施例の動作を示すフローチャート
である。I/O制御装置4は、装置Aとして示してい
る。先ず、上位装置(CC)からCHC2経由でコマン
ドが発行される(S1)。このコマンドは、DK#1を
指定する“WRDT”コマンドであるものとする。この
コマンドは装置Aのコマンドレジスタ11に記憶され
る。
【0021】装置Aは、コマンドレジスタ11に記憶さ
れているコマンドを読出して、そのファームウェアで、
コマンドの処理を行う(S2)。I/O特定ビット領域
20を参照して、DK#0が指定されているかどうかチ
ェックする(S3)。そうであった場合には、指定され
た装置にデータを書き込む準備を行い(S6)、装置A
から当該ディスク装置へのデータ送信を行い(S7)、
全てのデータの送信が終了した場合に、書込み処理が終
了する(S8)。
【0022】ステップS3において、DK#0が指定さ
れていなかった場合には、次にDK#1が指定されてい
るかどうかチェックする(S4)。そうであった場合に
は、指定された装置にデータを書き込む準備を行い(S
6)、装置Aから当該ディスク装置へのデータ送信を行
い(S7)、全てのデータの送信が終了した場合に、書
込み処理が終了する(S8)。
【0023】ステップS4において、DK#1が指定さ
れていなかった場合には、次にDK#2が指定されてい
るかどうかチェックする(S5)。この場合には、当然
にDK#2が指定されていることになるので、指定され
た装置にデータを書き込む準備を行い(S6)、装置A
から当該ディスク装置へのデータ送信を行い(S7)、
全てのデータの送信が終了した場合に、書込み処理が終
了する(S8)。
【0024】図7は、本発明の他の実施例を示す構成ブ
ロック図である。図1,図9と同一のものは、同一の符
号を付して示す。図に示す実施例は、CC1より与えら
れるコマンドでI/O装置5を指定する場合に、I/O
装置5とI/O特定ビット領域20をビット対応に指定
するのではなく、I/O特定ビット領域20にエンコー
ドされたデータとして与えるようにするものである。例
えば、第10番目のI/O装置を指定する時には、I/
O特定ビット領域20が4ビットであるものとして、#
0から始まるものとすると、第10番目を指定するコー
ドは“0111”となる。これで#9が指定される。
【0025】図4に示す実施例の場合、I/O特定ビッ
ト領域のビットがI/O装置5と1対1に対応している
ので、4ビット領域では4台のI/O装置しか指定でき
ないが、この実施例のように4ビットをエンコードして
用いると、16台のI/O装置を指定することができ
る。
【0026】但し、各I/O装置5内にエンコードされ
て送られてくるI/O指定信号をデコードするためのデ
コーダが必要となる。図5の12は、エンコード信号を
デコードするためのデコーダである。
【0027】このように構成されたシステムにおいて、
CC1から図8に示すようなコマンドフォーマットが送
られてきたものとする。I/O特定ビット領域20内の
データは“0101”である。8ビット目の方がMSB
であるものとすると、このデータをデコードすると
“5”となる。従って、この場合には第6番目のI/O
装置を指定していることになる。第6番目のI/O装置
5は、デコーダ12でデコードした値が自己の番号であ
る“5”と一致すると、I/O制御装置4との間にパス
を張り、MPR1からのデータを順次読込んでいく。
【0028】上述の実施例では、I/O制御装置4の制
御方式として内蔵のファームウェアを用いた場合を例に
とって説明した。しかしながら、本発明はこれに限るも
のではなく、ハードウェアにより制御するようにしても
よい。また、I/O制御装置4に接続される装置もI/
O装置5に限る必要はなく、他の種類の装置であっても
よい。
【0029】
【発明の効果】以上、詳細に説明したように、本発明に
よればI/O制御装置に同時に複数のI/O装置を接続
することができるコマンド設定システムを提供すること
ができる。
【図面の簡単な説明】
【図1】本発明の原理ブロック図である。
【図2】本発明で用いるコマンドフォーマット例を示す
図である。
【図3】本発明の動作を示すフローチャートである。
【図4】本発明の一実施例を示す構成ブロック図であ
る。
【図5】実施例で用いるコマンドフォーマット例を示す
図である。
【図6】実施例の動作を示すフローチャートである。
【図7】本発明の他の実施例を示す構成ブロック図であ
る。
【図8】実施例で用いるコマンドフォーマット例を示す
図である。
【図9】従来システムの構成例を示すブロック図であ
る。
【図10】コマンドのフォーマット例を示す図である。
【図11】従来システムの動作を示すフローチャートで
ある。
【符号の説明】
2 チャネルコントローラ 3 コモンバス 4 I/O制御装置 5 I/O装置 10 内部バス 11 コマンドレジスタ

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】 上位装置と接続されるチャネルコントロ
    ーラ (2)と、 該チャネルコントローラ(2)に接続されるコモンバス
    (3)と、 該コモンバス(3)と接続されるI/O制御装置(4)
    と、 該I/O制御装置(4)と接続される内部バス(10)
    と、 該内部バス(10)に接続される複数のI/O装置
    (5)とで構成されたシステムにおいて、 前記I/O制御装置(4)内にチャネルコントローラ
    (2)を介して送られてくるコマンドを保持するコマン
    ドレジスタ(11)を設け、I/O制御装置(4)は、
    このコマンドレジスタ(11)に保持されたコマンドの
    内容に従って内部バス(10)に接続されたI/O装置
    (5)と接続を行うようにしたことを特徴とするコマン
    ド設定システム。
  2. 【請求項2】 前記コマンド内に内部バス(10)と接
    続されるI/O装置(5)の数だけのビットを有するI
    /O特定ビット領域(20)を設け、 前記I/O制御装置(4)は、このI/O特定ビット領
    域(20)に“1”が立っているI/O装置(5)と接
    続を行うようにしたことを特徴とする請求項1記載のコ
    マンド設定システム。
  3. 【請求項3】 前記特定ビット領域(20)に内部バス
    (10)に接続されるI/O装置(5)の数だけのエン
    コードされたデータを設定すると共に、 各I/O装置(5)内にはこのエンコードされたデータ
    をデコードするデコーダ(12)を設け、 前記I/O制御装置(4)は、デコーダ(12)でデコ
    ードされた値が自己の番号と一致したI/O装置(5)
    と接続するようにしたことを特徴とする請求項2記載の
    コマンド設定システム。
JP3195992A 1992-02-19 1992-02-19 コマンド設定システム Pending JPH05233516A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3195992A JPH05233516A (ja) 1992-02-19 1992-02-19 コマンド設定システム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3195992A JPH05233516A (ja) 1992-02-19 1992-02-19 コマンド設定システム

Publications (1)

Publication Number Publication Date
JPH05233516A true JPH05233516A (ja) 1993-09-10

Family

ID=12345502

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3195992A Pending JPH05233516A (ja) 1992-02-19 1992-02-19 コマンド設定システム

Country Status (1)

Country Link
JP (1) JPH05233516A (ja)

Similar Documents

Publication Publication Date Title
JPH0719426B2 (ja) デイスク制御装置
JPH04363746A (ja) Dma機能を有するマイクロコンピュータシステム
JPH05233516A (ja) コマンド設定システム
JPS6162961A (ja) 入出力機器
JP3480961B2 (ja) メモリアクセス方法
JP2849804B2 (ja) メモリーアクセスのインターフェイス回路及びメモリーアクセスの方法
JPH05204830A (ja) 入出力制御装置
JPH06164595A (ja) シリアルバス制御装置
JPH06250965A (ja) 入出力制御装置
JPS6186859A (ja) バス選択装置
JPH02136921A (ja) レジスタアクセス方式
JPH0520244A (ja) 情報処理装置
JPH077372B2 (ja) アドレス割当て装置
JPH0279149A (ja) 記録装置のデータ転送方式
JPH02148122A (ja) 磁気ディスク制御装置
JPH04352267A (ja) 情報処理装置
JPH11191088A (ja) 外部補助記憶装置
JPS6398736A (ja) アドレス制御回路
JPH01183753A (ja) 入出力制御装置
JPS61292739A (ja) メモリ装置
JPH11249958A (ja) メモリ制御システム
JPH02183331A (ja) マイクロコンピュータ
JPH06139067A (ja) 命令解読装置
JPH0326177A (ja) 画像データの圧縮伸張コントローラ
JPH039445A (ja) 記憶素子制御回路

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20020409