JPH05232256A - パルス幅測定タイマ - Google Patents
パルス幅測定タイマInfo
- Publication number
- JPH05232256A JPH05232256A JP3622592A JP3622592A JPH05232256A JP H05232256 A JPH05232256 A JP H05232256A JP 3622592 A JP3622592 A JP 3622592A JP 3622592 A JP3622592 A JP 3622592A JP H05232256 A JPH05232256 A JP H05232256A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- external input
- pulse width
- counter
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Measurement Of Unknown Time Intervals (AREA)
Abstract
(57)【要約】
【目的】 外部入力信号のＨパルス幅とＬパルス幅のど
ちらか一方、または両方のパルス幅を測定できるパルス
幅測定タイマを得る。 【構成】 カウンタ８とレジスタ９を備えるとともに外
部入力信号１の変化を検出する外部入力変化検出回路２
と、外部入力変化検出回路２から出力される外部入力変
化検出信号３を受けて、カウンタ８内のデータをレジス
タ９に転送させるカウントデータ転送信号５を発生する
カウントデータ転送信号発生回路４と、カウントデータ
転送信号発生回路４からの信号を受けて、カウンタ８を
初期化するカウンタ初期化信号７を発生するカウンタ初
期化信号発生回路６を設ける。
ちらか一方、または両方のパルス幅を測定できるパルス
幅測定タイマを得る。 【構成】 カウンタ８とレジスタ９を備えるとともに外
部入力信号１の変化を検出する外部入力変化検出回路２
と、外部入力変化検出回路２から出力される外部入力変
化検出信号３を受けて、カウンタ８内のデータをレジス
タ９に転送させるカウントデータ転送信号５を発生する
カウントデータ転送信号発生回路４と、カウントデータ
転送信号発生回路４からの信号を受けて、カウンタ８を
初期化するカウンタ初期化信号７を発生するカウンタ初
期化信号発生回路６を設ける。
Description
【０００１】
【産業上の利用分野】この発明は、測定するパルス幅の
選択ができるようにしたパルス幅測定タイマに関するも
のである。
選択ができるようにしたパルス幅測定タイマに関するも
のである。
【０００２】
【従来の技術】図５は、従来のパルス幅測定タイマの構
成を示すブロック図であり、図において、外部入力信号
（以下、この信号名をＥＸＴとする。）１は外部入力変
化検出回路２に入り、この外部入力変化検出回路２によ
って外部入力信号ＥＸＴ１の変化毎に、外部入力変化検
出信号（以下、この信号名をＴＲＧとする。）３が発生
される。この外部入力変化検出信号ＴＲＧ３は、カウン
トデータ転送信号発生回路４に入り、このカウントデー
タ転送信号発生回路４は、外部入力変化検出信号ＴＲＧ
３が入る度に、カウントデータ転送信号（以下、この信
号名をＴＲＡＮとする。）５を発生する。またこの時、
カウントデータ転送信号発生回路４は、カウンタ初期化
信号発生回路６に信号を送る。このカウンタ初期化信号
発生回路６は、カウントデータ転送信号発生回路４から
の信号を受ける毎に、カウンタ初期化信号（以下、この
信号名をＩＮＬとする。）７を発生する。カウンタ８
は、カウントクロック毎にカウントデータが大きくなる
アップカウントを実施するが、カウンタ初期化信号ＩＮ
Ｌ７を受けることにより初期化されて、カウントデータ
が１Ｈ（Ｈは16進を表す。以下、同様。) になる。ま
た、カウンタ８は、カウントデータ転送信号ＴＲＡＮ５
を受けることによって、その時のカウントデータを、カ
ウントデータ転送ライン10を通して、レジスタ９に転送
する。このため、カウントデータ転送信号ＴＲＡＮ５が
発生されることにより、１つの外部入力信号ＥＸＴ１の
パルス幅に対して、測定が終了したことを知ることがで
きる。レジスタ９は、カウンタ８から次のカウントデー
タが転送されるまで、カウントデータを保持することに
より、１つの外部入力信号ＥＸＴ１のパルス幅測定完了
の後、カウンタ８が次の外部入力信号ＥＸＴ１のパルス
幅を測定中に、測定完了したパルス幅を読みとることが
できる。
成を示すブロック図であり、図において、外部入力信号
（以下、この信号名をＥＸＴとする。）１は外部入力変
化検出回路２に入り、この外部入力変化検出回路２によ
って外部入力信号ＥＸＴ１の変化毎に、外部入力変化検
出信号（以下、この信号名をＴＲＧとする。）３が発生
される。この外部入力変化検出信号ＴＲＧ３は、カウン
トデータ転送信号発生回路４に入り、このカウントデー
タ転送信号発生回路４は、外部入力変化検出信号ＴＲＧ
３が入る度に、カウントデータ転送信号（以下、この信
号名をＴＲＡＮとする。）５を発生する。またこの時、
カウントデータ転送信号発生回路４は、カウンタ初期化
信号発生回路６に信号を送る。このカウンタ初期化信号
発生回路６は、カウントデータ転送信号発生回路４から
の信号を受ける毎に、カウンタ初期化信号（以下、この
信号名をＩＮＬとする。）７を発生する。カウンタ８
は、カウントクロック毎にカウントデータが大きくなる
アップカウントを実施するが、カウンタ初期化信号ＩＮ
Ｌ７を受けることにより初期化されて、カウントデータ
が１Ｈ（Ｈは16進を表す。以下、同様。) になる。ま
た、カウンタ８は、カウントデータ転送信号ＴＲＡＮ５
を受けることによって、その時のカウントデータを、カ
ウントデータ転送ライン10を通して、レジスタ９に転送
する。このため、カウントデータ転送信号ＴＲＡＮ５が
発生されることにより、１つの外部入力信号ＥＸＴ１の
パルス幅に対して、測定が終了したことを知ることがで
きる。レジスタ９は、カウンタ８から次のカウントデー
タが転送されるまで、カウントデータを保持することに
より、１つの外部入力信号ＥＸＴ１のパルス幅測定完了
の後、カウンタ８が次の外部入力信号ＥＸＴ１のパルス
幅を測定中に、測定完了したパルス幅を読みとることが
できる。
【０００３】ここで、外部入力信号ＥＸＴ１と、外部入
力変化検出信号ＴＲＧ３と、カウントデータ転送信号Ｔ
ＲＡＮ５と、カウンタ初期化信号ＩＮＬ７との間の時間
的関係を図６に示す。図６に示すように、外部入力信号
ＥＸＴ１の変化によって外部入力変化検出信号ＴＲＧ３
が発生された後、まず、カウントデータ転送信号ＴＲＡ
Ｎ５が発生され、次にカウンタ初期化信号ＩＮＬ７が発
生されるため、カウンタ８は外部入力信号ＥＸＴ１のパ
ルス幅に相当する時間の間、カウントクロックでアップ
カウントしたカウントデータを、レジスタ９に転送した
後初期化され、再び次の外部入力信号ＥＸＴ１のパルス
幅に対してカウントを実施する。このため、カウントデ
ータ転送信号ＴＲＡＮ５によって、カウンタ８からカウ
ンタデータ転送ライン10を通して、レジスタ９に転送さ
れたカウントデータを読み出すことによって、外部入力
信号ＥＸＴ１のパルス幅を、カウントクロックでカウン
トしたカウントデータとして測定することができる。
力変化検出信号ＴＲＧ３と、カウントデータ転送信号Ｔ
ＲＡＮ５と、カウンタ初期化信号ＩＮＬ７との間の時間
的関係を図６に示す。図６に示すように、外部入力信号
ＥＸＴ１の変化によって外部入力変化検出信号ＴＲＧ３
が発生された後、まず、カウントデータ転送信号ＴＲＡ
Ｎ５が発生され、次にカウンタ初期化信号ＩＮＬ７が発
生されるため、カウンタ８は外部入力信号ＥＸＴ１のパ
ルス幅に相当する時間の間、カウントクロックでアップ
カウントしたカウントデータを、レジスタ９に転送した
後初期化され、再び次の外部入力信号ＥＸＴ１のパルス
幅に対してカウントを実施する。このため、カウントデ
ータ転送信号ＴＲＡＮ５によって、カウンタ８からカウ
ンタデータ転送ライン10を通して、レジスタ９に転送さ
れたカウントデータを読み出すことによって、外部入力
信号ＥＸＴ１のパルス幅を、カウントクロックでカウン
トしたカウントデータとして測定することができる。
【０００４】次に動作について、図５のパルス幅測定タ
イマの回路図を示す図７と、図７の動作を説明するタイ
ミングチャートを示す図８を用いて説明する。まず、外
部入力変化検出回路２について説明する。外部入力変化
検出回路２は、ＥＸＮＯＲ回路11と、インバータ回路12
から構成されており、外部入力信号ＥＸＴ１を入力し
て、外部入力変化検出信号ＴＲＧ３を出力する。この外
部入力変化検出回路２の動作原理は、次のように説明さ
れる。外部入力信号ＥＸＴ１を入力とするインバータ回
路12によって、外部入力信号ＥＸＴ１が、ある遅延時間
後に反転され、図８の外部入力信号ＥＸＴ１に対して、
ａのような信号を作成する。また、ＥＸＮＯＲ回路11
は、外部入力信号ＥＸＴ１とインバータ回路12で作成さ
れた信号を入力することで、この２つの入力が同じ信号
レベルとなった時に、Ｈレベルの信号を出力する。この
ため、図８に示す外部入力変化検出信号ＴＲＧ３のよう
に、外部入力信号ＥＸＴ１の変化時において、インバー
タ回路12の入力信号から出力信号が作成されるのに要す
る遅延時間の幅のＨパルス信号が作成される。
イマの回路図を示す図７と、図７の動作を説明するタイ
ミングチャートを示す図８を用いて説明する。まず、外
部入力変化検出回路２について説明する。外部入力変化
検出回路２は、ＥＸＮＯＲ回路11と、インバータ回路12
から構成されており、外部入力信号ＥＸＴ１を入力し
て、外部入力変化検出信号ＴＲＧ３を出力する。この外
部入力変化検出回路２の動作原理は、次のように説明さ
れる。外部入力信号ＥＸＴ１を入力とするインバータ回
路12によって、外部入力信号ＥＸＴ１が、ある遅延時間
後に反転され、図８の外部入力信号ＥＸＴ１に対して、
ａのような信号を作成する。また、ＥＸＮＯＲ回路11
は、外部入力信号ＥＸＴ１とインバータ回路12で作成さ
れた信号を入力することで、この２つの入力が同じ信号
レベルとなった時に、Ｈレベルの信号を出力する。この
ため、図８に示す外部入力変化検出信号ＴＲＧ３のよう
に、外部入力信号ＥＸＴ１の変化時において、インバー
タ回路12の入力信号から出力信号が作成されるのに要す
る遅延時間の幅のＨパルス信号が作成される。
【０００５】次に、カウントデータ転送信号発生回路４
について説明する。カウントデータ転送信号発生回路４
は、３つのＤ−ＦＦ13と、２入力ＮＯＲ回路17と、２入
力ＡＮＤ回路18から構成されている。Ｄ−ＦＦ13はＣＬ
Ｋ入力（図７ではＣＬＫの部分に相当。）に入力された
クロック信号がＨ期間の間は、Ｄ入力（図７ではＤの部
分に相当。）に入力された信号を、Ｑ出力（図７ではＱ
の部分に相当。）から出力し、ＣＬＫ入力がＨからＬに
なった時点のＤ入力を、内部のラッチに保持してＱ出力
から出力する。また、Ｄ−ＦＦ13はリセット入力（図７
ではＲの部分に相当。）に入力されたリセット信号によ
って、Ｑ出力をＬ出力にクリアすることができる。ここ
で、図７の３つのＤ−ＦＦ13に対して、左から順番にＤ
−ＦＦ１、Ｄ−ＦＦ２、Ｄ−ＦＦ３とすると、それぞれ
のＤ−ＦＦ13の入出力は表１のようになっている。
について説明する。カウントデータ転送信号発生回路４
は、３つのＤ−ＦＦ13と、２入力ＮＯＲ回路17と、２入
力ＡＮＤ回路18から構成されている。Ｄ−ＦＦ13はＣＬ
Ｋ入力（図７ではＣＬＫの部分に相当。）に入力された
クロック信号がＨ期間の間は、Ｄ入力（図７ではＤの部
分に相当。）に入力された信号を、Ｑ出力（図７ではＱ
の部分に相当。）から出力し、ＣＬＫ入力がＨからＬに
なった時点のＤ入力を、内部のラッチに保持してＱ出力
から出力する。また、Ｄ−ＦＦ13はリセット入力（図７
ではＲの部分に相当。）に入力されたリセット信号によ
って、Ｑ出力をＬ出力にクリアすることができる。ここ
で、図７の３つのＤ−ＦＦ13に対して、左から順番にＤ
−ＦＦ１、Ｄ−ＦＦ２、Ｄ−ＦＦ３とすると、それぞれ
のＤ−ＦＦ13の入出力は表１のようになっている。
【０００６】
【表１】
【０００７】また、リセット信号に対してはＤ−ＦＦ１
のみ、システム初期化信号ＲＥＳＥＴ14とＤ−ＦＦ３の
Ｑ出力を入力とする２入力ＮＯＲ回路17の出力となって
いるが、Ｄ−ＦＦ２及びＤ−ＦＦ３に対しては、システ
ム初期化信号ＲＥＳＥＴ14が入力されている。ここで、
システム初期化信号ＲＥＳＥＴ14は、このパルス幅測定
タイマを使用する前にタイマを初期化するために出力さ
れる信号で、タイマ初期化時にＨ出力、タイマ使用中は
Ｌ出力となる。
のみ、システム初期化信号ＲＥＳＥＴ14とＤ−ＦＦ３の
Ｑ出力を入力とする２入力ＮＯＲ回路17の出力となって
いるが、Ｄ−ＦＦ２及びＤ−ＦＦ３に対しては、システ
ム初期化信号ＲＥＳＥＴ14が入力されている。ここで、
システム初期化信号ＲＥＳＥＴ14は、このパルス幅測定
タイマを使用する前にタイマを初期化するために出力さ
れる信号で、タイマ初期化時にＨ出力、タイマ使用中は
Ｌ出力となる。
【０００８】以上のような構成によりＤ−ＦＦ１は、外
部入力変化検出信号ＴＲＧ３が発生するたびにＨ信号を
出力するが、２入力ＮＯＲ回路17の出力をリセット入力
としているため、図８に示すように、外部入力変化検出
信号ＴＲＧ３入力後、カウントクロックＴＣＬＫ15の最
初の立ち下がりでＬ信号に戻る。また、Ｄ−ＦＦ２は、
図８に示すタイミングチャートにおける左の部分の、外
部入力信号ＥＸＴ１の立ち上がり時におけるように、外
部入力変化検出信号ＴＲＧ３がカウントクロックＴＣＬ
Ｋ15のＬ期間に出される場合は、外部入力変化検出信号
ＴＲＧ３が出力されてから、最初のカウントクロックＴ
ＣＬＫ15の立ち上がりからＱ出力としてＨ信号を出力
し、次のカウントクロックＴＣＬＫ15の立ち上がりにお
いてＬ信号を出力する。また、図８に示すタイミングチ
ャートの真ん中の部分の、外部入力信号ＥＸＴ１の立ち
下がり時におけるように、外部入力変化検出信号ＴＲＧ
３が、カウントクロックＴＣＬＫ15のＨ期間に出力され
る場合は、外部入力変化検出信号ＴＲＧ３の発生ととも
にＱ出力としてＨ信号を出力し、外部入力変化検出信号
ＴＲＧ３が出力されてから、最初のカウントクロックＴ
ＣＬＫ15の立上がりにおいてＬ信号を出力する。また、
Ｄ−ＦＦ３はＤ−ＦＦ２がＱ出力としてＨ信号出力後、
最初のカウントクロックＴＣＬＫ15の立ち下がりにおい
てＱ出力としてＨ信号を出力し、次のカウントクロック
ＴＣＬＫ15の立ち下がりにおいてＬ信号を出力する。こ
のＤ−ＦＦ３のＱ出力と、パルス幅測定中はＬ信号とな
るシステム初期化信号ＲＥＳＥＴ14を２入力とする２入
力ＮＯＲ回路17の出力が、Ｄ−ＦＦ１のリセット入力と
なっており、Ｄ−ＦＦ３のＱ出力がＨ信号になるととも
に、Ｄ−ＦＦ１がリセットされる。そして、Ｄ−ＦＦ３
のＱ出力とカウントクロックＴＣＬＫ15の反転出力を入
力とする２入力ＡＮＤ回路18の出力がカウントデータ転
送信号ＴＲＡＮ５となっている。
部入力変化検出信号ＴＲＧ３が発生するたびにＨ信号を
出力するが、２入力ＮＯＲ回路17の出力をリセット入力
としているため、図８に示すように、外部入力変化検出
信号ＴＲＧ３入力後、カウントクロックＴＣＬＫ15の最
初の立ち下がりでＬ信号に戻る。また、Ｄ−ＦＦ２は、
図８に示すタイミングチャートにおける左の部分の、外
部入力信号ＥＸＴ１の立ち上がり時におけるように、外
部入力変化検出信号ＴＲＧ３がカウントクロックＴＣＬ
Ｋ15のＬ期間に出される場合は、外部入力変化検出信号
ＴＲＧ３が出力されてから、最初のカウントクロックＴ
ＣＬＫ15の立ち上がりからＱ出力としてＨ信号を出力
し、次のカウントクロックＴＣＬＫ15の立ち上がりにお
いてＬ信号を出力する。また、図８に示すタイミングチ
ャートの真ん中の部分の、外部入力信号ＥＸＴ１の立ち
下がり時におけるように、外部入力変化検出信号ＴＲＧ
３が、カウントクロックＴＣＬＫ15のＨ期間に出力され
る場合は、外部入力変化検出信号ＴＲＧ３の発生ととも
にＱ出力としてＨ信号を出力し、外部入力変化検出信号
ＴＲＧ３が出力されてから、最初のカウントクロックＴ
ＣＬＫ15の立上がりにおいてＬ信号を出力する。また、
Ｄ−ＦＦ３はＤ−ＦＦ２がＱ出力としてＨ信号出力後、
最初のカウントクロックＴＣＬＫ15の立ち下がりにおい
てＱ出力としてＨ信号を出力し、次のカウントクロック
ＴＣＬＫ15の立ち下がりにおいてＬ信号を出力する。こ
のＤ−ＦＦ３のＱ出力と、パルス幅測定中はＬ信号とな
るシステム初期化信号ＲＥＳＥＴ14を２入力とする２入
力ＮＯＲ回路17の出力が、Ｄ−ＦＦ１のリセット入力と
なっており、Ｄ−ＦＦ３のＱ出力がＨ信号になるととも
に、Ｄ−ＦＦ１がリセットされる。そして、Ｄ−ＦＦ３
のＱ出力とカウントクロックＴＣＬＫ15の反転出力を入
力とする２入力ＡＮＤ回路18の出力がカウントデータ転
送信号ＴＲＡＮ５となっている。
【０００９】次に、カウンタ初期化信号発生回路６は、
カウントデータ転送信号発生回路４のＤ−ＦＦ３のＱ出
力をＤ入力とし、カウントクロックＴＣＬＫ15をＣＬＫ
入力とし、システム初期化信号ＲＥＳＥＴ14をリセット
入力とするＤ−ＦＦ13と、２入力ＡＮＤ回路18から構成
され、この２入力ＡＮＤ回路18の出力が、カウンタ初期
化信号ＩＮＬ７となっている。このように、カウントデ
ータ転送信号ＴＲＡＮ５のＤ−ＦＦ３ＮＯの出力が、カ
ウンタ初期化信号発生回路６に入力される構成になって
いるとともに、カウントデータ転送信号ＴＲＡＮ５はカ
ウントクロックＴＣＬＫ15の反転信号とＡＮＤをとった
信号であり、カウンタ初期化信号ＩＮＬ７は、カウンタ
初期化信号発生回路６のＤ−ＦＦ13の出力と、カウント
クロックＴＣＬＫ15のＡＮＤをとった信号であるため、
カウントデータ転送信号ＴＲＡＮ５発生後、カウンタの
初期化信号ＩＮＬ７が発生される。そして、カウントデ
ータ転送信号ＴＲＡＮ５が、カウンタデータ転送ライン
１０を制御し、カウンタ初期化信号ＩＮＬ７がカウンタ
８に入力されることから、カウントデータをレジスタ９
に転送後、カウンタ８が初期化される。
カウントデータ転送信号発生回路４のＤ−ＦＦ３のＱ出
力をＤ入力とし、カウントクロックＴＣＬＫ15をＣＬＫ
入力とし、システム初期化信号ＲＥＳＥＴ14をリセット
入力とするＤ−ＦＦ13と、２入力ＡＮＤ回路18から構成
され、この２入力ＡＮＤ回路18の出力が、カウンタ初期
化信号ＩＮＬ７となっている。このように、カウントデ
ータ転送信号ＴＲＡＮ５のＤ−ＦＦ３ＮＯの出力が、カ
ウンタ初期化信号発生回路６に入力される構成になって
いるとともに、カウントデータ転送信号ＴＲＡＮ５はカ
ウントクロックＴＣＬＫ15の反転信号とＡＮＤをとった
信号であり、カウンタ初期化信号ＩＮＬ７は、カウンタ
初期化信号発生回路６のＤ−ＦＦ13の出力と、カウント
クロックＴＣＬＫ15のＡＮＤをとった信号であるため、
カウントデータ転送信号ＴＲＡＮ５発生後、カウンタの
初期化信号ＩＮＬ７が発生される。そして、カウントデ
ータ転送信号ＴＲＡＮ５が、カウンタデータ転送ライン
１０を制御し、カウンタ初期化信号ＩＮＬ７がカウンタ
８に入力されることから、カウントデータをレジスタ９
に転送後、カウンタ８が初期化される。
【００１０】
【発明が解決しようとする課題】従来のパルス幅測定タ
イマは以上のように構成されているので、外部入力信号
のＨパルス幅及びＬパルス幅の両方に対して測定を行っ
ても、その測定データはどちらのパルス幅のものかの区
別がつかないため、どちらか一方のパルス幅に対してだ
けのパルス幅に対して測定を行う必要がある場合は、外
部入力信号レベルをソフトウエアで監視しなければなら
ないという問題点があった。
イマは以上のように構成されているので、外部入力信号
のＨパルス幅及びＬパルス幅の両方に対して測定を行っ
ても、その測定データはどちらのパルス幅のものかの区
別がつかないため、どちらか一方のパルス幅に対してだ
けのパルス幅に対して測定を行う必要がある場合は、外
部入力信号レベルをソフトウエアで監視しなければなら
ないという問題点があった。
【００１１】この発明は上記のような問題点を解消する
ためになされたもので、外部入力信号のＨパルスと動作
クロックの出力のＬパルスの両方のパルス幅を測定でき
るとともに、外部入力信号のＨパルス幅のみを測定する
場合と、外部入力信号のＬパルス幅のみを測定する場合
との選択ができるようにしたパルス幅測定タイマを得る
ことを目的とする。
ためになされたもので、外部入力信号のＨパルスと動作
クロックの出力のＬパルスの両方のパルス幅を測定でき
るとともに、外部入力信号のＨパルス幅のみを測定する
場合と、外部入力信号のＬパルス幅のみを測定する場合
との選択ができるようにしたパルス幅測定タイマを得る
ことを目的とする。
【００１２】
【課題を解決するための手段】この発明に係わるパルス
幅測定タイマは、カウンタとレジスタを備えるとともに
外部入力の変化を検出する外部入力変化検出回路と、外
部入力変化検出回路から出力される外部入力変化検出信
号を受けて、カウンタ内のデータをレジスタに転送させ
るカウントデータ転送信号を発生するカウントデータ転
送信号発生回路と、カウントデータ転送信号発生回路か
らの信号を受けて、カウンタを初期化するカウンタ初期
化信号を発生するカウンタ初期化信号発生回路を設けた
ものである。
幅測定タイマは、カウンタとレジスタを備えるとともに
外部入力の変化を検出する外部入力変化検出回路と、外
部入力変化検出回路から出力される外部入力変化検出信
号を受けて、カウンタ内のデータをレジスタに転送させ
るカウントデータ転送信号を発生するカウントデータ転
送信号発生回路と、カウントデータ転送信号発生回路か
らの信号を受けて、カウンタを初期化するカウンタ初期
化信号を発生するカウンタ初期化信号発生回路を設けた
ものである。
【００１３】
【作用】この発明におけるパルス幅測定タイマは、測定
対象のパルス幅に対してのみパルス幅測定完了時のみ、
カウントデータ転送信号を発生するように働く。
対象のパルス幅に対してのみパルス幅測定完了時のみ、
カウントデータ転送信号を発生するように働く。
【００１４】
実施例１．図１は、この発明の実施例１によるパルス幅
測定タイマの構成を示すブロック図であり、図におい
て、１〜１０は従来のパルス幅測定タイマのものと同一
のため説明を省略する。19は測定パルス選択回路で、こ
の測定パルス選択回路19によりカウントデータ転送信号
ＴＲＡＮ５は、カウントデータ転送信号発生回路４以外
の制御を受ける。図１における外部入力信号ＥＸＴ１
と、外部入力変化検出信号ＴＲＧ３と、カウントデータ
転送信号ＴＲＡＮ５と、カウンタ初期化信号ＩＮＬ７と
の間の時間的な関係を図２（ａ）及び図２（ｂ）に示
す。図２（ａ）、及び図２（ｂ）は、それぞれ、外部入
力信号ＥＸＴ１のＨパルスのみを測定する場合と、Ｌパ
ルスのみを測定する場合を示しており、図２（ａ）は外
部入力信号ＥＸＴ１の立ち下がり後のみ、カウントデー
タ信号ＴＲＡＮ５が出力され、図２（ｂ）では外部入力
信号ＥＸＴ１の立ち上がり後のみ、カウントデータ転送
信号ＴＲＡＮ５が出力される。すなわち、測定する外部
入力信号ＥＸＴ１のパルス終了後の、測定パルスとは逆
のパルス入力期間中にのみ、カウントデータ転送信号Ｔ
ＲＡＮ５が出力される。ここで、カウンタ初期化信号Ｉ
ＮＬ７は、従来と同じように出力されるため、測定対象
の外部入力信号ＥＸＴ１のパルス幅のみに対して、カウ
ントデータを読みとることができる。
測定タイマの構成を示すブロック図であり、図におい
て、１〜１０は従来のパルス幅測定タイマのものと同一
のため説明を省略する。19は測定パルス選択回路で、こ
の測定パルス選択回路19によりカウントデータ転送信号
ＴＲＡＮ５は、カウントデータ転送信号発生回路４以外
の制御を受ける。図１における外部入力信号ＥＸＴ１
と、外部入力変化検出信号ＴＲＧ３と、カウントデータ
転送信号ＴＲＡＮ５と、カウンタ初期化信号ＩＮＬ７と
の間の時間的な関係を図２（ａ）及び図２（ｂ）に示
す。図２（ａ）、及び図２（ｂ）は、それぞれ、外部入
力信号ＥＸＴ１のＨパルスのみを測定する場合と、Ｌパ
ルスのみを測定する場合を示しており、図２（ａ）は外
部入力信号ＥＸＴ１の立ち下がり後のみ、カウントデー
タ信号ＴＲＡＮ５が出力され、図２（ｂ）では外部入力
信号ＥＸＴ１の立ち上がり後のみ、カウントデータ転送
信号ＴＲＡＮ５が出力される。すなわち、測定する外部
入力信号ＥＸＴ１のパルス終了後の、測定パルスとは逆
のパルス入力期間中にのみ、カウントデータ転送信号Ｔ
ＲＡＮ５が出力される。ここで、カウンタ初期化信号Ｉ
ＮＬ７は、従来と同じように出力されるため、測定対象
の外部入力信号ＥＸＴ１のパルス幅のみに対して、カウ
ントデータを読みとることができる。
【００１５】図３は、この発明の実施例１によるパルス
幅測定タイマの回路図であり、図において、カウントデ
ータ転送信号発生回路４以外の１〜18は、従来のものと
同様であるため説明を省略する。測定パルス選択回路19
は、ＥＸＮＯＲ回路11と２入力ＡＮＤ回路18とインバー
タ回路12から構成され、ＥＸＮＯＲ11は外部入力信号Ｅ
ＸＴ１と測定パルス選択信号（以下、この信号名をＰＯ
Ｌとする。）20を入力する。ここで、測定パルス選択信
号ＰＯＬ20は、外部入力信号ＥＸＴ１のＨパルスのみを
測定する場合はＨ信号となり、外部入力信号ＥＸＴ１の
Ｌパルス幅のみを測定する場合はＬ信号となる。
幅測定タイマの回路図であり、図において、カウントデ
ータ転送信号発生回路４以外の１〜18は、従来のものと
同様であるため説明を省略する。測定パルス選択回路19
は、ＥＸＮＯＲ回路11と２入力ＡＮＤ回路18とインバー
タ回路12から構成され、ＥＸＮＯＲ11は外部入力信号Ｅ
ＸＴ１と測定パルス選択信号（以下、この信号名をＰＯ
Ｌとする。）20を入力する。ここで、測定パルス選択信
号ＰＯＬ20は、外部入力信号ＥＸＴ１のＨパルスのみを
測定する場合はＨ信号となり、外部入力信号ＥＸＴ１の
Ｌパルス幅のみを測定する場合はＬ信号となる。
【００１６】また、２入力ＡＮＤ回路18は、ＥＸＮＯＲ
回路11の出力と測定パルス選択イネーブル信号（以下、
この信号名をＥＮＡとする。）21を入力とする。ここ
で、測定パルスイネーブル信号ＥＮＡ21は、従来のパル
ス幅測定タイマのように、外部入力信号ＥＸＴ１のＨパ
ルス及びＬパルスの両方を測定する場合はＬ信号とな
り、ＨパルスまたはＬパルスのみを測定する場合はＨ信
号となる。このため、従来のパルス幅測定タイマのカウ
ントデータ転送信号発生器４の、２入力ＡＮＤ回路18の
かわりに用いられている３入力ＡＮＤ回路22に対して、
それぞれの測定時に測定パルス選択回路19から表２の様
な信号が入力される。
回路11の出力と測定パルス選択イネーブル信号（以下、
この信号名をＥＮＡとする。）21を入力とする。ここ
で、測定パルスイネーブル信号ＥＮＡ21は、従来のパル
ス幅測定タイマのように、外部入力信号ＥＸＴ１のＨパ
ルス及びＬパルスの両方を測定する場合はＬ信号とな
り、ＨパルスまたはＬパルスのみを測定する場合はＨ信
号となる。このため、従来のパルス幅測定タイマのカウ
ントデータ転送信号発生器４の、２入力ＡＮＤ回路18の
かわりに用いられている３入力ＡＮＤ回路22に対して、
それぞれの測定時に測定パルス選択回路19から表２の様
な信号が入力される。
【００１７】
【表２】
【００１８】この発明においては、カウントデータ転送
信号ＴＲＡＮ５はＡＮＤ入力であるため、それぞれ表３
の場合に発生される。
信号ＴＲＡＮ５はＡＮＤ入力であるため、それぞれ表３
の場合に発生される。
【００１９】
【表３】
【００２０】すなわち、外部入力信号ＥＸＴ１のＨパル
ス及びＬパルスを測定する場合は、従来のパルス幅測定
タイマと同じ様に出力されるのに対して、Ｈパルスのみ
の測定またはＬパルスのみの測定の場合は、測定する外
部入力信号ＥＸＴ１のパルス終了後の、測定パルスとは
逆のパルス入力期間中にのみ、カウントデータ転送信号
ＴＲＡＮ５が出力される。
ス及びＬパルスを測定する場合は、従来のパルス幅測定
タイマと同じ様に出力されるのに対して、Ｈパルスのみ
の測定またはＬパルスのみの測定の場合は、測定する外
部入力信号ＥＸＴ１のパルス終了後の、測定パルスとは
逆のパルス入力期間中にのみ、カウントデータ転送信号
ＴＲＡＮ５が出力される。
【００２１】図４は、図３の回路図における外部入力信
号ＥＸＴ１のＨパルスのみを測定する場合のタイミング
チャートであり、測定パルス選択回路19からの出力は、
外部入力信号ＥＸＴ１を反転したものとなっており、外
部入力信号ＥＸＴ１の立ち下がり後のみカウントデータ
信号ＴＲＡＮ５が出力されている。
号ＥＸＴ１のＨパルスのみを測定する場合のタイミング
チャートであり、測定パルス選択回路19からの出力は、
外部入力信号ＥＸＴ１を反転したものとなっており、外
部入力信号ＥＸＴ１の立ち下がり後のみカウントデータ
信号ＴＲＡＮ５が出力されている。
【００２２】
【発明の効果】以上のようにこの発明によれば、カウン
タとレジスタを備えるとともに外部入力の変化を検出す
る外部入力変化検出回路と、外部入力変化検出回路から
出力される外部入力変化検出信号を受けて、カウンタ内
のデータをレジスタに転送させるカウントデータ転送信
号を発生するカウントデータ転送信号発生回路と、カウ
ントデータ転送信号発生回路からの信号を受けて、カウ
ンタを初期化するカウンタ初期化信号を発生するカウン
タ初期化信号発生回路を設けた構成としたので、外部入
力信号のＨパルスまたはＬパルスのどちらか一方、ある
いは両方のパルス幅の測定を、ソフトウェアの監視を必
要とせずに行うことができる効果がある。
タとレジスタを備えるとともに外部入力の変化を検出す
る外部入力変化検出回路と、外部入力変化検出回路から
出力される外部入力変化検出信号を受けて、カウンタ内
のデータをレジスタに転送させるカウントデータ転送信
号を発生するカウントデータ転送信号発生回路と、カウ
ントデータ転送信号発生回路からの信号を受けて、カウ
ンタを初期化するカウンタ初期化信号を発生するカウン
タ初期化信号発生回路を設けた構成としたので、外部入
力信号のＨパルスまたはＬパルスのどちらか一方、ある
いは両方のパルス幅の測定を、ソフトウェアの監視を必
要とせずに行うことができる効果がある。
【図１】この発明の実施例１によるパルス幅測定タイマ
を示すブロック図である。
を示すブロック図である。
【図２】この発明の実施例１によるパルス幅測定タイマ
でＨパルス及びＬパルス測定のタイミングチャートを示
す波形図である。
でＨパルス及びＬパルス測定のタイミングチャートを示
す波形図である。
【図３】この発明の実施例１によるパルス幅測定タイマ
を示す回路図である。
を示す回路図である。
【図４】この発明の実施例１によるパルス幅測定タイマ
の回路図の動作をタイミングチャートで示す波形図であ
る。
の回路図の動作をタイミングチャートで示す波形図であ
る。
【図５】従来のパルス幅測定タイマを示すブロック図で
ある。
ある。
【図６】従来のパルス幅測定タイマによるパルス測定の
タイミングチャートを示す波形図である。
タイミングチャートを示す波形図である。
【図７】従来のパルス幅測定タイマを示す回路図であ
る。
る。
【図８】従来のパルス幅測定タイマの回路図の動作をタ
イミングチャートで示す波形図である。
イミングチャートで示す波形図である。
１ 外部入力信号ＥＸＴ ２ 外部入力変化検出回路 ３ 外部入力変化検出信号ＴＲＧ ４ カウントデータ転送信号発生回路 ５ カウントデータ転送信号ＴＲＡＮ ６ カウンタ初期化信号発生回路 ７ カウンタ初期化信号ＩＮＬ ８ カウンタ ９ レジスタ
Claims (1)
- 【請求項１】 カウンタとレジスタを備えるとともに外
部入力の変化を検出する外部入力変化検出回路と、上記
外部入力変化検出回路から出力される外部入力変化検出
信号を受けて、カウンタ内のデータをレジスタに転送さ
せるカウントデータ転送信号を発生するカウントデータ
転送信号発生回路と、上記カウントデータ転送信号発生
回路からの信号を受けて、カウンタを初期化するカウン
タ初期化信号を発生するカウンタ初期化信号発生回路を
備え、外部入力信号のＨパルス幅とＬパルス幅の両方の
パルス幅を測定するとともに、測定パルス選択回路によ
りＨパルス幅のみのパルス幅を測定する場合と、Ｌパル
ス幅のみのパルス幅を測定する場合を選択できるように
したことを特徴とするパルス幅測定タイマ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3622592A JPH05232256A (ja) | 1992-02-24 | 1992-02-24 | パルス幅測定タイマ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3622592A JPH05232256A (ja) | 1992-02-24 | 1992-02-24 | パルス幅測定タイマ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05232256A true JPH05232256A (ja) | 1993-09-07 |
Family
ID=12463841
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3622592A Pending JPH05232256A (ja) | 1992-02-24 | 1992-02-24 | パルス幅測定タイマ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05232256A (ja) |
-
1992
- 1992-02-24 JP JP3622592A patent/JPH05232256A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0343537B1 (en) | Timing generator | |
| JP3813994B2 (ja) | 差キャプチャ・タイマ | |
| JPH05232256A (ja) | パルス幅測定タイマ | |
| JPH0322949B2 (ja) | ||
| EP0628913A1 (en) | Interrupt signal detection circuit | |
| JPH0342810B2 (ja) | ||
| JP3903607B2 (ja) | パルス入力回路におけるパルスカウント方式 | |
| US6092164A (en) | Microcomputer having division of timing signals to initialize flash memory | |
| JP2599759B2 (ja) | フリップフロップテスト方式 | |
| US5229843A (en) | Circuit for increasing the resolution of a laser gyroscope with clock synchronization | |
| JPH0370314A (ja) | クロック断検出回路 | |
| JPS5810929A (ja) | カウンタ用ゲ−ト回路 | |
| JPH0933579A (ja) | 周期測定回路 | |
| KR100206906B1 (ko) | 타이머/카운터 회로 | |
| SU1478126A1 (ru) | Устройство дл измерени скорости движени | |
| JPH04244971A (ja) | パルス間隔測定回路 | |
| JPH0658386B2 (ja) | カウンタ装置 | |
| JP2605894B2 (ja) | トリガ信号発生器 | |
| SU1663565A1 (ru) | Устройство дл контрол потреблени электроэнергии | |
| JP2581024B2 (ja) | クロック異常検出回路 | |
| RU2007864C1 (ru) | Устройство для селекции сигнала теста | |
| SU1328762A1 (ru) | Цифровой фазометр мгновенных значений | |
| JP3698269B2 (ja) | Ｌｓｉのディレイ測定方法 | |
| SU861965A1 (ru) | Многоточечное устройство дл регистрации параметров вибрации | |
| JPS6031062A (ja) | パルス周期測定方法 |