JPH05229584A - 半導体装置用トレイ - Google Patents
半導体装置用トレイInfo
- Publication number
- JPH05229584A JPH05229584A JP3736092A JP3736092A JPH05229584A JP H05229584 A JPH05229584 A JP H05229584A JP 3736092 A JP3736092 A JP 3736092A JP 3736092 A JP3736092 A JP 3736092A JP H05229584 A JPH05229584 A JP H05229584A
- Authority
- JP
- Japan
- Prior art keywords
- tray
- semiconductor device
- qfp
- package body
- corner
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Packaging Of Annular Or Rod-Shaped Articles, Wearing Apparel, Cassettes, Or The Like (AREA)
- Packaging Frangible Articles (AREA)
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
Abstract
(57)【要約】
【目的】 ＱＦＰ(Thin Quad Flat Package)をトレイに
収納して搬送する際のリード曲がりを防止する。 【構成】 ＱＦＰ６を収納する収納部２の角部に突起３
を設け、この突起３の先端にパッケージ本体７の角部が
嵌合される凹溝４を設けることにより、ＱＦＰ６を収納
部２内に確実に固定することができるようにした半導体
装置用トレイ１である。
収納して搬送する際のリード曲がりを防止する。 【構成】 ＱＦＰ６を収納する収納部２の角部に突起３
を設け、この突起３の先端にパッケージ本体７の角部が
嵌合される凹溝４を設けることにより、ＱＦＰ６を収納
部２内に確実に固定することができるようにした半導体
装置用トレイ１である。
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置用トレイに
関し、特に、ＱＦＰ(Thin Quad Flat Package)のような
多ピンの表面実装型ＬＳＩパッケージを搬送するトレイ
に適用して有効な技術に関する。
関し、特に、ＱＦＰ(Thin Quad Flat Package)のような
多ピンの表面実装型ＬＳＩパッケージを搬送するトレイ
に適用して有効な技術に関する。
【０００２】
【従来の技術】コンピュータを始めとする各種電子機器
の高機能化、高速化に伴い、マイクロコンピュータやゲ
ートアレイなどのＬＳＩを形成した半導体チップを封止
するパッケージの多ピン化が急速に進行している。
の高機能化、高速化に伴い、マイクロコンピュータやゲ
ートアレイなどのＬＳＩを形成した半導体チップを封止
するパッケージの多ピン化が急速に進行している。
【０００３】多ピン化に好適なＬＳＩパッケージの代表
的なものとして、ＱＦＰ(Quad FlatPackage) がある。
ＱＦＰは、半導体チップを樹脂封止したパッケージ本体
の四辺にリードを配置したもので、最近ではこのリード
のピッチが0.５mmから0.３mmへと微細化されつつある。
的なものとして、ＱＦＰ(Quad FlatPackage) がある。
ＱＦＰは、半導体チップを樹脂封止したパッケージ本体
の四辺にリードを配置したもので、最近ではこのリード
のピッチが0.５mmから0.３mmへと微細化されつつある。
【０００４】
【発明が解決しようとする課題】ところが、リードのピ
ッチが0.３mm程度まで微細化されてくると、リードフレ
ームの板厚も0.１mm以下と極めて薄くなるため、ＱＦＰ
をトレイに収納して搬送する際などにリードがトレイと
接触して変形する不良が多発するようになるため、その
対策が課題となっている。
ッチが0.３mm程度まで微細化されてくると、リードフレ
ームの板厚も0.１mm以下と極めて薄くなるため、ＱＦＰ
をトレイに収納して搬送する際などにリードがトレイと
接触して変形する不良が多発するようになるため、その
対策が課題となっている。
【０００５】そこで、本発明の目的は、ＱＦＰのような
多ピンの表面実装型ＬＳＩパッケージをトレイに収納し
て搬送する際のリード曲がりを確実に防止することので
きる技術を提供することにある。
多ピンの表面実装型ＬＳＩパッケージをトレイに収納し
て搬送する際のリード曲がりを確実に防止することので
きる技術を提供することにある。
【０００６】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
【０００７】
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
次のとおりである。
発明のうち、代表的なものの概要を簡単に説明すれば、
次のとおりである。
【０００８】本発明の半導体装置用トレイは、表面実装
形ＬＳＩパッケージを収納する収納部の角部に突起を設
け、前記突起の一部にパッケージ本体の角部が嵌合され
る凹溝を設けた構造を有している。
形ＬＳＩパッケージを収納する収納部の角部に突起を設
け、前記突起の一部にパッケージ本体の角部が嵌合され
る凹溝を設けた構造を有している。
【０００９】
【作用】上記した手段によれば、突起の凹溝にＬＳＩパ
ッケージの角部を嵌合することにより、ＬＳＩパッケー
ジを収納部内に固定することができるので、リードとト
レイとの接触が防止される。
ッケージの角部を嵌合することにより、ＬＳＩパッケー
ジを収納部内に固定することができるので、リードとト
レイとの接触が防止される。
【００１０】
【実施例１】図１は、本発明の一実施例である半導体装
置用トレイの収納部を示し、同図(a) はその平面図、同
図(b) は同図(a) のＢ−Ｂ線における断面図である。ま
た、図２は、この半導体装置用トレイの全体平面図であ
り、図３は、ＬＳＩパッケージを収納した収納部の平面
図である。
置用トレイの収納部を示し、同図(a) はその平面図、同
図(b) は同図(a) のＢ−Ｂ線における断面図である。ま
た、図２は、この半導体装置用トレイの全体平面図であ
り、図３は、ＬＳＩパッケージを収納した収納部の平面
図である。
【００１１】本実施例１の半導体装置用トレイ１は、表
面実装型ＬＳＩパッケージの一種であるＱＦＰの搬送や
保存に用いるもので、例えば図２に示すように、複数個
（図では８個）の収納部２を備え、各収納部２にＱＦＰ
を一つずつ収納する構造になっている。
面実装型ＬＳＩパッケージの一種であるＱＦＰの搬送や
保存に用いるもので、例えば図２に示すように、複数個
（図では８個）の収納部２を備え、各収納部２にＱＦＰ
を一つずつ収納する構造になっている。
【００１２】図１に示すように、上記収納部２の４つの
角部には、収納部２の中心方向に突出した突起３が設け
られており、さらにそれぞれの突起３の先端には、ＱＦ
Ｐのパッケージ本体の角部が嵌合される凹溝４が設けら
れている。
角部には、収納部２の中心方向に突出した突起３が設け
られており、さらにそれぞれの突起３の先端には、ＱＦ
Ｐのパッケージ本体の角部が嵌合される凹溝４が設けら
れている。
【００１３】また、上記収納部２の底面中央には、ＱＦ
Ｐのパッケージ本体を支持する凸部５が設けられてい
る。この凸部５の平面形状は、ＱＦＰのパッケージ本体
の平面形状と略等しい矩形をなしており、各辺の寸法
は、パッケージ本体の各辺の寸法と同等もしくは幾分小
さくなっている。
Ｐのパッケージ本体を支持する凸部５が設けられてい
る。この凸部５の平面形状は、ＱＦＰのパッケージ本体
の平面形状と略等しい矩形をなしており、各辺の寸法
は、パッケージ本体の各辺の寸法と同等もしくは幾分小
さくなっている。
【００１４】図３は、上記収納部２にＱＦＰ６を収納し
た状態を示している。ＱＦＰ６を収納する際は、パッケ
ージ本体７を水平に保ち、その角部が突起３の凹溝４に
嵌合されるように挿入する。これにより、パッケージ本
体７が収納部２内に確実に固定される。
た状態を示している。ＱＦＰ６を収納する際は、パッケ
ージ本体７を水平に保ち、その角部が突起３の凹溝４に
嵌合されるように挿入する。これにより、パッケージ本
体７が収納部２内に確実に固定される。
【００１５】また、このとき、パッケージ本体７の底部
は、収納部２の底面に設けた凸部５に支持されるため、
パッケージ本体７の各辺から延在するリード８と収納部
２の底面とは非接触になる。
は、収納部２の底面に設けた凸部５に支持されるため、
パッケージ本体７の各辺から延在するリード８と収納部
２の底面とは非接触になる。
【００１６】なお、図４に示すように、本実施例１の半
導体装置用トレイ１は、パッケージ本体７の角部が丸く
なったＱＦＰ６を収納する場合に適用することもでき
る。
導体装置用トレイ１は、パッケージ本体７の角部が丸く
なったＱＦＰ６を収納する場合に適用することもでき
る。
【００１７】このように、本実施例１の半導体装置用ト
レイ１によれば、下記のような効果を得ることができ
る。
レイ１によれば、下記のような効果を得ることができ
る。
【００１８】(1) 収納部２の角部に設けた突起３の先端
に、ＱＦＰ６のパッケージ本体７の角部が嵌合される凹
溝４を設けたことにより、パッケージ本体７を収納部２
内に固定することができるので、収納部２の内壁とリー
ド８との接触が防止され、リード８の変形を確実に防止
することができる。
に、ＱＦＰ６のパッケージ本体７の角部が嵌合される凹
溝４を設けたことにより、パッケージ本体７を収納部２
内に固定することができるので、収納部２の内壁とリー
ド８との接触が防止され、リード８の変形を確実に防止
することができる。
【００１９】(2) 収納部２の底面に、ＱＦＰ６のパッケ
ージ本体７を支持する凸部５を設けたことにより、リー
ド８と収納部２の底面とが非接触になるので、リード８
の変形をより確実に防止することができる。
ージ本体７を支持する凸部５を設けたことにより、リー
ド８と収納部２の底面とが非接触になるので、リード８
の変形をより確実に防止することができる。
【００２０】
【実施例２】図５は、本発明の他の実施例である半導体
装置用トレイ１の収納部２にＱＦＰ６を収容した状態を
示す平面図である。
装置用トレイ１の収納部２にＱＦＰ６を収容した状態を
示す平面図である。
【００２１】本実施例２の半導体装置用トレイ１は、パ
ッケージ本体７の１つの角部にインデックス用Ｃカット
９を設けたＱＦＰ６を収納するもので、このインデック
ス用Ｃカット９と対向する収納部２の角部にインデック
ス誤り防止用突起１０を設けた構成になっている。
ッケージ本体７の１つの角部にインデックス用Ｃカット
９を設けたＱＦＰ６を収納するもので、このインデック
ス用Ｃカット９と対向する収納部２の角部にインデック
ス誤り防止用突起１０を設けた構成になっている。
【００２２】本実施例２の半導体装置用トレイ１によれ
ば、インデックス用Ｃカット９を有するＱＦＰ６を確実
に収納部２内に固定することができる。
ば、インデックス用Ｃカット９を有するＱＦＰ６を確実
に収納部２内に固定することができる。
【００２３】
【実施例３】図６は、本発明の他の実施例である半導体
装置用トレイ１の収納部２にＱＦＰ６を収容した状態を
示す平面図である。
装置用トレイ１の収納部２にＱＦＰ６を収容した状態を
示す平面図である。
【００２４】本実施例３の半導体装置用トレイ１は、パ
ッケージ本体７の４つの角部の全てにＣカット１１を設
けたＱＦＰ６を収納するもので、この場合は、収納部２
の４つの角部に設けた突起３の先端の形状をこのＣカッ
ト１１に合わせることで、ＱＦＰ６を確実に収納部２内
に固定することができる。
ッケージ本体７の４つの角部の全てにＣカット１１を設
けたＱＦＰ６を収納するもので、この場合は、収納部２
の４つの角部に設けた突起３の先端の形状をこのＣカッ
ト１１に合わせることで、ＱＦＰ６を確実に収納部２内
に固定することができる。
【００２５】以上、本発明者によってなされた発明を前
記実施例に基づき具体的に説明したが、本発明は前記実
施例に限定されるものではなく、その要旨を逸脱しない
範囲で種々変更可能であることはいうまでもない。
記実施例に基づき具体的に説明したが、本発明は前記実
施例に限定されるものではなく、その要旨を逸脱しない
範囲で種々変更可能であることはいうまでもない。
【００２６】
【発明の効果】本願によって開示される発明のうち、代
表的なものによって得られる効果を簡単に説明すれば、
以下の通りである。
表的なものによって得られる効果を簡単に説明すれば、
以下の通りである。
【００２７】本発明の半導体装置用トレイによれば、Ｑ
ＦＰのような多ピンの表面実装型ＬＳＩパッケージをト
レイに収納して搬送する際のリード曲がりを確実に防止
することができる。
ＦＰのような多ピンの表面実装型ＬＳＩパッケージをト
レイに収納して搬送する際のリード曲がりを確実に防止
することができる。
【図１】本発明の一実施例である半導体装置用トレイの
収納部を示し、同図(a) はその平面図、同図(b) は同図
(a) のＢ−Ｂ線における断面図である。
収納部を示し、同図(a) はその平面図、同図(b) は同図
(a) のＢ−Ｂ線における断面図である。
【図２】この半導体装置用トレイの全体平面図である。
【図３】この半導体装置用トレイの収納部を示す平面図
である。
である。
【図４】この半導体装置用トレイの収納部を示す平面図
である。
である。
【図５】本発明の他の一つの実施例である半導体装置用
トレイの収納部を示す平面図である。
トレイの収納部を示す平面図である。
【図６】本発明の他の実施例である半導体装置用トレイ
の収納部を示す平面図である。
の収納部を示す平面図である。
１ 半導体装置用トレイ ２ 収納部 ３ 突起 ４ 凹溝 ５ 凸部 ６ ＱＦＰ ７ パッケージ本体 ８ リード ９ インデックス用Ｃカット １０ インデックス誤り防止用突起 １１ Ｃカット
───────────────────────────────────────────────────── フロントページの続き (72)発明者 江俣 孝司 東京都小平市上水本町５丁目20番１号 日 立超エル・エス・アイ・エンジニアリング 株式会社内 (72)発明者 沖永 隆幸 東京都小平市上水本町５丁目20番１号 日 立超エル・エス・アイ・エンジニアリング 株式会社内 (72)発明者 西馬 雅彦 東京都小平市上水本町５丁目20番１号 日 立超エル・エス・アイ・エンジニアリング 株式会社内 (72)発明者 堀内 整 東京都小平市上水本町５丁目20番１号 日 立超エル・エス・アイ・エンジニアリング 株式会社内 (72)発明者 大塚 寛治 東京都青梅市今井2326番地 株式会社日立 製作所デバイス開発センタ内 (72)発明者 本多 厚 東京都青梅市今井2326番地 株式会社日立 製作所デバイス開発センタ内
Claims (3)
- 【請求項１】 表面実装形ＬＳＩパッケージを収納する
収納部を備えたトレイであって、前記収納部の角部に突
起を設け、前記突起の一部にパッケージ本体の角部が嵌
合される凹溝を設けたことを特徴とする半導体装置用ト
レイ。 - 【請求項２】 前記収納部の底面にパッケージ本体を支
持する凸部を設けたことを特徴とする請求項１記載の半
導体装置用トレイ。 - 【請求項３】 前記収納部の角部にインデックス誤り防
止用の突起を設けたことを特徴とする請求項１または２
記載の半導体装置用トレイ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3736092A JPH05229584A (ja) | 1992-02-25 | 1992-02-25 | 半導体装置用トレイ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3736092A JPH05229584A (ja) | 1992-02-25 | 1992-02-25 | 半導体装置用トレイ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05229584A true JPH05229584A (ja) | 1993-09-07 |
Family
ID=12495377
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3736092A Pending JPH05229584A (ja) | 1992-02-25 | 1992-02-25 | 半導体装置用トレイ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05229584A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5361901A (en) * | 1991-02-12 | 1994-11-08 | Minnesota Mining And Manufacturing Company | Carrier tape |
| JPH092565A (ja) * | 1995-06-22 | 1997-01-07 | Nec Corp | 半導体装置用の収納トレー及び半導体装置のリード曲が り外観検査方法 |
-
1992
- 1992-02-25 JP JP3736092A patent/JPH05229584A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5361901A (en) * | 1991-02-12 | 1994-11-08 | Minnesota Mining And Manufacturing Company | Carrier tape |
| JPH092565A (ja) * | 1995-06-22 | 1997-01-07 | Nec Corp | 半導体装置用の収納トレー及び半導体装置のリード曲が り外観検査方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR950014123B1 (ko) | 반도체 패키지 | |
| JPH05229584A (ja) | 半導体装置用トレイ | |
| JP2002211683A (ja) | 電気装置用容器 | |
| US5468991A (en) | Lead frame having dummy leads | |
| JPS6251501B2 (ja) | ||
| US6407446B2 (en) | Leadframe and semiconductor chip package having cutout portions and increased lead count | |
| JP2009166876A (ja) | 電子部品収容テープ | |
| JP2001028391A (ja) | 半導体集積回路装置格納用トレー | |
| JPS6143457A (ja) | 半導体装置 | |
| JP2013039946A (ja) | キャリアテープ | |
| JP2862203B2 (ja) | Ｂｇａパッケージ用キャリアテープ | |
| WO1999018610A1 (fr) | Dispositif semi-conducteur | |
| JP2632084B2 (ja) | エンボスタイプキャリアテープ | |
| KR100389828B1 (ko) | 표면실장용 반도체 소자의 취급 및 포장에 사용되는 트레이 | |
| JPS61225841A (ja) | 樹脂封止型半導体装置 | |
| JPH07111307A (ja) | 半導体装置 | |
| JPH092567A (ja) | 収納容器 | |
| JPH02128452A (ja) | 半導体装置用パッケージ | |
| JPS62262448A (ja) | 半導体装置とその実装方法 | |
| JP2003031766A (ja) | モジュール形半導体装置用パッケージおよびモジュール形半導体装置搭載ユニット | |
| JPS63283052A (ja) | 集積回路用パツケ−ジ | |
| WO1993019488A1 (en) | Surface mountable integrated circuit package | |
| JPH0436118Y2 (ja) | ||
| JPH10129785A (ja) | 収納容器 | |
| JPH03233960A (ja) | 樹脂封止型半導体装置 |