JPH05226841A - Multilayered ceramic circuit board - Google Patents
Multilayered ceramic circuit boardInfo
- Publication number
- JPH05226841A JPH05226841A JP4023552A JP2355292A JPH05226841A JP H05226841 A JPH05226841 A JP H05226841A JP 4023552 A JP4023552 A JP 4023552A JP 2355292 A JP2355292 A JP 2355292A JP H05226841 A JPH05226841 A JP H05226841A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- layer
- printed
- paste
- cross
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明は、セラミックスの多層配
線基板とその製造方法に関し、特に、コンピータ用の高
密度配線基板等に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a ceramic multilayer wiring board and a method for manufacturing the same, and more particularly to a high density wiring board for a computer.
【０００２】[0002]
【従来の技術】セラミック粉末をバインダ及び溶剤とい
っしょに混合し、ドクターブレード等でグリーンシート
に成形して、このグリーンシートに導体粉末の入ったペ
ーストをスクリーン印刷と同様の方法で印刷し、印刷さ
れたグリーンシートを積層、圧着、焼成して、セラミッ
ク基板の内部に多層の配線を形成する方法が提案されて
いる（小西良弘、辻俊郎「エレクトロセラミックスの基
礎と応用」オーム社（１９７８年）４９ページ）。2. Description of the Related Art A ceramic powder is mixed with a binder and a solvent, formed into a green sheet with a doctor blade, etc., and a paste containing conductor powder is printed on the green sheet by the same method as screen printing. A method of stacking, pressing and firing the formed green sheets to form a multilayer wiring inside a ceramic substrate has been proposed (Yoshihiro Konishi, Toshiro Tsuji "Basics and Applications of Electroceramics") Ohmsha (1978) Page 49).
【０００３】[0003]
【発明が解決しようとする課題】配線を高密度に形成し
ようという要求は年々高まっているが、従来技術で配線
密度を高くするためには、配線幅を狭くしていく必要が
あるが、配線幅が狭くなると配線の断面積が減少するた
めに、配線の電気抵抗が高くなる。そのために、配線途
中での電圧降下が大きくなり、ノイズマージンが減少す
るという不都合があった。The demand for high-density wiring has been increasing year by year. In order to increase the wiring density in the prior art, it is necessary to reduce the wiring width. When the width is narrowed, the cross-sectional area of the wiring is reduced, so that the electrical resistance of the wiring is increased. Therefore, there is a disadvantage that the voltage drop in the middle of the wiring becomes large and the noise margin is reduced.
【０００４】また、上記の幅狭くした配線に、幅を狭く
する前と同等の電流を流すと、配線中の電流密度が高く
なるので、エレクトロマイグレーションや過剰加熱等の
発生確率が高くなるという不都合があった。Further, when a current equivalent to that before the width is narrowed is applied to the narrowed wiring, the current density in the wiring becomes high, and the probability of occurrence of electromigration or excessive heating increases. was there.
【０００５】一方、配線の単位断面積当たりの抵抗率を
下げようとして、ペースト中の導体材料を変更しようと
すると、セラミック基板の焼結温度等の変更も必要とな
ってしまう。また、ペースト中の導体充填率を変更しよ
うとすると、ペーストの特性が変わるために印刷条件を
新たに設定しなおさなければならないという不都合が生
じた。On the other hand, if the conductor material in the paste is changed in order to reduce the resistivity per unit cross-sectional area of the wiring, it is necessary to change the sintering temperature of the ceramic substrate. In addition, if the conductor filling rate in the paste is changed, the characteristics of the paste are changed, so that the printing condition must be set again.
【０００６】さらに、広い断面積の配線を形成しようと
して、ペーストを厚く印刷したり、複数回重ねて印刷す
ると、積層圧着時に印刷配線の断面形状が大きく歪むた
めに配線間でショートしてしまうという不都合が起こっ
た。Further, if the paste is printed thick or printed a plurality of times in an attempt to form a wiring having a wide cross-sectional area, the cross-sectional shape of the printed wiring is greatly distorted at the time of lamination pressure bonding, which causes a short circuit between the wirings. Happened.
【０００７】本発明の目的の一つは、配線幅を狭くして
も抵抗が高くならない配線を形成する方法及びこの配線
を持った基板を提供することである。One of the objects of the present invention is to provide a method for forming a wiring whose resistance does not increase even if the wiring width is narrowed, and a substrate having this wiring.
【０００８】本発明の他の目的は、配線幅を狭くしても
エレクトロマイグレーションや過剰加熱等の発生確率が
高くならない配線を形成する方法及びこの配線を持った
基板を提供することである。Another object of the present invention is to provide a method for forming a wiring that does not increase the probability of occurrence of electromigration, excessive heating, etc. even if the wiring width is narrowed, and a substrate having this wiring.
【０００９】本発明のさらに他の目的は、同一のペース
トを用いていながら配線幅を狭くしても抵抗が高くなら
ない配線及びこの配線を持った基板を提供することであ
る。Still another object of the present invention is to provide a wiring which does not increase in resistance even if the wiring width is narrowed while using the same paste, and a substrate having this wiring.
【００１０】本発明のもう一つ別の目的は、狭配線でか
つ断面積の大きい配線で且つ積層圧着時の変形の少ない
ものの形成方法とこの配線を持った基板を提供すること
である。Another object of the present invention is to provide a method of forming a wiring having a narrow wiring, a large cross-sectional area, and a small amount of deformation during lamination pressure bonding, and a substrate having this wiring.
【００１１】[0011]
【課題を解決するための手段】本発明の一実施例によれ
ば、配線印刷されたグリーンシートの裏面に、このシー
トと重ねられるシートのパターンに対応した印刷配線が
提供される。According to one embodiment of the present invention, printed wiring is provided on the back surface of a green sheet on which wiring is printed, corresponding to a pattern of a sheet to be superposed on the green sheet.
【００１２】[0012]
【作用】グリーンシートの裏面の配線印刷は、重ねられ
るシートの表の配線印刷と積層圧着時に一体となり、断
面積の広い配線となる。The wiring printed on the back surface of the green sheet is integrated with the wiring printed on the front surface of the sheets to be laminated and pressure-bonded to form a wiring having a wide cross-sectional area.
【００１３】[0013]
【実施例】図１は本発明による多層配線基板の一実施例
の断面の一部の斜視図である。この基板は、導体ペース
ト１０２が印刷されたセラミックスグリーンシート１０
１が４枚積層されている。図中の線Ａ−Ａ’、Ｂ−
Ｂ’、Ｃ−Ｃ’はそれぞれ第１層目と第２層目、第２層
目と第３層目、第３層目と第４層目の界面を示してい
る。1 is a partial perspective view of a cross section of an embodiment of a multilayer wiring board according to the present invention. This substrate is a ceramic green sheet 10 printed with a conductor paste 102.
4 of 1 are laminated. Lines AA 'and B- in the figure
B ′ and C-C ′ respectively indicate the interfaces of the first layer and the second layer, the second layer and the third layer, and the third layer and the fourth layer.
【００１４】図２は本実施例の積層前の各グリーンシー
トの層構成を示した図である。第１層目の裏面には、第
２層目の表面の配線パターンに対応した印刷が施されて
いる。第２層の裏面、第３層の裏面にも、それぞれ、第
４層の表面、第５層の表面の配線に対応したパターンで
導体ペーストが印刷されている。この４層を積層圧着す
るとこれら対をなしている表裏面の導体ペーストは一体
化して配線を形成する。FIG. 2 is a view showing the layer structure of each green sheet before lamination in this embodiment. Printing corresponding to the wiring pattern on the front surface of the second layer is applied to the back surface of the first layer. Conductor pastes are printed on the back surface of the second layer and the back surface of the third layer in patterns corresponding to the wirings on the front surface of the fourth layer and the front surface of the fifth layer, respectively. When these four layers are laminated and pressure-bonded, the conductor pastes on the front and back surfaces forming the pair are integrated to form a wiring.
【００１５】図３ａは本発明による多層配線基板を用い
たＬＳＩモジュールの斜視図である。ＬＳＩ３０１とコ
ンデンサ３０３がセラミック多層基板３０２の片面にに
接続されていて、他方の面にはこのモジュールへの給電
と信号授受のための端子３０５が取り付けられている。
図３ｂは上記モジュールの線Ａ−Ａ’での断面図であ
る。ＬＳＩ３０１がはんだバンプ３０４によって基板３
０２に接続されている。基板３０２の表面及び内部には
配線３０６が形成されている。FIG. 3a is a perspective view of an LSI module using the multilayer wiring board according to the present invention. The LSI 301 and the capacitor 303 are connected to one side of the ceramic multilayer substrate 302, and the other side is provided with a terminal 305 for supplying power to and receiving signals from this module.
FIG. 3b is a sectional view of the module at line AA ′. The LSI 301 is mounted on the substrate 3 by the solder bumps 304.
02 is connected. Wirings 306 are formed on the surface and inside of the substrate 302.
【００１６】本実施例では、セラミック基板３０２の材
質はムライトを主成分とする。ムライトは１６００℃で
焼結させるので配線用の金属にはタングステンを使用す
る。したがって、印刷ペースト１０２にはタングステン
粉末を含むものを用いた。このペーストによって印刷し
た配線は、焼結後１２μΩ・ｃｍの比抵抗を示した。ま
た、印刷配線の幅と印刷後のペースト１０２の厚さとの
関係は図４に示す通りであった。このペーストの幾何学
的形状は積層圧着、焼成後でもほとんど変化しなかっ
た。他方、配線の抵抗率は、最も長い配線における電圧
降下でも信号が確実に送れる値として、０．６Ω／ｃｍ
以下にする必要があった。従って、配線の断面積は２．
０×１０マイナス５乗ｃｍ2以上にする必要があった。
本実施例で用いた印刷機とペーストの組合せでは５０μ
ｍより細い線は印刷できなかった。また、グリーンシー
トの変形及び積層装置の精度から上下間のグリーンシー
トの位置合わせに最大±１５μｍの誤差が避けられなか
った。In the present embodiment, the material of the ceramic substrate 302 is mainly mullite. Since mullite is sintered at 1600 ° C, tungsten is used as the wiring metal. Therefore, the printing paste 102 used is one containing tungsten powder. The wiring printed with this paste showed a specific resistance of 12 μΩ · cm after sintering. The relationship between the width of the printed wiring and the thickness of the paste 102 after printing was as shown in FIG. The geometrical shape of this paste remained almost unchanged after lamination pressure bonding and firing. On the other hand, the resistivity of the wiring is 0.6 Ω / cm as a value that can reliably send a signal even with a voltage drop in the longest wiring.
I needed to: Therefore, the cross-sectional area of the wiring is 2.
It was necessary to make it 0 × 10 −5 cm 2 or more.
The combination of the printing machine and the paste used in this example is 50 μm.
Lines thinner than m could not be printed. Further, due to the deformation of the green sheet and the accuracy of the laminating apparatus, an error of ± 15 μm at the maximum in the alignment of the green sheets between the upper and lower sides cannot be avoided.
【００１７】図５ａは、本実施例における印刷後のグリ
ーンシート１０１の一部の断面図である。第ｎ＋１層目
のシートの表面にはペースト１０２で幅ｌ1＝８０μ
ｍ、厚さｈ1＝２０μｍの配線が印刷されている。上の
第ｎ層目のシートの裏面には同じペーストで幅ｌ2＝５
０μｍ、厚さｈ2＝１０μｍの配線が第ｎ＋１層目のシ
ートの配線と同じ位置に印刷されている。図５ｂは、上
記の表裏の印刷ペーストがｅ＝１０μｍの合わせ誤差で
圧着されたときの基板３０２の断面図である。線Ａ−
Ａ’は第ｎ層目と第ｎ＋１層目の界面を示す。配線３０
６の断面積は２．１×１０マイナス５乗ｃｍ2となり、
比抵抗率は０．５８Ω／ｃｍであった。FIG. 5a is a sectional view of a part of the green sheet 101 after printing in this embodiment. On the surface of the (n + 1) th layer sheet, paste 102 has a width l 1 = 80 μm.
m, thickness h 1 = 20 μm wiring is printed. Width l 2 = 5 with the same paste on the back surface of the upper n-th sheet
A wiring having a thickness of 0 μm and a thickness h 2 = 10 μm is printed at the same position as the wiring of the (n + 1) th layer sheet. FIG. 5b is a cross-sectional view of the substrate 302 when the above-mentioned front and back printing pastes are pressure-bonded with an alignment error of e = 10 μm. Line A-
A'denotes the interface between the nth layer and the (n + 1) th layer. Wiring 30
The cross-sectional area of 6 is 2.1 × 10 -5 cm 2 ,
The specific resistance was 0.58 Ω / cm.
【００１８】[0018]
【発明の効果】本発明の一実施例によれば、従来方法に
おいては線幅が８０μｍの時断面積１．６×１０マイナ
ス５乗ｃｍ2しか得られないペーストと印刷機の組合せ
で、断面積２．１×１０マイナス５乗ｃｍ2の配線を内
部に持つセラミック多層基板が製造できる。According to one embodiment of the present invention, in the conventional method, when the line width is 80 μm, the cross-sectional area of only 1.6 × 10 −5 cm 2 can be obtained, and the combination of the paste and the printing machine causes the disconnection. It is possible to manufacture a ceramic multilayer substrate having therein an area of 2.1 × 10 -5 cm 2 of wiring.
【図１】本発明の一実施例による多層配線基板の断面の
一部の斜視図である。FIG. 1 is a perspective view of a part of a cross section of a multilayer wiring board according to an embodiment of the present invention.
【図２】本実施例の積層前の各グリーンシートの層構成
を示した図である。FIG. 2 is a diagram showing a layer structure of each green sheet before being laminated in this example.
【図３】本発明による多層配線基板を用いたＬＳＩモジ
ュールの斜視および断面を示す図である。FIG. 3 is a diagram showing a perspective view and a cross section of an LSI module using a multilayer wiring board according to the present invention.
【図４】本実施例で用いたペーストの印刷線幅と印刷厚
の関係を示した図である。FIG. 4 is a diagram showing a relationship between a print line width and a print thickness of the paste used in this example.
【図５】本実施例における印刷後のグリーンシートの一
部および配線の断面図である。FIG. 5 is a cross-sectional view of a part of a green sheet and wiring after printing in this embodiment.
１０１…セラミックグリーンシート、１０２…導体ペー
スト、３０１…ＬＳＩ、３０２…セラミック多層基板、
３０３…コンデンサ、３０４…はんだ、３０５…端子、
３０６…配線101 ... Ceramic green sheet, 102 ... Conductor paste, 301 ... LSI, 302 ... Ceramic multilayer substrate,
303 ... Capacitor, 304 ... Solder, 305 ... Terminal,
306 ... Wiring
フロントページの続き (72)発明者 槌田 誠一 神奈川県横浜市戸塚区吉田町292番地株式 会社日立製作所生産技術研究所内Front page continuation (72) Inventor Seiichi Makita, 292 Yoshida-cho, Totsuka-ku, Yokohama-shi, Kanagawa Stock Engineering Institute, Hitachi, Ltd.
Claims (4)
層圧着時の変形の少ないもので形成したことを特徴とす
るセラミック多層基板。1. A ceramic multi-layer substrate, characterized in that it has a narrow wiring and a large cross-sectional area, and is formed with little deformation during lamination pressure bonding.
狭くしても抵抗が高くならない配線からなることを特徴
とするセラミック多層基板。2. A ceramic multi-layer substrate comprising wiring which does not increase in resistance even when the wiring width is narrowed while using the same paste.
線を形成することを特徴とするセラミック多層基板。3. A ceramic multi-layer substrate, which is characterized in that a wiring whose resistance is not increased even if the wiring width is narrowed is formed.
ションや過剰加熱等の発生確率が高くならない配線を形
成することを特徴とするセラミック多層基板。4. A ceramic multi-layer substrate, characterized in that a wiring is formed which does not increase the probability of occurrence of electromigration, excessive heating, etc. even if the wiring width is narrowed.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4023552A JPH05226841A (en) | 1992-02-10 | 1992-02-10 | Multilayered ceramic circuit board |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4023552A JPH05226841A (en) | 1992-02-10 | 1992-02-10 | Multilayered ceramic circuit board |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05226841A true JPH05226841A (en) | 1993-09-03 |
Family
ID=12113658
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4023552A Pending JPH05226841A (en) | 1992-02-10 | 1992-02-10 | Multilayered ceramic circuit board |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05226841A (en) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3417560A1 (en) * | 1983-05-12 | 1984-11-15 | Sumitomo Electric Industries, Ltd., Osaka | Optical fibre |
| WO1997050280A1 (en) * | 1996-06-27 | 1997-12-31 | Asahi Kasei Kogyo Kabushiki Kaisha | Thick-film conductor circuit and production method therefor |
| JP2008263174A (en) * | 2007-03-19 | 2008-10-30 | Kyocera Corp | Wiring substrate |
| JP2009206199A (en) * | 2008-02-26 | 2009-09-10 | Kyocera Corp | Method of manufacturing ceramic substrate |
| JP2016111246A (en) * | 2014-12-09 | 2016-06-20 | Ｎｇｋエレクトロデバイス株式会社 | Electronic component housing package |
-
1992
- 1992-02-10 JP JP4023552A patent/JPH05226841A/en active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3417560A1 (en) * | 1983-05-12 | 1984-11-15 | Sumitomo Electric Industries, Ltd., Osaka | Optical fibre |
| WO1997050280A1 (en) * | 1996-06-27 | 1997-12-31 | Asahi Kasei Kogyo Kabushiki Kaisha | Thick-film conductor circuit and production method therefor |
| JP2008263174A (en) * | 2007-03-19 | 2008-10-30 | Kyocera Corp | Wiring substrate |
| JP2009206199A (en) * | 2008-02-26 | 2009-09-10 | Kyocera Corp | Method of manufacturing ceramic substrate |
| JP2016111246A (en) * | 2014-12-09 | 2016-06-20 | Ｎｇｋエレクトロデバイス株式会社 | Electronic component housing package |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0797254B1 (en) | LSI package and manufacturing method thereof | |
| JPH05226841A (en) | Multilayered ceramic circuit board | |
| US7009114B2 (en) | Wiring substrate, method of producing the same, and electronic device using the same | |
| JP2004172602A (en) | Capacitor and its manufacturing method, wiring board, decoupling circuit, and high frequency circuit | |
| US6002951A (en) | Multi-layer ceramic substrate having high TC superconductor circuitry | |
| JPH05218653A (en) | Ceramic multilayer circuit board | |
| JP2712295B2 (en) | Hybrid integrated circuit | |
| JP2004186395A (en) | Manufacturing method of ceramic substrate | |
| JPS60117796A (en) | Multilayer circuit board and method of producing same | |
| US6801439B2 (en) | Multiple network electronic component | |
| JPH0590762A (en) | Manufacture of multilayer printed wiring board | |
| JPH0380596A (en) | Manufacture of multilayer ceramic circuit substrate | |
| JP4845554B2 (en) | Multilayer wiring board and manufacturing method thereof | |
| JP2874686B2 (en) | Multilayer board | |
| JPS6092697A (en) | Composite laminated ceramic part | |
| JP2737652B2 (en) | Multilayer ceramic substrate and method of manufacturing the same | |
| JPH0239878B2 (en) | ||
| JPH0513559B2 (en) | ||
| JPH06851Y2 (en) | Ceramic multilayer wiring board | |
| JPH1065342A (en) | Multilayer circuit board and manufacture thereof | |
| JPS61147597A (en) | Ceramic circuit board and manufacture thereof | |
| JP2551064B2 (en) | Manufacturing method of ceramic multilayer substrate | |
| JPH06302961A (en) | Hybrid multilayer interconnection board and its manufacture | |
| JPH0750462A (en) | Electronic circuit board | |
| JP2569716B2 (en) | Method of manufacturing multilayer thick film IC substrate |