JPH05226692A - 半導体光変調素子 - Google Patents
半導体光変調素子Info
- Publication number
- JPH05226692A JPH05226692A JP6111492A JP6111492A JPH05226692A JP H05226692 A JPH05226692 A JP H05226692A JP 6111492 A JP6111492 A JP 6111492A JP 6111492 A JP6111492 A JP 6111492A JP H05226692 A JPH05226692 A JP H05226692A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- type
- quantum well
- type inp
- electric field
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Photo Coupler, Interrupter, Optical-To-Optical Conversion Devices (AREA)
Abstract
(57)【要約】
【目的】製造工程が簡単で歩留まり向上が可能な、量子
井戸構造を用いた半導体光変調素子を提供することを目
的とする。 【構成】n型InP基板1上にInGaAsP/InP
系多重量子井戸構造2が形成され、この上にストライプ
状パターンをもって電界印加部となるp型InP層3が
形成され、このp型InP層3が交差部に位置するよう
に交差型導波路を構成するn型InP層4が形成された
光スイッチ素子であって、導波路のn型InP層4の表
面に短絡防止用のp型InP層8を設けている。
井戸構造を用いた半導体光変調素子を提供することを目
的とする。 【構成】n型InP基板1上にInGaAsP/InP
系多重量子井戸構造2が形成され、この上にストライプ
状パターンをもって電界印加部となるp型InP層3が
形成され、このp型InP層3が交差部に位置するよう
に交差型導波路を構成するn型InP層4が形成された
光スイッチ素子であって、導波路のn型InP層4の表
面に短絡防止用のp型InP層8を設けている。
Description
【0001】
【産業上の利用分野】本発明は、量子井戸構造を利用し
た半導体光変調素子に関する。
た半導体光変調素子に関する。
【0002】
【従来の技術】半導体光変調素子として、量子井戸構造
を利用したものが提案されている。これは、量子井戸構
造に電界を印加することにより屈折率が変化する現象
(いわゆる電界印加効果)を利用する。この現象を利用
することにより、超小型で超高速動作可能な光スイッチ
素子等を作ることができる。多重量子井戸構造と交差型
(X型)導波路とを組み合わせた光スイッチ素子では、
n型基板を用いた場合を例にとると、この上にi型多重
量子井戸構造が形成され、この量子井戸構造上にストラ
イプ状パターンのp型層が電界印加部として形成され
る。この電界印加部のp型層が導波路の交差部に位置す
るようにn型層によって交差型導波路が形成される。
を利用したものが提案されている。これは、量子井戸構
造に電界を印加することにより屈折率が変化する現象
(いわゆる電界印加効果)を利用する。この現象を利用
することにより、超小型で超高速動作可能な光スイッチ
素子等を作ることができる。多重量子井戸構造と交差型
(X型)導波路とを組み合わせた光スイッチ素子では、
n型基板を用いた場合を例にとると、この上にi型多重
量子井戸構造が形成され、この量子井戸構造上にストラ
イプ状パターンのp型層が電界印加部として形成され
る。この電界印加部のp型層が導波路の交差部に位置す
るようにn型層によって交差型導波路が形成される。
【0003】図4は、交差型光スイッチ素子の導波路交
差部の断面構造である。n型InP基板1上にInGa
As/InP多重量子井戸構造2が形成され、この上に
ストライプ状パターンに形成された電界印加部となるp
型InP層3が形成されている。このp型InP層3が
交差部に位置するようにn型InP層4により交差型導
波路が形成されている。p型InP層3およびn型In
P層4がパターン形成された面は、SiO2 膜5により
覆われ、これにコンタクト孔が開けられてp型電極6が
形成され、基板1の裏面にはn型電極7が形成されてい
る。
差部の断面構造である。n型InP基板1上にInGa
As/InP多重量子井戸構造2が形成され、この上に
ストライプ状パターンに形成された電界印加部となるp
型InP層3が形成されている。このp型InP層3が
交差部に位置するようにn型InP層4により交差型導
波路が形成されている。p型InP層3およびn型In
P層4がパターン形成された面は、SiO2 膜5により
覆われ、これにコンタクト孔が開けられてp型電極6が
形成され、基板1の裏面にはn型電極7が形成されてい
る。
【0004】この様な交差型光スイッチ素子において、
電界印加時の光吸収損失を小さくするためには、電界印
加部のp型層3の幅はできるだけ小さいこと、例えば1
μm幅のストライプパターンとすることが望まれる。し
かし、電界印加部の幅をこの様に小さくすると、電界印
加部のp側電極6の形成に問題が生じる。第1に、Si
O2 膜5に開けるコンタクト孔を幅1μm の範囲内でそ
れ以下の幅をもって形成しなければならないため、位置
合わせが困難であり、プロセスの再現性も悪くなる。第
2に、コンタクト孔の形成工程に失敗して、例えば図4
に示すようにp側電極6がn型InP層4にもコンタク
トする状態になると、p側電極6とn側電極7の間に
は、n型InP層4−多重量子井戸構造2−n型基板1
なる短絡パスが形成されてしまう。これでは、多重量子
井戸構造2に局部的に電界を印加することができなくな
る。
電界印加時の光吸収損失を小さくするためには、電界印
加部のp型層3の幅はできるだけ小さいこと、例えば1
μm幅のストライプパターンとすることが望まれる。し
かし、電界印加部の幅をこの様に小さくすると、電界印
加部のp側電極6の形成に問題が生じる。第1に、Si
O2 膜5に開けるコンタクト孔を幅1μm の範囲内でそ
れ以下の幅をもって形成しなければならないため、位置
合わせが困難であり、プロセスの再現性も悪くなる。第
2に、コンタクト孔の形成工程に失敗して、例えば図4
に示すようにp側電極6がn型InP層4にもコンタク
トする状態になると、p側電極6とn側電極7の間に
は、n型InP層4−多重量子井戸構造2−n型基板1
なる短絡パスが形成されてしまう。これでは、多重量子
井戸構造2に局部的に電界を印加することができなくな
る。
【0005】
【発明が解決しようとする課題】以上のように、量子井
戸構造を利用した極めて細い電界印加部を持つ交差型光
スイッチ素子においては、電界印加部の電極形成工程に
難があり、この工程に失敗すると所望の素子特性が得ら
れなくなるという問題があった。本発明はこの様な事情
を考慮してなされたもので、電極形成工程が簡単で、歩
留まり向上が可能な半導体光変調素子を提供することを
目的とする。
戸構造を利用した極めて細い電界印加部を持つ交差型光
スイッチ素子においては、電界印加部の電極形成工程に
難があり、この工程に失敗すると所望の素子特性が得ら
れなくなるという問題があった。本発明はこの様な事情
を考慮してなされたもので、電極形成工程が簡単で、歩
留まり向上が可能な半導体光変調素子を提供することを
目的とする。
【0006】
【課題を解決するための手段】本発明は、第1導電型の
半導体基板に井戸層と障壁層が交互に積層形成された多
重量子井戸構造を有し、この量子井戸構造上にストライ
プ状パターンをもって電界印加部としての第2導電型半
導体層が形成され、この第2導電型半導体層が交差部に
位置するように多重量子井戸構造上に第1導電型半導体
層からなる交差型導波路が形成された交差型光変調素子
において、前記交差型導波路の第1導電型半導体層表面
に短絡防止用の第2導電型半導体層が設けられているこ
とを特徴とする。
半導体基板に井戸層と障壁層が交互に積層形成された多
重量子井戸構造を有し、この量子井戸構造上にストライ
プ状パターンをもって電界印加部としての第2導電型半
導体層が形成され、この第2導電型半導体層が交差部に
位置するように多重量子井戸構造上に第1導電型半導体
層からなる交差型導波路が形成された交差型光変調素子
において、前記交差型導波路の第1導電型半導体層表面
に短絡防止用の第2導電型半導体層が設けられているこ
とを特徴とする。
【0007】
【作用】本発明によると、電界印加部の周囲の導波路を
構成する第1導電型半導体層表面に第2導電型半導体層
が形成されているために、電極コンタクト孔が電界印加
部のストライプパターン幅より大きく、或いは位置合わ
せずれがあっても、電極の短絡は生じない。したがって
素子の歩留まり向上が図られる。また、微細な領域での
位置合わせも必要ないから、工程が簡単になる。
構成する第1導電型半導体層表面に第2導電型半導体層
が形成されているために、電極コンタクト孔が電界印加
部のストライプパターン幅より大きく、或いは位置合わ
せずれがあっても、電極の短絡は生じない。したがって
素子の歩留まり向上が図られる。また、微細な領域での
位置合わせも必要ないから、工程が簡単になる。
【0008】
【実施例】以下、図面を参照しながら本発明の実施例を
説明する。図1は、本発明の一実施例に係る光スイッチ
素子の平面図であり、図2はそのA―A′断面図であ
る。この光スイッチ素子は、n型InP基板1、この上
に形成された歪み多重量子井戸構造2、この多重量子井
戸構造2上にストライプ状パターンをもって形成された
電界印加部としてのp型InP層3、このp型InP層
3が交差部に位置するようにn型InP層4により形成
された交差型導波路を有する。n型InP層4の表面に
はp型InP層8が形成されて、その表面が電界印加部
のp型InP層3と同じ面位置になっている。
説明する。図1は、本発明の一実施例に係る光スイッチ
素子の平面図であり、図2はそのA―A′断面図であ
る。この光スイッチ素子は、n型InP基板1、この上
に形成された歪み多重量子井戸構造2、この多重量子井
戸構造2上にストライプ状パターンをもって形成された
電界印加部としてのp型InP層3、このp型InP層
3が交差部に位置するようにn型InP層4により形成
された交差型導波路を有する。n型InP層4の表面に
はp型InP層8が形成されて、その表面が電界印加部
のp型InP層3と同じ面位置になっている。
【0009】多重量子井戸構造2は、厚さ3nm〜10nm
のInx Ga1-x Asy P1-y (0<x<1,0≦y≦
1)井戸層21(以下の説明では簡単にInGaAsP
井戸層21と表す)と、厚さ8nm〜16nmのInP障壁
層22が交互に、30〜40周期積層形成されたもので
ある。図2にはその積層構造の拡大図が示してある。I
nGaAsP井戸層21は、バンドギャップエネルギー
が1.03〜0.75eVであり、InP障壁層22は
バンドギャップエネルギーが1.3eVである。多重量
子井戸構造2は、ノンドープ(i型)とする。
のInx Ga1-x Asy P1-y (0<x<1,0≦y≦
1)井戸層21(以下の説明では簡単にInGaAsP
井戸層21と表す)と、厚さ8nm〜16nmのInP障壁
層22が交互に、30〜40周期積層形成されたもので
ある。図2にはその積層構造の拡大図が示してある。I
nGaAsP井戸層21は、バンドギャップエネルギー
が1.03〜0.75eVであり、InP障壁層22は
バンドギャップエネルギーが1.3eVである。多重量
子井戸構造2は、ノンドープ(i型)とする。
【0010】p型InP層3,n型InP層4およびp
型InP層8がパターン形成された側の面は、SiO2
膜5により覆われている。このSiO2 膜5にはコンタ
クト窓が開けられて、p型InP層3にコンタクトする
p側電極6が形成されている。n型InP基板1の裏面
にはn側電極7が形成されている。電界印加部のp型I
nP層3に対するp側電極6のコンタクト窓は、この実
施例の場合p型InP層3の幅より広く開けられてい
る。したがってp側電極6は、p型InP層3のみなら
ず、その周囲の導波路上のp型InP層8にも同時にコ
ンタクトしている。
型InP層8がパターン形成された側の面は、SiO2
膜5により覆われている。このSiO2 膜5にはコンタ
クト窓が開けられて、p型InP層3にコンタクトする
p側電極6が形成されている。n型InP基板1の裏面
にはn側電極7が形成されている。電界印加部のp型I
nP層3に対するp側電極6のコンタクト窓は、この実
施例の場合p型InP層3の幅より広く開けられてい
る。したがってp側電極6は、p型InP層3のみなら
ず、その周囲の導波路上のp型InP層8にも同時にコ
ンタクトしている。
【0011】なお多重量子井戸構造2のInGaAsP
井戸層21は、その格子定数がInP障壁層22の格子
定数から、−0.5〜−2%ずれるように、組成比が設
定されてもよい。これにより、InGaAsP井戸層2
1には引っ張り歪みが与えられた状態となり、いわゆる
歪み多重量子井戸となる。また多重量子井戸構造2のI
nGaAsP井戸層21に、圧縮歪みを導入することも
できる。これはInGaAsP井戸層21の組成比を選
んで、その格子定数をInPのそれに比べて正方向にず
らすことにより可能である。
井戸層21は、その格子定数がInP障壁層22の格子
定数から、−0.5〜−2%ずれるように、組成比が設
定されてもよい。これにより、InGaAsP井戸層2
1には引っ張り歪みが与えられた状態となり、いわゆる
歪み多重量子井戸となる。また多重量子井戸構造2のI
nGaAsP井戸層21に、圧縮歪みを導入することも
できる。これはInGaAsP井戸層21の組成比を選
んで、その格子定数をInPのそれに比べて正方向にず
らすことにより可能である。
【0012】図3(a) 〜(e) は、この実施例の光スイッ
チ素子の製造工程を、図2の断面について示している。
n型InP基板1に、例えばMBE法を利用して、In
GaAsP井戸層とInP障壁層が交互に積層された多
重量子井戸構造2をエピタキシャル成長させ、引続きそ
の上にp型InP層3をエピタキシャル成長させる
((a) )。このとき前述のようにInGaAs井戸層に
は、組成を選択することにより歪みが導入されるように
してもよい。次にp型InP層3を例えばSiO2マス
クを用いて選択エッチングして、これを1μm 幅程度の
細いストライプ状パターンに残す((b) )。
チ素子の製造工程を、図2の断面について示している。
n型InP基板1に、例えばMBE法を利用して、In
GaAsP井戸層とInP障壁層が交互に積層された多
重量子井戸構造2をエピタキシャル成長させ、引続きそ
の上にp型InP層3をエピタキシャル成長させる
((a) )。このとき前述のようにInGaAs井戸層に
は、組成を選択することにより歪みが導入されるように
してもよい。次にp型InP層3を例えばSiO2マス
クを用いて選択エッチングして、これを1μm 幅程度の
細いストライプ状パターンに残す((b) )。
【0013】次に、p型InP層3の周囲に、導波路と
して用いられるn型InP層4、続いて短絡防止層とし
て用いられるp型InP層8を、全体の表面が平坦にな
るように成長する((c) )。このn型InP層4および
p型InP層8の成長工程は例えば、p型InP層3の
表面に選択エッチングの際に用いたSiO2 等のマスク
が形成された状態で、露出している多重量子井戸構造2
上に選択エピタキシャル成長を行えばよい。その後、p
型InP層8およびn型InP層4を選択エッチングし
て、図1に示すパターンの交差型導波路を形成する
((d) )。最後に、表面をSiO2 膜5で覆い、電界印
加部のp型InP層3上にコンタクト孔を開けてp側電
極6を形成し、基板裏面にはn側電極7を形成する
((e) )。この実施例の場合、p型InP層3に対する
コンタクト孔はp型InP層3のストライプ幅よりも広
く形成され、p側電極6は導波路上のp型InP層8に
もコンタクトしている。
して用いられるn型InP層4、続いて短絡防止層とし
て用いられるp型InP層8を、全体の表面が平坦にな
るように成長する((c) )。このn型InP層4および
p型InP層8の成長工程は例えば、p型InP層3の
表面に選択エッチングの際に用いたSiO2 等のマスク
が形成された状態で、露出している多重量子井戸構造2
上に選択エピタキシャル成長を行えばよい。その後、p
型InP層8およびn型InP層4を選択エッチングし
て、図1に示すパターンの交差型導波路を形成する
((d) )。最後に、表面をSiO2 膜5で覆い、電界印
加部のp型InP層3上にコンタクト孔を開けてp側電
極6を形成し、基板裏面にはn側電極7を形成する
((e) )。この実施例の場合、p型InP層3に対する
コンタクト孔はp型InP層3のストライプ幅よりも広
く形成され、p側電極6は導波路上のp型InP層8に
もコンタクトしている。
【0014】この実施例の素子では、p側電極6とn側
電極7間に所定のバイアス電圧を印加することにより、
多重量子井戸構造2での電界屈折率変化によって光スイ
ッチングが行われる。そしてこの実施例の場合、電界印
加部の電極コンタクト孔が電界印加部のストライプパタ
ーン幅より大きいが、導波路上にはp型InP層8が設
けられているために電極の短絡は生じない。これにより
素子の歩留まり向上が図られる。また、微細なストライ
プ領域での位置合わせも必要ないから、工程が簡単にな
る。
電極7間に所定のバイアス電圧を印加することにより、
多重量子井戸構造2での電界屈折率変化によって光スイ
ッチングが行われる。そしてこの実施例の場合、電界印
加部の電極コンタクト孔が電界印加部のストライプパタ
ーン幅より大きいが、導波路上にはp型InP層8が設
けられているために電極の短絡は生じない。これにより
素子の歩留まり向上が図られる。また、微細なストライ
プ領域での位置合わせも必要ないから、工程が簡単にな
る。
【0015】次に、多重量子井戸構造2のInGaAs
P井戸層に歪みが与えられている場合の作用を説明す
る。量子井戸構造では良く知られているように、部分的
に縮退が解けて軽い正孔帯と重い正孔帯の分離が生じ
る。TEモードに関する屈折率変化は重い正孔帯と伝導
帯間の遷移に対応し、TEモードに関する屈折率変化は
軽い正孔帯と伝導帯間の遷移に対応するが、軽い正孔帯
と重い正孔帯のエネルギー準位が異なると、TEモード
とTMモードでの屈折率変化に差が生じる。これは、素
子特性が入射光の偏波面に大きく依存する結果をもたら
す。これに対して、多重量子井戸構造2に引っ張り歪み
を導入すると、TEモードの電界屈折率変化に影響する
重い正孔帯とTMモードの電界屈折率変化に影響する軽
い正孔帯のエネルギーレベルが同じにすることができ
る。これにより、入射光の偏波面に依存しない光スイッ
チングが可能となる。
P井戸層に歪みが与えられている場合の作用を説明す
る。量子井戸構造では良く知られているように、部分的
に縮退が解けて軽い正孔帯と重い正孔帯の分離が生じ
る。TEモードに関する屈折率変化は重い正孔帯と伝導
帯間の遷移に対応し、TEモードに関する屈折率変化は
軽い正孔帯と伝導帯間の遷移に対応するが、軽い正孔帯
と重い正孔帯のエネルギー準位が異なると、TEモード
とTMモードでの屈折率変化に差が生じる。これは、素
子特性が入射光の偏波面に大きく依存する結果をもたら
す。これに対して、多重量子井戸構造2に引っ張り歪み
を導入すると、TEモードの電界屈折率変化に影響する
重い正孔帯とTMモードの電界屈折率変化に影響する軽
い正孔帯のエネルギーレベルが同じにすることができ
る。これにより、入射光の偏波面に依存しない光スイッ
チングが可能となる。
【0016】一方、InGaAsP井戸層21の組成を
選んでその格子定数をInPのそれに比べて正方向にず
らして、多重量子井戸構造2のInGaAsP井戸層2
1に圧縮歪みを導入すると、多重量子井戸構造の重い正
孔帯と軽い正孔帯のエネルギーレベルは、無歪の場合に
比べてより分離する。その結果、TEモードの電界屈折
率変化とTMモードの電界屈折率変化の差がより大きく
なる。これは、スイッチ素子としてではなく、モードフ
ィルタとして用いる場合に有効になる。すなわ所定の電
界を印加した状態で例えば、ある端子からの入射自然光
から特定の直線偏光光を取り出し、或いは円偏光から直
交する二つの直線偏光成分(TEモード波とTMモード
波)を分離して取り出す、といったことができる。
選んでその格子定数をInPのそれに比べて正方向にず
らして、多重量子井戸構造2のInGaAsP井戸層2
1に圧縮歪みを導入すると、多重量子井戸構造の重い正
孔帯と軽い正孔帯のエネルギーレベルは、無歪の場合に
比べてより分離する。その結果、TEモードの電界屈折
率変化とTMモードの電界屈折率変化の差がより大きく
なる。これは、スイッチ素子としてではなく、モードフ
ィルタとして用いる場合に有効になる。すなわ所定の電
界を印加した状態で例えば、ある端子からの入射自然光
から特定の直線偏光光を取り出し、或いは円偏光から直
交する二つの直線偏光成分(TEモード波とTMモード
波)を分離して取り出す、といったことができる。
【0017】実施例では、短絡防止用のp型InP層8
を導波路のn型InP層4の全面に形成したが、電界印
加部のp型InP層3から短絡防止に十分なある範囲内
に選択的に形成してもよい。また実施例ではInGaA
sP/InP系を用いたが、他の半導体材料系を用いて
同様の光変調素子を得ることが可能である。更に本発明
は、光変調素子に限らず、局部的に電界印加を行うため
の同様の構造を有する他の各種素子に応用が可能であ
る。
を導波路のn型InP層4の全面に形成したが、電界印
加部のp型InP層3から短絡防止に十分なある範囲内
に選択的に形成してもよい。また実施例ではInGaA
sP/InP系を用いたが、他の半導体材料系を用いて
同様の光変調素子を得ることが可能である。更に本発明
は、光変調素子に限らず、局部的に電界印加を行うため
の同様の構造を有する他の各種素子に応用が可能であ
る。
【0018】
【発明の効果】以上述べたように本発明によれば、細い
ストライプ状パターンの電界印加部を持つ半導体光変調
素子の電極コンタクト部を改良することにより、歩留ま
り向上と素子製造工程の簡単化が図られる。
ストライプ状パターンの電界印加部を持つ半導体光変調
素子の電極コンタクト部を改良することにより、歩留ま
り向上と素子製造工程の簡単化が図られる。
【図面の簡単な説明】
【図1】本発明の一実施例に係る光スイッチ素子を示す
平面図。
平面図。
【図2】図1のA−A′断面図。
【図3】同実施例の製造工程を示す断面図。
【図4】従来例の問題を説明するための素子断面図。
1…n型InP基板、2…i型InGaAsP/InP
多重量子井戸構造、3…p型InP層(電界印加部)、
4…n型InP層(導波路)、5…SiO2 膜、6…p
側電極、7…n側電極、8…p型InP層(短絡防止
用)。
多重量子井戸構造、3…p型InP層(電界印加部)、
4…n型InP層(導波路)、5…SiO2 膜、6…p
側電極、7…n側電極、8…p型InP層(短絡防止
用)。
Claims (1)
- 【請求項1】第1導電型の半導体基板と、 前記半導体基板上に井戸層と障壁層が交互に積層形成さ
れた多重量子井戸構造と、 前記量子井戸構造上にストライプ状パターンをもって形
成された電界印加部としての第2導電型半導体層と、 前記第2導電型半導体層が交差部に位置するように前記
多重量子井戸構造上に形成された第1導電型半導体層か
らなる交差型導波路と、 前記交差型導波路の第1導電型半導体層表面に形成され
た短絡防止用の第2導電型半導体層と、 前記電界印加部の第2導電型半導体層の表面および前記
基板の裏面にそれぞれ形成された電極とを備えたことを
特徴とする半導体光変調素子。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP6111492A JPH05226692A (ja) | 1992-02-17 | 1992-02-17 | 半導体光変調素子 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP6111492A JPH05226692A (ja) | 1992-02-17 | 1992-02-17 | 半導体光変調素子 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH05226692A true JPH05226692A (ja) | 1993-09-03 |
Family
ID=13161731
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP6111492A Pending JPH05226692A (ja) | 1992-02-17 | 1992-02-17 | 半導体光変調素子 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH05226692A (ja) |
-
1992
- 1992-02-17 JP JP6111492A patent/JPH05226692A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4840446A (en) | Photo semiconductor device having a multi-quantum well structure | |
US5306924A (en) | Semiconductor device with strained-layer superlattice | |
JP3227661B2 (ja) | 歪量子井戸構造素子及びそれを有する光デバイス | |
GB2282483A (en) | Semiconductor laser/modulator device | |
EP0378098B1 (en) | Semiconductor optical device | |
US5452383A (en) | Optical switch and method for producing the optical switch | |
JPH0750445A (ja) | 半導体レーザの製法 | |
JP2701569B2 (ja) | 光半導体素子の製造方法 | |
JPH08274295A (ja) | 光半導体装置の製造方法 | |
JP2503558B2 (ja) | 光スイッチ | |
JPH05226692A (ja) | 半導体光変調素子 | |
JPH0951142A (ja) | 半導体発光素子 | |
JP2513265B2 (ja) | 光変調器 | |
JPS6247620A (ja) | 導波型光スイツチ | |
JPH05275811A (ja) | 半導体光変調素子 | |
JPS623221A (ja) | 光変調器 | |
JPH05275812A (ja) | 半導体光変調素子 | |
JP2676942B2 (ja) | 光変調器 | |
JP2908124B2 (ja) | 半導体レーザ素子およびその製造方法 | |
JPH09191150A (ja) | 半導体レーザ装置とその製造方法 | |
WO2021001918A1 (ja) | 光変調器 | |
JPH03290614A (ja) | 光変調器 | |
JPS60173519A (ja) | 半導体光スイツチ | |
JPS6313016A (ja) | 光スイツチ | |
JPH05121822A (ja) | 半導体レーザ装置の製造方法 |