JPH05226692A - 半導体光変調素子 - Google Patents

Abstract

(57)【要約】 【目的】製造工程が簡単で歩留まり向上が可能な、量子
井戸構造を用いた半導体光変調素子を提供することを目
的とする。 【構成】ｎ型ＩｎＰ基板１上にＩｎＧａＡｓＰ／ＩｎＰ
系多重量子井戸構造２が形成され、この上にストライプ
状パターンをもって電界印加部となるｐ型ＩｎＰ層３が
形成され、このｐ型ＩｎＰ層３が交差部に位置するよう
に交差型導波路を構成するｎ型ＩｎＰ層４が形成された
光スイッチ素子であって、導波路のｎ型ＩｎＰ層４の表
面に短絡防止用のｐ型ＩｎＰ層８を設けている。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、量子井戸構造を利用し
た半導体光変調素子に関する。

【０００２】

【従来の技術】半導体光変調素子として、量子井戸構造
を利用したものが提案されている。これは、量子井戸構
造に電界を印加することにより屈折率が変化する現象
（いわゆる電界印加効果）を利用する。この現象を利用
することにより、超小型で超高速動作可能な光スイッチ
素子等を作ることができる。多重量子井戸構造と交差型
（Ｘ型）導波路とを組み合わせた光スイッチ素子では、
ｎ型基板を用いた場合を例にとると、この上にｉ型多重
量子井戸構造が形成され、この量子井戸構造上にストラ
イプ状パターンのｐ型層が電界印加部として形成され
る。この電界印加部のｐ型層が導波路の交差部に位置す
るようにｎ型層によって交差型導波路が形成される。

【０００３】図４は、交差型光スイッチ素子の導波路交
差部の断面構造である。ｎ型ＩｎＰ基板１上にＩｎＧａ
Ａｓ／ＩｎＰ多重量子井戸構造２が形成され、この上に
ストライプ状パターンに形成された電界印加部となるｐ
型ＩｎＰ層３が形成されている。このｐ型ＩｎＰ層３が
交差部に位置するようにｎ型ＩｎＰ層４により交差型導
波路が形成されている。ｐ型ＩｎＰ層３およびｎ型Ｉｎ
Ｐ層４がパターン形成された面は、ＳｉＯ₂ 膜５により
覆われ、これにコンタクト孔が開けられてｐ型電極６が
形成され、基板１の裏面にはｎ型電極７が形成されてい
る。

【０００４】この様な交差型光スイッチ素子において、
電界印加時の光吸収損失を小さくするためには、電界印
加部のｐ型層３の幅はできるだけ小さいこと、例えば１
μm幅のストライプパターンとすることが望まれる。し
かし、電界印加部の幅をこの様に小さくすると、電界印
加部のｐ側電極６の形成に問題が生じる。第１に、Ｓｉ
Ｏ₂ 膜５に開けるコンタクト孔を幅１μm の範囲内でそ
れ以下の幅をもって形成しなければならないため、位置
合わせが困難であり、プロセスの再現性も悪くなる。第
２に、コンタクト孔の形成工程に失敗して、例えば図４
に示すようにｐ側電極６がｎ型ＩｎＰ層４にもコンタク
トする状態になると、ｐ側電極６とｎ側電極７の間に
は、ｎ型ＩｎＰ層４−多重量子井戸構造２−ｎ型基板１
なる短絡パスが形成されてしまう。これでは、多重量子
井戸構造２に局部的に電界を印加することができなくな
る。

【０００５】

【発明が解決しようとする課題】以上のように、量子井
戸構造を利用した極めて細い電界印加部を持つ交差型光
スイッチ素子においては、電界印加部の電極形成工程に
難があり、この工程に失敗すると所望の素子特性が得ら
れなくなるという問題があった。本発明はこの様な事情
を考慮してなされたもので、電極形成工程が簡単で、歩
留まり向上が可能な半導体光変調素子を提供することを
目的とする。

【０００６】

【課題を解決するための手段】本発明は、第１導電型の
半導体基板に井戸層と障壁層が交互に積層形成された多
重量子井戸構造を有し、この量子井戸構造上にストライ
プ状パターンをもって電界印加部としての第２導電型半
導体層が形成され、この第２導電型半導体層が交差部に
位置するように多重量子井戸構造上に第１導電型半導体
層からなる交差型導波路が形成された交差型光変調素子
において、前記交差型導波路の第１導電型半導体層表面
に短絡防止用の第２導電型半導体層が設けられているこ
とを特徴とする。

【０００７】

【作用】本発明によると、電界印加部の周囲の導波路を
構成する第１導電型半導体層表面に第２導電型半導体層
が形成されているために、電極コンタクト孔が電界印加
部のストライプパターン幅より大きく、或いは位置合わ
せずれがあっても、電極の短絡は生じない。したがって
素子の歩留まり向上が図られる。また、微細な領域での
位置合わせも必要ないから、工程が簡単になる。

【０００８】

【実施例】以下、図面を参照しながら本発明の実施例を
説明する。図１は、本発明の一実施例に係る光スイッチ
素子の平面図であり、図２はそのＡ―Ａ′断面図であ
る。この光スイッチ素子は、ｎ型ＩｎＰ基板１、この上
に形成された歪み多重量子井戸構造２、この多重量子井
戸構造２上にストライプ状パターンをもって形成された
電界印加部としてのｐ型ＩｎＰ層３、このｐ型ＩｎＰ層
３が交差部に位置するようにｎ型ＩｎＰ層４により形成
された交差型導波路を有する。ｎ型ＩｎＰ層４の表面に
はｐ型ＩｎＰ層８が形成されて、その表面が電界印加部
のｐ型ＩｎＰ層３と同じ面位置になっている。

【０００９】多重量子井戸構造２は、厚さ３nm〜１０nm
のＩｎ_x Ｇａ_1-x Ａｓ_y Ｐ_1-y （０＜ｘ＜１，０≦ｙ≦
１）井戸層２１（以下の説明では簡単にＩｎＧａＡｓＰ
井戸層２１と表す）と、厚さ８nm〜１６nmのＩｎＰ障壁
層２２が交互に、３０〜４０周期積層形成されたもので
ある。図２にはその積層構造の拡大図が示してある。Ｉ
ｎＧａＡｓＰ井戸層２１は、バンドギャップエネルギー
が１．０３〜０．７５ｅＶであり、ＩｎＰ障壁層２２は
バンドギャップエネルギーが１．３ｅＶである。多重量
子井戸構造２は、ノンドープ（ｉ型）とする。

【００１０】ｐ型ＩｎＰ層３，ｎ型ＩｎＰ層４およびｐ
型ＩｎＰ層８がパターン形成された側の面は、ＳｉＯ₂
膜５により覆われている。このＳｉＯ₂ 膜５にはコンタ
クト窓が開けられて、ｐ型ＩｎＰ層３にコンタクトする
ｐ側電極６が形成されている。ｎ型ＩｎＰ基板１の裏面
にはｎ側電極７が形成されている。電界印加部のｐ型Ｉ
ｎＰ層３に対するｐ側電極６のコンタクト窓は、この実
施例の場合ｐ型ＩｎＰ層３の幅より広く開けられてい
る。したがってｐ側電極６は、ｐ型ＩｎＰ層３のみなら
ず、その周囲の導波路上のｐ型ＩｎＰ層８にも同時にコ
ンタクトしている。

【００１１】なお多重量子井戸構造２のＩｎＧａＡｓＰ
井戸層２１は、その格子定数がＩｎＰ障壁層２２の格子
定数から、−０．５〜−２％ずれるように、組成比が設
定されてもよい。これにより、ＩｎＧａＡｓＰ井戸層２
１には引っ張り歪みが与えられた状態となり、いわゆる
歪み多重量子井戸となる。また多重量子井戸構造２のＩ
ｎＧａＡｓＰ井戸層２１に、圧縮歪みを導入することも
できる。これはＩｎＧａＡｓＰ井戸層２１の組成比を選
んで、その格子定数をＩｎＰのそれに比べて正方向にず
らすことにより可能である。

【００１２】図３(a) 〜(e) は、この実施例の光スイッ
チ素子の製造工程を、図２の断面について示している。
ｎ型ＩｎＰ基板１に、例えばＭＢＥ法を利用して、Ｉｎ
ＧａＡｓＰ井戸層とＩｎＰ障壁層が交互に積層された多
重量子井戸構造２をエピタキシャル成長させ、引続きそ
の上にｐ型ＩｎＰ層３をエピタキシャル成長させる
（(a) ）。このとき前述のようにＩｎＧａＡｓ井戸層に
は、組成を選択することにより歪みが導入されるように
してもよい。次にｐ型ＩｎＰ層３を例えばＳｉＯ₂マス
クを用いて選択エッチングして、これを１μm 幅程度の
細いストライプ状パターンに残す（(b) ）。

【００１３】次に、ｐ型ＩｎＰ層３の周囲に、導波路と
して用いられるｎ型ＩｎＰ層４、続いて短絡防止層とし
て用いられるｐ型ＩｎＰ層８を、全体の表面が平坦にな
るように成長する（(c) ）。このｎ型ＩｎＰ層４および
ｐ型ＩｎＰ層８の成長工程は例えば、ｐ型ＩｎＰ層３の
表面に選択エッチングの際に用いたＳｉＯ₂ 等のマスク
が形成された状態で、露出している多重量子井戸構造２
上に選択エピタキシャル成長を行えばよい。その後、ｐ
型ＩｎＰ層８およびｎ型ＩｎＰ層４を選択エッチングし
て、図１に示すパターンの交差型導波路を形成する
（(d) ）。最後に、表面をＳｉＯ₂ 膜５で覆い、電界印
加部のｐ型ＩｎＰ層３上にコンタクト孔を開けてｐ側電
極６を形成し、基板裏面にはｎ側電極７を形成する
（(e) ）。この実施例の場合、ｐ型ＩｎＰ層３に対する
コンタクト孔はｐ型ＩｎＰ層３のストライプ幅よりも広
く形成され、ｐ側電極６は導波路上のｐ型ＩｎＰ層８に
もコンタクトしている。

【００１４】この実施例の素子では、ｐ側電極６とｎ側
電極７間に所定のバイアス電圧を印加することにより、
多重量子井戸構造２での電界屈折率変化によって光スイ
ッチングが行われる。そしてこの実施例の場合、電界印
加部の電極コンタクト孔が電界印加部のストライプパタ
ーン幅より大きいが、導波路上にはｐ型ＩｎＰ層８が設
けられているために電極の短絡は生じない。これにより
素子の歩留まり向上が図られる。また、微細なストライ
プ領域での位置合わせも必要ないから、工程が簡単にな
る。

【００１５】次に、多重量子井戸構造２のＩｎＧａＡｓ
Ｐ井戸層に歪みが与えられている場合の作用を説明す
る。量子井戸構造では良く知られているように、部分的
に縮退が解けて軽い正孔帯と重い正孔帯の分離が生じ
る。ＴＥモードに関する屈折率変化は重い正孔帯と伝導
帯間の遷移に対応し、ＴＥモードに関する屈折率変化は
軽い正孔帯と伝導帯間の遷移に対応するが、軽い正孔帯
と重い正孔帯のエネルギー準位が異なると、ＴＥモード
とＴＭモードでの屈折率変化に差が生じる。これは、素
子特性が入射光の偏波面に大きく依存する結果をもたら
す。これに対して、多重量子井戸構造２に引っ張り歪み
を導入すると、ＴＥモードの電界屈折率変化に影響する
重い正孔帯とＴＭモードの電界屈折率変化に影響する軽
い正孔帯のエネルギーレベルが同じにすることができ
る。これにより、入射光の偏波面に依存しない光スイッ
チングが可能となる。

【００１６】一方、ＩｎＧａＡｓＰ井戸層２１の組成を
選んでその格子定数をＩｎＰのそれに比べて正方向にず
らして、多重量子井戸構造２のＩｎＧａＡｓＰ井戸層２
１に圧縮歪みを導入すると、多重量子井戸構造の重い正
孔帯と軽い正孔帯のエネルギーレベルは、無歪の場合に
比べてより分離する。その結果、ＴＥモードの電界屈折
率変化とＴＭモードの電界屈折率変化の差がより大きく
なる。これは、スイッチ素子としてではなく、モードフ
ィルタとして用いる場合に有効になる。すなわ所定の電
界を印加した状態で例えば、ある端子からの入射自然光
から特定の直線偏光光を取り出し、或いは円偏光から直
交する二つの直線偏光成分（ＴＥモード波とＴＭモード
波）を分離して取り出す、といったことができる。

【００１７】実施例では、短絡防止用のｐ型ＩｎＰ層８
を導波路のｎ型ＩｎＰ層４の全面に形成したが、電界印
加部のｐ型ＩｎＰ層３から短絡防止に十分なある範囲内
に選択的に形成してもよい。また実施例ではＩｎＧａＡ
ｓＰ／ＩｎＰ系を用いたが、他の半導体材料系を用いて
同様の光変調素子を得ることが可能である。更に本発明
は、光変調素子に限らず、局部的に電界印加を行うため
の同様の構造を有する他の各種素子に応用が可能であ
る。

【００１８】

【発明の効果】以上述べたように本発明によれば、細い
ストライプ状パターンの電界印加部を持つ半導体光変調
素子の電極コンタクト部を改良することにより、歩留ま
り向上と素子製造工程の簡単化が図られる。

【図面の簡単な説明】

【図１】本発明の一実施例に係る光スイッチ素子を示す
平面図。

【図２】図１のＡ−Ａ′断面図。

【図３】同実施例の製造工程を示す断面図。

【図４】従来例の問題を説明するための素子断面図。

【符号の説明】

１…ｎ型ＩｎＰ基板、２…ｉ型ＩｎＧａＡｓＰ／ＩｎＰ
多重量子井戸構造、３…ｐ型ＩｎＰ層（電界印加部）、
４…ｎ型ＩｎＰ層（導波路）、５…ＳｉＯ₂ 膜、６…ｐ
側電極、７…ｎ側電極、８…ｐ型ＩｎＰ層（短絡防止
用）。

Claims (1)

【特許請求の範囲】
1. 【請求項１】第１導電型の半導体基板と、 前記半導体基板上に井戸層と障壁層が交互に積層形成さ
   れた多重量子井戸構造と、 前記量子井戸構造上にストライプ状パターンをもって形
   成された電界印加部としての第２導電型半導体層と、 前記第２導電型半導体層が交差部に位置するように前記
   多重量子井戸構造上に形成された第１導電型半導体層か
   らなる交差型導波路と、 前記交差型導波路の第１導電型半導体層表面に形成され
   た短絡防止用の第２導電型半導体層と、 前記電界印加部の第２導電型半導体層の表面および前記
   基板の裏面にそれぞれ形成された電極とを備えたことを
   特徴とする半導体光変調素子。