JPH0750445A - 半導体レーザの製法 - Google Patents
半導体レーザの製法Info
- Publication number
- JPH0750445A JPH0750445A JP5210542A JP21054293A JPH0750445A JP H0750445 A JPH0750445 A JP H0750445A JP 5210542 A JP5210542 A JP 5210542A JP 21054293 A JP21054293 A JP 21054293A JP H0750445 A JPH0750445 A JP H0750445A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- conductivity type
- gaas
- etching
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
- H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
- H01S5/223—Buried stripe structure
- H01S5/2231—Buried stripe structure with inner confining structure only between the active layer and the upper electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
- H01S5/2054—Methods of obtaining the confinement
- H01S5/2081—Methods of obtaining the confinement using special etching techniques
- H01S5/209—Methods of obtaining the confinement using special etching techniques special etch stop layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/30—Structure or shape of the active region; Materials used for the active region
- H01S5/32—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures
- H01S5/323—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
- H01S5/32308—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser emitting light at a wavelength less than 900 nm
- H01S5/32316—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser emitting light at a wavelength less than 900 nm comprising only (Al)GaAs
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/095—Laser devices
Landscapes
- Physics & Mathematics (AREA)
- Geometry (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Optics & Photonics (AREA)
- Semiconductor Lasers (AREA)
Abstract
(57)【要約】
【目的】 動作電流が低く、信頼性の高い半導体レーザ
を量産性良く、かつ、高歩留りでうる製法を提供する。 【構成】 ＭＢＥ装置により第１導電型の半導体基板２
の上面に、クラッド層３、５、活性層４および電流ブロ
ック層７を順次積層するにあたり、第１上部クラッド層
５と電流ブロック層７とのあいだにＧａＡｓからなるエ
ッチングストップ層６を介在させることにより、電流ブ
ロック層７のストライプ溝11のエッチングの際のストッ
パにする。このエッチングによって残余したＧａＡｓ層
をＭＢＥ装置内にて蒸発させることにより除去し、第１
上部クラッド層５に達するストライプ溝11を形成する。
そして、再度ＭＢＥ法によって第２上部クラッド層８な
どを形成する。
を量産性良く、かつ、高歩留りでうる製法を提供する。 【構成】 ＭＢＥ装置により第１導電型の半導体基板２
の上面に、クラッド層３、５、活性層４および電流ブロ
ック層７を順次積層するにあたり、第１上部クラッド層
５と電流ブロック層７とのあいだにＧａＡｓからなるエ
ッチングストップ層６を介在させることにより、電流ブ
ロック層７のストライプ溝11のエッチングの際のストッ
パにする。このエッチングによって残余したＧａＡｓ層
をＭＢＥ装置内にて蒸発させることにより除去し、第１
上部クラッド層５に達するストライプ溝11を形成する。
そして、再度ＭＢＥ法によって第２上部クラッド層８な
どを形成する。
Description
【０００１】
【産業上の利用分野】本発明は、低動作電流半導体レー
ザの製法に関する。さらに詳しくは、電流ブロック層に
光の吸収が少ない間接遷移材料を用いることにより動作
電流を低くし、しかも電流ブロック層を精度よくエッチ
ングし、かつ、クラッド層の酸化などを防止することが
できる半導体レーザの製法に関する。
ザの製法に関する。さらに詳しくは、電流ブロック層に
光の吸収が少ない間接遷移材料を用いることにより動作
電流を低くし、しかも電流ブロック層を精度よくエッチ
ングし、かつ、クラッド層の酸化などを防止することが
できる半導体レーザの製法に関する。
【０００２】
【従来の技術】今日、光情報機器の光源として半導体レ
ーザが広く用いられている。このうちボータブルタイプ
のＣＤプレーヤー、ＭＤプレーヤーなどに用いられる半
導体レーザは、電池寿命の関係上、動作電流が低いこと
が望まれる。
ーザが広く用いられている。このうちボータブルタイプ
のＣＤプレーヤー、ＭＤプレーヤーなどに用いられる半
導体レーザは、電池寿命の関係上、動作電流が低いこと
が望まれる。
【０００３】動作電流を低減する一つの方法として電流
ブロック層での光吸収を抑えたレーザが学会などで報告
されている（平成４年秋季応用物理学会17ａ−ｖ−
１）。図３に示す半導体レーザ21は、このタイプの半導
体レーザの一例を示すものである。
ブロック層での光吸収を抑えたレーザが学会などで報告
されている（平成４年秋季応用物理学会17ａ−ｖ−
１）。図３に示す半導体レーザ21は、このタイプの半導
体レーザの一例を示すものである。
【０００４】半導体レーザ21は、たとえばｎ−ＧａＡｓ
からなる半導体基板２の上に、たとえばｎ−Ａｌx Ｇａ
1-x Ａｓからなる下部クラッド層３、たとえばＡｌy Ｇ
ａ1-y Ａｓからなる活性層４（ｘ＞ｙ）、たとえばｐ−
Ａｌx Ｇａ1-x Ａｓからなる第１上部クラッド層５、ｐ
−Ａｌx Ｇａ1-x Ａｓからなる第２上部クラッド層８、
およびたとえばｐ−ＧａＡｓからなるコンタクト層９が
順次形成されている。なお、半導体基板２の下面および
コンタクト層９の上面それぞれにはｎ側およびｐ側の電
極10ａ、10ｂが設けられている。ここで活性層のＡｌの
比率は下部および上部クラッド層のＡｌの比率より小さ
くなるように設定されており、活性層は下部および上部
クラッドより屈折率が大きく、かつ、禁制帯幅が小さく
なるよにし、活性層で発生した光がクラッド層側に逃げ
ないようにして導波路を形成すると共に、活性層の光が
クラッド層で吸収されないように構成されている。すな
わち、小長井誠による「半導体超格子入門」培風館、28
頁、1978年などにも示されているように、Ａｌq Ｇａ
1-q ＡｓではＡｌの比率ｑが小さくなる程、屈折率が大
きく、かつ、禁制帯幅が小さくなることが知られてお
り、比率ｑを適宜選択することによって所望の屈折率お
よび禁制帯幅をうることができる。
からなる半導体基板２の上に、たとえばｎ−Ａｌx Ｇａ
1-x Ａｓからなる下部クラッド層３、たとえばＡｌy Ｇ
ａ1-y Ａｓからなる活性層４（ｘ＞ｙ）、たとえばｐ−
Ａｌx Ｇａ1-x Ａｓからなる第１上部クラッド層５、ｐ
−Ａｌx Ｇａ1-x Ａｓからなる第２上部クラッド層８、
およびたとえばｐ−ＧａＡｓからなるコンタクト層９が
順次形成されている。なお、半導体基板２の下面および
コンタクト層９の上面それぞれにはｎ側およびｐ側の電
極10ａ、10ｂが設けられている。ここで活性層のＡｌの
比率は下部および上部クラッド層のＡｌの比率より小さ
くなるように設定されており、活性層は下部および上部
クラッドより屈折率が大きく、かつ、禁制帯幅が小さく
なるよにし、活性層で発生した光がクラッド層側に逃げ
ないようにして導波路を形成すると共に、活性層の光が
クラッド層で吸収されないように構成されている。すな
わち、小長井誠による「半導体超格子入門」培風館、28
頁、1978年などにも示されているように、Ａｌq Ｇａ
1-q ＡｓではＡｌの比率ｑが小さくなる程、屈折率が大
きく、かつ、禁制帯幅が小さくなることが知られてお
り、比率ｑを適宜選択することによって所望の屈折率お
よび禁制帯幅をうることができる。
【０００５】図３に示すように、ｐ−Ａｌx Ｇａ1-x Ａ
ｓからなる第１上部クラッド層５上に形成されたたとえ
ばｎ−Ａｌz Ｇａ1-z Ａｓからなる電流ブロック層７
（ｚ＞ｘ）は、ストライプ状に除去されており、幅
Ｗ1 、長さＬのストライプ溝11が形成されている。この
ような半導体レーザ21においては、電流ブロック層７が
間接遷移材料より成るため光吸収は抑制され、なおか
つ、この電流ブロック層はストライプ溝部分の屈折率よ
り低いのでストライプ溝に沿った導波路が形成される。
前記従来の半導体レーザ21の製法の一例を図４を参照し
つつ、以下に述べる。
ｓからなる第１上部クラッド層５上に形成されたたとえ
ばｎ−Ａｌz Ｇａ1-z Ａｓからなる電流ブロック層７
（ｚ＞ｘ）は、ストライプ状に除去されており、幅
Ｗ1 、長さＬのストライプ溝11が形成されている。この
ような半導体レーザ21においては、電流ブロック層７が
間接遷移材料より成るため光吸収は抑制され、なおか
つ、この電流ブロック層はストライプ溝部分の屈折率よ
り低いのでストライプ溝に沿った導波路が形成される。
前記従来の半導体レーザ21の製法の一例を図４を参照し
つつ、以下に述べる。
【０００６】まず、図４（ａ）に示すように、ｎ−Ｇａ
Ａｓからなる半導体基板２の上に、ｎ−Ａｌx Ｇａ1-x
Ａｓからなる下部クラッド層３（ｘ＝0.60）と、Ａｌy
Ｇａ1-y Ａｓからなる活性層４（ｙ＝0.15）と、ｐ−Ａ
ｌx Ｇａ1-x Ａｓからなる第１上部クラッド層５と、ｎ
−Ａｌz Ｇａ1-z Ａｓからなる電流ブロック層７（ｚ＝
0.75）と、ノンドープのＧａＡｓからなる表面保護層12
とを順次積層させることにより第１成長層20を形成す
る。
Ａｓからなる半導体基板２の上に、ｎ−Ａｌx Ｇａ1-x
Ａｓからなる下部クラッド層３（ｘ＝0.60）と、Ａｌy
Ｇａ1-y Ａｓからなる活性層４（ｙ＝0.15）と、ｐ−Ａ
ｌx Ｇａ1-x Ａｓからなる第１上部クラッド層５と、ｎ
−Ａｌz Ｇａ1-z Ａｓからなる電流ブロック層７（ｚ＝
0.75）と、ノンドープのＧａＡｓからなる表面保護層12
とを順次積層させることにより第１成長層20を形成す
る。
【０００７】つぎに、図４（ｂ）に示すように、ストラ
イプ溝を形成すべき部分以外の表面保護層12をホトレジ
スト膜14で覆う。このホトレジスト膜14をマスクとし
て、電流ブロック層７の底面まで表面保護層12、電流ブ
ロック層７を硫酸系エッチング液によりエッチングし、
ストライプ溝11を形成する。
イプ溝を形成すべき部分以外の表面保護層12をホトレジ
スト膜14で覆う。このホトレジスト膜14をマスクとし
て、電流ブロック層７の底面まで表面保護層12、電流ブ
ロック層７を硫酸系エッチング液によりエッチングし、
ストライプ溝11を形成する。
【０００８】この状態にしたのち、半導体基板２を再度
ＭＢＥ装置内に装着する。そして、図４（ｃ）に示すよ
うに、半導体基板２にヒ素分子線を当てながら、半導体
基板２を約 740℃で加熱する。
ＭＢＥ装置内に装着する。そして、図４（ｃ）に示すよ
うに、半導体基板２にヒ素分子線を当てながら、半導体
基板２を約 740℃で加熱する。
【０００９】一般に、温度を上昇させると、ＧａＡｓは
蒸発速度が速くなるが、ＡｌＧａＡｓは蒸発速度がほと
んど変化しない。すなわち、温度を上昇させると、Ｇａ
Ａｓで構成する表面保護層12は、温度上昇に伴って蒸発
がおこるが、ＡｌＧａＡｓで構成する第１上部クラッド
層５、および電流ブロック層７はほとんど蒸発しない。
したがって、第１上部クラッド層５、および電流ブロッ
ク層７上に影響を与えることなく、表面保護層12を除去
することができる。
蒸発速度が速くなるが、ＡｌＧａＡｓは蒸発速度がほと
んど変化しない。すなわち、温度を上昇させると、Ｇａ
Ａｓで構成する表面保護層12は、温度上昇に伴って蒸発
がおこるが、ＡｌＧａＡｓで構成する第１上部クラッド
層５、および電流ブロック層７はほとんど蒸発しない。
したがって、第１上部クラッド層５、および電流ブロッ
ク層７上に影響を与えることなく、表面保護層12を除去
することができる。
【００１０】つぎに、半導体基板２の温度を約600 ℃に
設定し、ＭＢＥ法により、図４（ｄ）に示すように、ｐ
−Ａｌx Ｇａ1-x Ａｓからなる第２上部クラッド層８お
よびｐ−ＧａＡｓからなるコンタクト層９とを順次積層
する。
設定し、ＭＢＥ法により、図４（ｄ）に示すように、ｐ
−Ａｌx Ｇａ1-x Ａｓからなる第２上部クラッド層８お
よびｐ−ＧａＡｓからなるコンタクト層９とを順次積層
する。
【００１１】しかるのち、半導体基板２の裏面をラッピ
ングする。こののち、ｐ−ＧａＡｓからなるコンタクト
層９に接続されるｐ側電極10ｂ、およびｎ−ＧａＡｓか
らなる半導体基板２に接続されるｎ側電極10ａとを形成
することにより完成する（図３参照）。
ングする。こののち、ｐ−ＧａＡｓからなるコンタクト
層９に接続されるｐ側電極10ｂ、およびｎ−ＧａＡｓか
らなる半導体基板２に接続されるｎ側電極10ａとを形成
することにより完成する（図３参照）。
【００１２】
【発明が解決しようとする課題】しかしながら、前記従
来の半導体レーザの製法では、ストライプ溝の形成は化
学エッチングにより行っており、エッチング深さが正確
に制御できない。すなわち、深くエッチングし過ぎて活
性層まで除去してしまう、あるいはエッチングが浅すぎ
て電流ブロック層が残り電流が流れない、といった問題
がある。また、電流ブロック層、クラッド層はＡｌ混晶
比が高いので化学エッチング中に酸化され易く、信頼性
阻害の要因にもなっている。
来の半導体レーザの製法では、ストライプ溝の形成は化
学エッチングにより行っており、エッチング深さが正確
に制御できない。すなわち、深くエッチングし過ぎて活
性層まで除去してしまう、あるいはエッチングが浅すぎ
て電流ブロック層が残り電流が流れない、といった問題
がある。また、電流ブロック層、クラッド層はＡｌ混晶
比が高いので化学エッチング中に酸化され易く、信頼性
阻害の要因にもなっている。
【００１３】本発明は、前記のような問題を解決し、低
動作電流の半導体レーザの高歩留りで量産性の良い製法
を提供することを目的とする。
動作電流の半導体レーザの高歩留りで量産性の良い製法
を提供することを目的とする。
【００１４】
【課題を解決するための手段】本発明の半導体レーザの
製法は、（ａ）第１導電型の半導体基板上に第１導電型
の下部クラッド層を形成する工程、（ｂ）前記下部クラ
ッド層の上に、屈折率が前記下部クラッド層よりも大き
いとともに禁制帯幅が狭い材料からなる活性層を形成す
る工程、（ｃ）前記活性層の上に、屈折率が前記活性層
よりも小さいとともに禁制帯幅が広い第２導電型の第１
上部クラッド層を形成する工程、（ｄ）前記第１上部ク
ラッド層の上に、ＧａＡｓからなるエッチングストップ
層を形成する工程、（ｅ）前記エッチングストップ層の
上に、屈折率が第１上部クラッド層よりも小さいととも
に禁制帯幅が広い第１導電型の電流ブロック層を形成す
る工程、（ｆ）少なくとも前記電流ブロック層の一部分
を前記エッチングストップ層に達するまでエッチングす
ることによりストライプ溝を形成する工程、（ｇ）前記
ストライプ溝の下に残余したエッチングストップ層のＧ
ａＡｓを蒸発させる工程、（ｈ）前記電流ブロック層お
よびストライプ溝の上に屈折率が前記活性層よりも小さ
く、かつ、前記電流ブロック層よりも大きいとともに禁
制帯幅が前記活性層よりも広く、かつ、電流ブロック層
よりも狭い第２導電型の第２上部クラッド層を形成する
工程、および（ｉ）前記第２上部クラッド層の上に、屈
折率が前記活性層よりも大きいとともに禁制帯幅が狭い
第２導電型のコンタクト層を形成する工程の結合からな
ることを特徴とする。
製法は、（ａ）第１導電型の半導体基板上に第１導電型
の下部クラッド層を形成する工程、（ｂ）前記下部クラ
ッド層の上に、屈折率が前記下部クラッド層よりも大き
いとともに禁制帯幅が狭い材料からなる活性層を形成す
る工程、（ｃ）前記活性層の上に、屈折率が前記活性層
よりも小さいとともに禁制帯幅が広い第２導電型の第１
上部クラッド層を形成する工程、（ｄ）前記第１上部ク
ラッド層の上に、ＧａＡｓからなるエッチングストップ
層を形成する工程、（ｅ）前記エッチングストップ層の
上に、屈折率が第１上部クラッド層よりも小さいととも
に禁制帯幅が広い第１導電型の電流ブロック層を形成す
る工程、（ｆ）少なくとも前記電流ブロック層の一部分
を前記エッチングストップ層に達するまでエッチングす
ることによりストライプ溝を形成する工程、（ｇ）前記
ストライプ溝の下に残余したエッチングストップ層のＧ
ａＡｓを蒸発させる工程、（ｈ）前記電流ブロック層お
よびストライプ溝の上に屈折率が前記活性層よりも小さ
く、かつ、前記電流ブロック層よりも大きいとともに禁
制帯幅が前記活性層よりも広く、かつ、電流ブロック層
よりも狭い第２導電型の第２上部クラッド層を形成する
工程、および（ｉ）前記第２上部クラッド層の上に、屈
折率が前記活性層よりも大きいとともに禁制帯幅が狭い
第２導電型のコンタクト層を形成する工程の結合からな
ることを特徴とする。
【００１５】
【作用】本発明の半導体レーザの製法によれば、第１上
部クラッド層と電流ブロック層とのあいだにエッチング
ストップ層を設けているため、ストライプ溝形成のため
のエッチング深さをエッチングストップ層で止めること
ができ、常に正確に制御することができる。また、スト
ライプ溝部分に残ったエッチングストップ層のＧａＡｓ
はＭＢＥ装置内で蒸発させることができるのでストライ
プ溝部分の第１上部クラッド層は酸化されない。すなわ
ち、エッチングストップ層であるＧａＡｓ層は酸化防止
層としても働く。この結果、動作電流が低く、信頼性の
高い半導体レーザを高歩留りでうることができる。
部クラッド層と電流ブロック層とのあいだにエッチング
ストップ層を設けているため、ストライプ溝形成のため
のエッチング深さをエッチングストップ層で止めること
ができ、常に正確に制御することができる。また、スト
ライプ溝部分に残ったエッチングストップ層のＧａＡｓ
はＭＢＥ装置内で蒸発させることができるのでストライ
プ溝部分の第１上部クラッド層は酸化されない。すなわ
ち、エッチングストップ層であるＧａＡｓ層は酸化防止
層としても働く。この結果、動作電流が低く、信頼性の
高い半導体レーザを高歩留りでうることができる。
【００１６】
【実施例】つぎに図１、２を参照しながら本発明の半導
体レーザの製法を説明する。
体レーザの製法を説明する。
【００１７】図１は本発明の製法の一実施例により製造
された半導体レーザの断面構造を示す図、図２は図１の
半導体レーザの製法の一実施例を示す工程図である。
された半導体レーザの断面構造を示す図、図２は図１の
半導体レーザの製法の一実施例を示す工程図である。
【００１８】図１において、１が半導体レーザであり、
第１導電型のたとえばＧａＡｓからなる半導体基板２上
に第１導電型のたとえばＡｌx Ｇａ1-x Ａｓ（0.35≦ｘ
≦0.7 ）からなる下部クラッド層３、前記下部クラッド
層３より屈折率が大きく、禁制帯幅が狭いノンドープま
たは第１導電型もしくは第２導電型のたとえばＡｌy Ｇ
ａ1-y Ａｓ（ｙ≦0.2 、ｙ＜ｘ）からなる活性層４、前
記活性層４より屈折率が小さく禁制帯幅が広い第２導電
型のたとえばＡｌx Ｇａ1-x Ａｓからなる第１上部クラ
ッド層５、第１導電型のＧａＡｓからなるエッチングス
トップ層６、前記第１上部クラッド層５よりも屈折率が
小さく、禁制帯幅が広い第１導電型のたとえばＡｌz Ｇ
ａ1-z Ａｓ（0.45≦ｚ≦0.8 、ｘ＜ｚ）からなる電流ブ
ロック層７、屈折率が前記活性層４よりも小さく、か
つ、前記電流ブロック層７よりも大きいとともに禁制帯
幅が前記活性層４よりも広く、かつ、電流ブロック層７
よりも狭い第２導電型のたとえばＡｌx Ｇａ1-x Ａｓか
らなる第２上部クラッド層８、前記活性層４より屈折率
が大きく、かつ、禁制帯幅が狭い第２導電型のたとえば
ＧａＡｓからなるコンタクト層９が順次積層されて構成
されている。なお、前記半導体基板２の下面およびコン
タクト層９の上面それぞれには電極10ａ、10ｂが設けら
れている。また前述したように、Ａｌq Ｇ1-q Ａｓで
は、Ａｌの比率ｑが小さくなるほど、屈折率が大きく、
かつ、禁制帯幅が小さくなることが知られており、ｑの
比率を適宜選択することにより所望の関係の積層構造を
形成することができる。
第１導電型のたとえばＧａＡｓからなる半導体基板２上
に第１導電型のたとえばＡｌx Ｇａ1-x Ａｓ（0.35≦ｘ
≦0.7 ）からなる下部クラッド層３、前記下部クラッド
層３より屈折率が大きく、禁制帯幅が狭いノンドープま
たは第１導電型もしくは第２導電型のたとえばＡｌy Ｇ
ａ1-y Ａｓ（ｙ≦0.2 、ｙ＜ｘ）からなる活性層４、前
記活性層４より屈折率が小さく禁制帯幅が広い第２導電
型のたとえばＡｌx Ｇａ1-x Ａｓからなる第１上部クラ
ッド層５、第１導電型のＧａＡｓからなるエッチングス
トップ層６、前記第１上部クラッド層５よりも屈折率が
小さく、禁制帯幅が広い第１導電型のたとえばＡｌz Ｇ
ａ1-z Ａｓ（0.45≦ｚ≦0.8 、ｘ＜ｚ）からなる電流ブ
ロック層７、屈折率が前記活性層４よりも小さく、か
つ、前記電流ブロック層７よりも大きいとともに禁制帯
幅が前記活性層４よりも広く、かつ、電流ブロック層７
よりも狭い第２導電型のたとえばＡｌx Ｇａ1-x Ａｓか
らなる第２上部クラッド層８、前記活性層４より屈折率
が大きく、かつ、禁制帯幅が狭い第２導電型のたとえば
ＧａＡｓからなるコンタクト層９が順次積層されて構成
されている。なお、前記半導体基板２の下面およびコン
タクト層９の上面それぞれには電極10ａ、10ｂが設けら
れている。また前述したように、Ａｌq Ｇ1-q Ａｓで
は、Ａｌの比率ｑが小さくなるほど、屈折率が大きく、
かつ、禁制帯幅が小さくなることが知られており、ｑの
比率を適宜選択することにより所望の関係の積層構造を
形成することができる。
【００１９】電流ブロック層７とエッチングストップ層
６の中心部には幅Ｗ1 が１〜２μｍ程度のストライプ溝
11があり、この部分に沿った導波路が形成される。ここ
でエッチングストップ層６は膜厚が100 〜200 Åと非常
に薄いので、光学的影響を及ぼさない。また、活性層４
の上下方向は屈折率の小さく、かつ、禁制帯幅が広いク
ラッド層で挟まれ、光が閉じ込められるとともに活性層
の光がクラッド層で吸収されないような構成になってい
る。
６の中心部には幅Ｗ1 が１〜２μｍ程度のストライプ溝
11があり、この部分に沿った導波路が形成される。ここ
でエッチングストップ層６は膜厚が100 〜200 Åと非常
に薄いので、光学的影響を及ぼさない。また、活性層４
の上下方向は屈折率の小さく、かつ、禁制帯幅が広いク
ラッド層で挟まれ、光が閉じ込められるとともに活性層
の光がクラッド層で吸収されないような構成になってい
る。
【００２０】本発明の半導体レーザは、電流ブロック層
７と第１上部クラッド層５とのあいだにエッチングスト
ップ層６が設けられていることに特徴がある。エッチン
グストップ層６は100 〜200 Å程度の厚さがあれば充分
エッチングストップ層の役目を果し、第１上部クラッド
層までのエッチングのしすぎや第１上部クラッド層を露
出させて酸化するのを防止する効果がある。
７と第１上部クラッド層５とのあいだにエッチングスト
ップ層６が設けられていることに特徴がある。エッチン
グストップ層６は100 〜200 Å程度の厚さがあれば充分
エッチングストップ層の役目を果し、第１上部クラッド
層までのエッチングのしすぎや第１上部クラッド層を露
出させて酸化するのを防止する効果がある。
【００２１】なお、第１、第２導電型とは半導体の導電
型のｎ型またはｐ型をいい、第１導電型がｎ型のばあい
は第２導電型はｐ型になり、第１導電型がｐ型のばあい
はその逆になる。
型のｎ型またはｐ型をいい、第１導電型がｎ型のばあい
は第２導電型はｐ型になり、第１導電型がｐ型のばあい
はその逆になる。
【００２２】つぎに、図２を参照しながら、本発明の半
導体レーザ１の製法の一実施例を説明する。まず、ＭＢ
Ｅ装置内に第１導電型のたとえばＧａＡｓからなる半導
体基板２を入れ、図２（ａ）に示すように、半導体基板
２上に、分子線エピタキシャル法により第１導電型のた
とえばＡｌx Ｇａ1-x Ａｓ（0.35≦ｘ≦0.7 ）からなる
下部クラッド層３を7000〜30000 Åの厚さに、ノンドー
プまたは第１導電型もしくは第２導電型のたとえばＡｌ
y Ｇａ1-y Ａｓ（ｙ＜ｘ、ｙ≦ 0.2）からなる活性層４
を400 〜1000Åの厚さに、第２導電型のたとえばＡｌx
Ｇａ1-x Ａｓからなる第１上部クラッド層５を1000〜15
00Åの厚さに、第１導電型のＧａＡｓからなるエッチン
グストップ層６を100 〜200 Åの厚さに、第１導電型の
たとえばＡｌz Ｇａ1-z Ａｓ（ｚ＞ｘ、0.45≦ｚ≦0.8
）からなる電流ブロック層７を4000〜10000 Åの厚さ
に、ノンドープのたとえばＧａＡｓからなる表面保護層
12を100 〜400 Åの厚さに、順次積層させることにより
第１成長層13を形成する。
導体レーザ１の製法の一実施例を説明する。まず、ＭＢ
Ｅ装置内に第１導電型のたとえばＧａＡｓからなる半導
体基板２を入れ、図２（ａ）に示すように、半導体基板
２上に、分子線エピタキシャル法により第１導電型のた
とえばＡｌx Ｇａ1-x Ａｓ（0.35≦ｘ≦0.7 ）からなる
下部クラッド層３を7000〜30000 Åの厚さに、ノンドー
プまたは第１導電型もしくは第２導電型のたとえばＡｌ
y Ｇａ1-y Ａｓ（ｙ＜ｘ、ｙ≦ 0.2）からなる活性層４
を400 〜1000Åの厚さに、第２導電型のたとえばＡｌx
Ｇａ1-x Ａｓからなる第１上部クラッド層５を1000〜15
00Åの厚さに、第１導電型のＧａＡｓからなるエッチン
グストップ層６を100 〜200 Åの厚さに、第１導電型の
たとえばＡｌz Ｇａ1-z Ａｓ（ｚ＞ｘ、0.45≦ｚ≦0.8
）からなる電流ブロック層７を4000〜10000 Åの厚さ
に、ノンドープのたとえばＧａＡｓからなる表面保護層
12を100 〜400 Åの厚さに、順次積層させることにより
第１成長層13を形成する。
【００２３】なお、ＭＢＥ法によるエピタキシャル成長
法は従来より知られている方法を適用することができ、
たとえばルツボに蒸発源として収納されたＧａなどの原
料物質を分子線の形で蒸発させ、この各原料を質量分析
計（図示せず）でモニターするとともに、コンピュータ
（図示せず）により蒸発源の温度やシャッタを制御する
ことにより、所望の比率の化合物半導体をエピタキシャ
ル成長することができる。したがって、Ａｌの比率を容
易に調節することができ、前述のような各層の屈折率と
禁制帯幅の関係を有する半導体層を容易に形成すること
ができる。
法は従来より知られている方法を適用することができ、
たとえばルツボに蒸発源として収納されたＧａなどの原
料物質を分子線の形で蒸発させ、この各原料を質量分析
計（図示せず）でモニターするとともに、コンピュータ
（図示せず）により蒸発源の温度やシャッタを制御する
ことにより、所望の比率の化合物半導体をエピタキシャ
ル成長することができる。したがって、Ａｌの比率を容
易に調節することができ、前述のような各層の屈折率と
禁制帯幅の関係を有する半導体層を容易に形成すること
ができる。
【００２４】つぎに、図２（ｂ）に示すように、ストラ
イプ溝11を形成すべき部分以外の表面保護層12をホトレ
ジスト膜14で覆う。このホトレジスト膜14をマスクとし
て、電流ブロック層７が適宜に残るように表面保護層1
2、および電流ブロック層７を表面保護層と電流ブロッ
ク層の両方をエッチングすることができるエッチング液
によりエッチングし、しかるのちにエッチングストップ
層６に至るまでエッチングストップ層と選択エッチング
することができるエッチング液によりエッチングし、ス
トライプ溝11を形成する。両層をエッチングすることが
できるエッチング液としてはたとえば硫酸系エッチング
液などを使用することができ、選択エッチング液として
はフッ酸系選択エッチング液などを使用することがで
き、これらのエッチング液によりエッチングすることに
よりＡｌＧａＡｓとＧａＡｓとの選択エッチングを行う
ことができるため、100 〜200 Å程度の薄いエッチング
ストップ層はエッチングされないで、電流ブロック層７
のみがストライプ溝11の形状にエッチングされる。
イプ溝11を形成すべき部分以外の表面保護層12をホトレ
ジスト膜14で覆う。このホトレジスト膜14をマスクとし
て、電流ブロック層７が適宜に残るように表面保護層1
2、および電流ブロック層７を表面保護層と電流ブロッ
ク層の両方をエッチングすることができるエッチング液
によりエッチングし、しかるのちにエッチングストップ
層６に至るまでエッチングストップ層と選択エッチング
することができるエッチング液によりエッチングし、ス
トライプ溝11を形成する。両層をエッチングすることが
できるエッチング液としてはたとえば硫酸系エッチング
液などを使用することができ、選択エッチング液として
はフッ酸系選択エッチング液などを使用することがで
き、これらのエッチング液によりエッチングすることに
よりＡｌＧａＡｓとＧａＡｓとの選択エッチングを行う
ことができるため、100 〜200 Å程度の薄いエッチング
ストップ層はエッチングされないで、電流ブロック層７
のみがストライプ溝11の形状にエッチングされる。
【００２５】つぎに、図２（ｃ）に示すように、半導体
基板２を再度ＭＢＥ装置内に入れ、740 ℃程度に昇温
し、表面保護層12および図２（ｂ）で露出したエッチン
グストップ層６の上面にヒ素分子線を当てることにより
ＧａＡｓからなるエッチングストップ層６および表面保
護層12を蒸発させる。このばあい、温度の上昇にともな
い、ＧａＡｓは蒸発速度が速くなるが、ＡｌＧａＡｓは
蒸発速度が殆ど変化しないため、ＧａＡｓ層のみを選択
的に蒸発させることができる。
基板２を再度ＭＢＥ装置内に入れ、740 ℃程度に昇温
し、表面保護層12および図２（ｂ）で露出したエッチン
グストップ層６の上面にヒ素分子線を当てることにより
ＧａＡｓからなるエッチングストップ層６および表面保
護層12を蒸発させる。このばあい、温度の上昇にともな
い、ＧａＡｓは蒸発速度が速くなるが、ＡｌＧａＡｓは
蒸発速度が殆ど変化しないため、ＧａＡｓ層のみを選択
的に蒸発させることができる。
【００２６】そののち、図２（ｄ）に示すように、前記
電流ブロック層７およびストライプ溝11の上面に第２導
電型のたとえばＡｌx Ｇａ1-x Ａｓからなる第２上部ク
ラッド層８と、第２導電型のたとえばＧａＡｓからなる
コンタクト層９とを順次積層する。
電流ブロック層７およびストライプ溝11の上面に第２導
電型のたとえばＡｌx Ｇａ1-x Ａｓからなる第２上部ク
ラッド層８と、第２導電型のたとえばＧａＡｓからなる
コンタクト層９とを順次積層する。
【００２７】以上のように半導体層が形成された半導体
基板の裏面をラッピングし、半導体基板２の下面および
コンタクト層９の上面にそれぞれ電極10ａ、10ｂを形成
して劈開することにより幅Ｗ、長さＬのチップが完成す
る（図１参照）。
基板の裏面をラッピングし、半導体基板２の下面および
コンタクト層９の上面にそれぞれ電極10ａ、10ｂを形成
して劈開することにより幅Ｗ、長さＬのチップが完成す
る（図１参照）。
【００２８】なお、本実施例では下部クラッド層３、第
１または第２上部クラッド層５、８、電流ブロック層
７、コンタクト層９をＡｌq Ｇａ1-q Ａｓの比率ｑを変
えることにより各層の屈折率、禁制帯幅の関係を満たす
例で説明したが、たとえばＩｎＡｌＧａＡｓ系などの他
の半導体材料を使用しても、前述の各層の屈折率、禁制
帯幅の関係を満たせば、効率のよい半導体レーザがえら
れ、本発明のエッチングストップ層を設けることにより
信頼性の高い半導体レーザを高歩留りでうることができ
る。
１または第２上部クラッド層５、８、電流ブロック層
７、コンタクト層９をＡｌq Ｇａ1-q Ａｓの比率ｑを変
えることにより各層の屈折率、禁制帯幅の関係を満たす
例で説明したが、たとえばＩｎＡｌＧａＡｓ系などの他
の半導体材料を使用しても、前述の各層の屈折率、禁制
帯幅の関係を満たせば、効率のよい半導体レーザがえら
れ、本発明のエッチングストップ層を設けることにより
信頼性の高い半導体レーザを高歩留りでうることができ
る。
【００２９】つぎに、ＭＢＥ法による半導体レーザの製
法を具体的実施例によりさらに詳細に説明する。
法を具体的実施例によりさらに詳細に説明する。
【００３０】実施例１ ＭＢＥ装置によりｎ−ＧａＡｓからなる半導体基板２に
ｎ−Ａｌ0.6 Ｇａ0.4Ａｓからなる下部クラッド層３を
約20000 Åの厚さに、ノンドープのＡｌ0.15Ｇａ0.85Ａ
ｓからなる活性層４を約500 Åの厚さに、ｐ−Ａｌ0.6
Ｇａ0.4 Ａｓからなる第１上部クラッド層５を約1000Å
の厚さに、ｎ−ＧａＡｓからなるエッチングストップ層
６を約150 Åの厚さに、ｎ−Ａｌ0.75Ｇａ0.25Ａｓから
なる電流ブロック層７を約5000Åの厚さに、ノンドープ
のＧａＡｓからなる表面保護層12を400 Åの厚さに、周
知のＭＢＥ装置により順次積層した。
ｎ−Ａｌ0.6 Ｇａ0.4Ａｓからなる下部クラッド層３を
約20000 Åの厚さに、ノンドープのＡｌ0.15Ｇａ0.85Ａ
ｓからなる活性層４を約500 Åの厚さに、ｐ−Ａｌ0.6
Ｇａ0.4 Ａｓからなる第１上部クラッド層５を約1000Å
の厚さに、ｎ−ＧａＡｓからなるエッチングストップ層
６を約150 Åの厚さに、ｎ−Ａｌ0.75Ｇａ0.25Ａｓから
なる電流ブロック層７を約5000Åの厚さに、ノンドープ
のＧａＡｓからなる表面保護層12を400 Åの厚さに、周
知のＭＢＥ装置により順次積層した。
【００３１】つぎに、半導体層が形成された半導体基板
２をＭＢＥ装置から取り出し、表面保護層12の表面をホ
トレジスト膜14で覆い、ストライプ溝部分をパターニン
グして開口し、硫酸系エッチング液で幅約1.5 μｍ程度
のストライプ溝11を形成した。このばあい、硫酸系エッ
チング液は表面保護層12のＧａＡｓと電流ブロック層７
のＡｌ0.75Ｇａ0.25Ａｓ層の両層をエッチングするた
め、電流ブロッキング層が適宜残るようにエッチングを
した。さらに、フッ酸系選択エッチング液（Ａｌの組成
が0.2 以下では、エッチングレートは殆ど０Å／秒）に
より、ストライプ溝11の電流ブロック層７のｎ−Ａｌ
0.75Ｇａ0.25Ａｓ層をすべて除去した。
２をＭＢＥ装置から取り出し、表面保護層12の表面をホ
トレジスト膜14で覆い、ストライプ溝部分をパターニン
グして開口し、硫酸系エッチング液で幅約1.5 μｍ程度
のストライプ溝11を形成した。このばあい、硫酸系エッ
チング液は表面保護層12のＧａＡｓと電流ブロック層７
のＡｌ0.75Ｇａ0.25Ａｓ層の両層をエッチングするた
め、電流ブロッキング層が適宜残るようにエッチングを
した。さらに、フッ酸系選択エッチング液（Ａｌの組成
が0.2 以下では、エッチングレートは殆ど０Å／秒）に
より、ストライプ溝11の電流ブロック層７のｎ−Ａｌ
0.75Ｇａ0.25Ａｓ層をすべて除去した。
【００３２】ついで再びＭＢＥ装置に半導体基板２を入
れ約 740℃、10分程度の熱処理を行った結果、ストライ
プ溝11の下に露出しているＧａＡｓからなるエッチング
ストップ層６は蒸発して第１上部クラッド層５が露出し
た。このとき、露出した第１上部クラッド層５および電
流ブロック層７の表面は、この露出させる工程をＭＢＥ
装置内で行ったので、酸化されたり、汚染されることは
ない。
れ約 740℃、10分程度の熱処理を行った結果、ストライ
プ溝11の下に露出しているＧａＡｓからなるエッチング
ストップ層６は蒸発して第１上部クラッド層５が露出し
た。このとき、露出した第１上部クラッド層５および電
流ブロック層７の表面は、この露出させる工程をＭＢＥ
装置内で行ったので、酸化されたり、汚染されることは
ない。
【００３３】つぎに、半導体基板２の温度を約 600℃に
設定し、ｐ−Ａｌ0.6 Ｇａ0.4 Ａｓからなる第２上部ク
ラッド層８と、ｐ−ＧａＡｓからなるコンタクト層９と
をＭＢＥ法により順次積層した。そして、ラッピング
し、電極を形成し、半導体レーザを完成した。
設定し、ｐ−Ａｌ0.6 Ｇａ0.4 Ａｓからなる第２上部ク
ラッド層８と、ｐ−ＧａＡｓからなるコンタクト層９と
をＭＢＥ法により順次積層した。そして、ラッピング
し、電極を形成し、半導体レーザを完成した。
【００３４】叙上のごとく、エッチングストップ層を設
けることにより、電流ブロック層のエッチング深さを制
御し、ストライプ溝を正確に形成することができる。ま
た、エッチングののちストライプ溝に残余するエッチン
グストップ層のＧａＡｓ層はＭＢＥ装置内で蒸発させて
除去することができるのでストライプ溝部分の第１上部
クラッド層が酸化されることはない。
けることにより、電流ブロック層のエッチング深さを制
御し、ストライプ溝を正確に形成することができる。ま
た、エッチングののちストライプ溝に残余するエッチン
グストップ層のＧａＡｓ層はＭＢＥ装置内で蒸発させて
除去することができるのでストライプ溝部分の第１上部
クラッド層が酸化されることはない。
【００３５】
【発明の効果】本発明の半導体レーザの製法によれば、
ストライプ溝形成のためのエッチング深さはエッチング
ストップ層であるＧａＡｓ層により正確に制御され、ス
トライプ溝部分に残るＧａＡｓ層はＭＢＥ装置内で蒸発
させられるため、ストライプ溝部分の第２クラッド層が
酸化されることはない。これにより、動作電流が低く、
信頼性の高い半導体レーザを高歩留りでうることができ
る。
ストライプ溝形成のためのエッチング深さはエッチング
ストップ層であるＧａＡｓ層により正確に制御され、ス
トライプ溝部分に残るＧａＡｓ層はＭＢＥ装置内で蒸発
させられるため、ストライプ溝部分の第２クラッド層が
酸化されることはない。これにより、動作電流が低く、
信頼性の高い半導体レーザを高歩留りでうることができ
る。
【図１】本発明の半導体レーザの一実施例を示す断面説
明図である。
明図である。
【図２】図１の半導体レーザの製法の一実施例を示す工
程図である。
程図である。
【図３】従来の半導体レーザの一例を示す断面説明図で
ある。
ある。
【図４】従来の半導体レーザの製法の一例を示す工程図
である。
である。
１ 半導体レーザ ２ 半導体基板 ３ 下部クラッド層 ４ 活性層 ５ 第１上部クラッド層 ６ エッチングストップ層 ７ 電流ブロック層 ８ 第２上部クラッド層 ９ コンタクト層 11 ストライプ溝
Claims (1)
- 【請求項１】 （ａ）第１導電型の半導体基板上に第１
導電型の下部クラッド層を形成する工程、（ｂ）前記下
部クラッド層の上に、屈折率が前記下部クラッド層より
も大きいとともに禁制帯幅が狭い材料からなる活性層を
形成する工程、（ｃ）前記活性層の上に、屈折率が前記
活性層よりも小さいとともに禁制帯幅が広い第２導電型
の第１上部クラッド層を形成する工程、（ｄ）前記第１
上部クラッド層の上に、ＧａＡｓからなるエッチングス
トップ層を形成する工程、（ｅ）前記エッチングストッ
プ層の上に、屈折率が第１上部クラッド層よりも小さい
とともに禁制帯幅が広い第１導電型の電流ブロック層を
形成する工程、（ｆ）少なくとも前記電流ブロック層の
一部分を前記エッチングストップ層に達するまでエッチ
ングすることによりストライプ溝を形成する工程、
（ｇ）前記ストライプ溝の下に残余したエッチングスト
ップ層のＧａＡｓを蒸発させる工程、（ｈ）前記電流ブ
ロック層およびストライプ溝の上に屈折率が前記活性層
よりも小さく、かつ、前記電流ブロック層よりも大きい
とともに禁制帯幅が前記活性層よりも広く、かつ、前記
電流ブロック層よりも狭い第２導電型の第２上部クラッ
ド層を形成する工程、および（ｉ）前記第２上部クラッ
ド層の上に、屈折率が前記活性層よりも大きいとともに
禁制帯幅が狭い第２導電型のコンタクト層を形成する工
程の結合からなる半導体レーザの製法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5210542A JPH0750445A (ja) | 1993-06-02 | 1993-08-25 | 半導体レーザの製法 |
| US08/252,349 US5395792A (en) | 1993-06-02 | 1994-06-01 | Process for fabricating a semiconductor laser device |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5-132167 | 1993-06-02 | ||
| JP13216793 | 1993-06-02 | ||
| JP5210542A JPH0750445A (ja) | 1993-06-02 | 1993-08-25 | 半導体レーザの製法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0750445A true JPH0750445A (ja) | 1995-02-21 |
Family
ID=26466797
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5210542A Pending JPH0750445A (ja) | 1993-06-02 | 1993-08-25 | 半導体レーザの製法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5395792A (ja) |
| JP (1) | JPH0750445A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5835516A (en) * | 1994-12-13 | 1998-11-10 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor laser device and method of fabricating semiconductor laser device |
| JP2001230496A (ja) * | 1999-12-10 | 2001-08-24 | Furukawa Electric Co Ltd:The | 半導体レーザ素子 |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2822868B2 (ja) * | 1993-12-10 | 1998-11-11 | 日本電気株式会社 | 半導体レーザの製造方法 |
| JPH07183618A (ja) * | 1993-12-22 | 1995-07-21 | Ricoh Co Ltd | 半導体レーザ装置、半導体レーザ装置製造方法並びに集積型半導体レーザ装置 |
| US6996150B1 (en) | 1994-09-14 | 2006-02-07 | Rohm Co., Ltd. | Semiconductor light emitting device and manufacturing method therefor |
| US5974069A (en) | 1994-09-16 | 1999-10-26 | Rohm Co., Ltd | Semiconductor laser and manufacturing method thereof |
| JPH09116222A (ja) * | 1995-10-17 | 1997-05-02 | Mitsubishi Electric Corp | 半導体レーザの製造方法，及び半導体レーザ |
| JPH09232692A (ja) * | 1996-02-16 | 1997-09-05 | Lucent Technol Inc | 半導体レーザ装置 |
| JPH09237933A (ja) * | 1996-02-29 | 1997-09-09 | Mitsubishi Electric Corp | 半導体レーザ，及びその製造方法 |
| US5863809A (en) * | 1997-03-28 | 1999-01-26 | Lucent Technologies Inc. | Manufacture of planar photonic integrated circuits |
| JP3521793B2 (ja) * | 1999-03-03 | 2004-04-19 | 松下電器産業株式会社 | 半導体レーザの製造方法 |
| JP3521792B2 (ja) * | 1999-03-03 | 2004-04-19 | 松下電器産業株式会社 | 半導体レーザの製造方法 |
| DE60021505T2 (de) * | 1999-11-19 | 2006-06-01 | Fuji Photo Film Co. Ltd., Minamiashigara | Hochleistungshalbleiterlaser mit Strombegrenzung und indexgeführter Struktur |
| CA2327893A1 (en) * | 1999-12-10 | 2001-06-10 | The Furukawa Electric Co., Ltd. | Semiconductor laser device |
| EP1195864A3 (en) * | 2000-10-04 | 2004-11-10 | Matsushita Electric Industrial Co., Ltd. | Semiconductor laser device |
| GB201112330D0 (en) * | 2011-07-18 | 2011-08-31 | Epigan Nv | Method for growing III-V epitaxial layers and semiconductor structure |
| KR101974576B1 (ko) * | 2012-04-12 | 2019-05-02 | 삼성전자주식회사 | 대면적을 갖는 투과형 광 이미지 변조기 및 그 제조 방법과 투과형 광 이미지 변조기를 포함하는 광학장치 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59227179A (ja) * | 1983-06-08 | 1984-12-20 | Hitachi Ltd | 半導体レ−ザ装置及びその製造方法 |
| JPS60110188A (ja) * | 1983-11-18 | 1985-06-15 | Sharp Corp | 半導体レ−ザ素子 |
| JPS60192380A (ja) * | 1984-03-13 | 1985-09-30 | Mitsubishi Electric Corp | 半導体レ−ザ装置 |
| JPS63166285A (ja) * | 1986-12-26 | 1988-07-09 | Toshiba Corp | 半導体発光装置の製造方法 |
| MY104857A (en) * | 1989-01-24 | 1994-06-30 | Rohm Co Ltd | Semiconductor lasers |
| US5268328A (en) * | 1990-09-07 | 1993-12-07 | Matsushita Electric Industrial Co., Ltd. | Method of fabricating a semiconductor laser |
-
1993
- 1993-08-25 JP JP5210542A patent/JPH0750445A/ja active Pending
-
1994
- 1994-06-01 US US08/252,349 patent/US5395792A/en not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5835516A (en) * | 1994-12-13 | 1998-11-10 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor laser device and method of fabricating semiconductor laser device |
| JP2001230496A (ja) * | 1999-12-10 | 2001-08-24 | Furukawa Electric Co Ltd:The | 半導体レーザ素子 |
Also Published As
| Publication number | Publication date |
|---|---|
| US5395792A (en) | 1995-03-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0750445A (ja) | 半導体レーザの製法 | |
| JPH0750448A (ja) | 半導体レーザおよびその製造方法 | |
| JP2002374040A (ja) | 半導体レーザ素子およびその製造方法 | |
| US4835783A (en) | Semiconductor laser | |
| JP3832200B2 (ja) | 半導体レーザ装置 | |
| US5394421A (en) | Semiconductor laser device including a step electrode in a form of eaves | |
| JP2863677B2 (ja) | 半導体レーザ及びその製造方法 | |
| JPH05259574A (ja) | 半導体レーザ装置及びその製造方法 | |
| US4602371A (en) | High output semiconductor laser device utilizing a mesa-stripe optical confinement region | |
| JP3078004B2 (ja) | 半導体レーザの製造方法 | |
| JP2771587B2 (ja) | 半導体レーザの製造方法 | |
| JP2003046193A (ja) | 半導体レーザおよびその製造方法 | |
| JPH05211372A (ja) | 半導体レーザの製造方法 | |
| JP2009076602A (ja) | 二波長半導体レーザ装置及びその製造方法 | |
| JP2523643B2 (ja) | 半導体レ−ザ装置 | |
| JP3387976B2 (ja) | 半導体レーザ | |
| JP2833962B2 (ja) | 半導体レーザおよびその製法 | |
| JP3891219B2 (ja) | 半導体レーザ装置およびその製造方法 | |
| JPH09275239A (ja) | 半導体レーザ素子 | |
| JP3820826B2 (ja) | 半導体発光装置および半導体装置の製造方法 | |
| JPH0837344A (ja) | 半導体レーザ型光増幅器 | |
| JPH06112592A (ja) | 半導体レーザ素子の製造方法 | |
| JP3143105B2 (ja) | 半導体レーザ素子の製造方法 | |
| JP3612900B2 (ja) | 面発光半導体レーザ及びその製造方法 | |
| JPH05145182A (ja) | 端面窓構造付き半導体レーザ装置の製造方法 |