JPH05226487A - Semiconductor device - Google Patents
Semiconductor deviceInfo
- Publication number
- JPH05226487A JPH05226487A JP4059246A JP5924692A JPH05226487A JP H05226487 A JPH05226487 A JP H05226487A JP 4059246 A JP4059246 A JP 4059246A JP 5924692 A JP5924692 A JP 5924692A JP H05226487 A JPH05226487 A JP H05226487A
- Authority
- JP
- Japan
- Prior art keywords
- cap
- lsi chip
- wiring board
- solder
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73253—Bump and layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
Landscapes
- Wire Bonding (AREA)
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明は、ＬＳＩチップに気密封
止用キャップが被冠された半導体装置に関するものであ
る。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device in which an LSI chip is covered with a hermetically sealing cap.
【０００２】[0002]
【従来の技術】従来のこの種の半導体装置としては、図
６に示すように構成されたものがある。図６は従来の半
導体装置を示す断面図で、同図に示す半導体装置はIEIC
E TRANSACTIONS.（VOL.E74，NO.8，P2333，AUGUST 199
1）に掲載されたものである。2. Description of the Related Art As a conventional semiconductor device of this type, there is one having a structure as shown in FIG. FIG. 6 is a cross-sectional view showing a conventional semiconductor device. The semiconductor device shown in FIG. 6 is IEIC.
E TRANSACTIONS. (VOL.E74, NO.8, P2333, AUGUST 199
It was published in 1).
【０００３】図６において、１はＴＡＢ ＬＳＩチップ
で、このＬＳＩチップ１はフェイスダウンで配線基板２
上に実装されている。なお、３はＴＡＢリードを示す。
４は前記ＬＳＩチップ１と配線基板２との間に介装され
たシリコンラバーである。In FIG. 6, reference numeral 1 is a TAB LSI chip, and this LSI chip 1 is a face-down wiring board 2
Implemented on. In addition, 3 shows a TAB lead.
Reference numeral 4 is a silicon rubber interposed between the LSI chip 1 and the wiring board 2.
【０００４】５は前記ＬＳＩチップ１を気密封止するた
めのキャップで、このキャップ５は開口縁部が前記配線
基板２側にシーム溶接されている。なお、このキャップ
５の内側底部はＬＳＩチップ１の上面に接着されてい
る。Reference numeral 5 denotes a cap for hermetically sealing the LSI chip 1. The opening edge of the cap 5 is seam-welded to the wiring board 2 side. The inner bottom of the cap 5 is bonded to the upper surface of the LSI chip 1.
【０００５】この半導体装置では、配線基板２に実装さ
れた状態でのＬＳＩチップ１の高さ方向寸法のばらつき
や傾きは、シリコンラバー４をＬＳＩチップ１と配線基
板２との間に緩衝材として介在させることで吸収してい
た。In this semiconductor device, when the LSI chip 1 mounted on the wiring board 2 has a variation in the dimension in the height direction or an inclination, the silicon rubber 4 is used as a cushioning material between the LSI chip 1 and the wiring board 2. It was absorbed by intervening.
【０００６】図６に示した半導体装置はＬＳＩチップ１
がＴＡＢリード３を介して配線基板２に接続されていた
が、フェイスダウンでＬＳＩチップを実装する半導体装
置としては図７に示すように構成されたものもある。The semiconductor device shown in FIG. 6 is an LSI chip 1
Was connected to the wiring board 2 via the TAB lead 3, but there is also a semiconductor device configured as shown in FIG. 7 in which the LSI chip is mounted face down.
【０００７】図７はフリップチップ実装方式の従来の半
導体装置の一部を拡大して示す断面図である。図７に示
した半導体装置は、第４１回ＥＣＴＣ論文集１９９１年
（Ｐ７０４）に掲載されたものである。同図において前
記図６で説明したものと同一もしくは同等部材について
は、同一符号を付し詳細な説明は省略する。図７に示す
半導体装置では、ＬＳＩチップ１は、半田バンプ６によ
り配線基板２上に設けられた薄膜７上のパッド８に接続
されている。FIG. 7 is an enlarged sectional view showing a part of a conventional semiconductor device of flip chip mounting type. The semiconductor device shown in FIG. 7 was published in the 41st ECTC paper collection 1991 (P704). In the figure, the same or equivalent members as those described in FIG. 6 are designated by the same reference numerals, and detailed description thereof will be omitted. In the semiconductor device shown in FIG. 7, the LSI chip 1 is connected to the pads 8 on the thin film 7 provided on the wiring board 2 by the solder bumps 6.
【０００８】そして、ＡｌＮキャップ９を配線基板２に
半田１０を介して半田付けすることによりＬＳＩチップ
１が気密封止されている。この半導体装置では、実装後
のＬＳＩチップ１の高さ寸法のばらつきを吸収する方法
として、ＬＳＩチップ１を載せた後の高さに合うような
キャップ９を使用していた。The LSI chip 1 is hermetically sealed by soldering the AlN cap 9 to the wiring board 2 via the solder 10. In this semiconductor device, a cap 9 that fits the height after mounting the LSI chip 1 is used as a method of absorbing the variation in the height dimension of the LSI chip 1 after mounting.
【０００９】[0009]
【発明が解決しようとする課題】図６に示した従来の半
導体装置ではシリコンラバー４を使用することによって
キャップ５とＬＳＩチップ１との間の接着厚を一定にし
ていたが、近年のＬＳＩチップの信号数の増加に伴い、
バンプを介してＬＳＩチップの面全体から信号を取出す
ようなフリップチップ実装や、入出力用の微小ピンを介
してＬＳＩチップの面全体から信号を取出す実装構造を
採用しようとすると、シリコンラバーのような弾性体で
ＬＳＩチップ下面から接続部を保護することが不可能と
なる。In the conventional semiconductor device shown in FIG. 6, the adhesive thickness between the cap 5 and the LSI chip 1 is made constant by using the silicon rubber 4, but recent LSI chips have been used. As the number of signals in
Flip-chip mounting that picks up signals from the entire surface of the LSI chip via bumps, or mounting structure that picks up signals from the entire surface of the LSI chip via minute pins for input / output makes it look like silicon rubber. It becomes impossible to protect the connection part from the lower surface of the LSI chip by using such an elastic body.
【００１０】そのような不具合は図７に示したようにＬ
ＳＩチップ実装後にキャップ９の選別を行なうことによ
ってキャップ９とＬＳＩチップ１との接着厚を一定にす
ればよい。ところが、図７に示した構造では、キャップ
９を複数種類形成しておかなければならず、コスト，歩
留りの悪化につながるという問題がある。Such a problem is caused by L
The bonding thickness between the cap 9 and the LSI chip 1 may be made constant by selecting the cap 9 after mounting the SI chip. However, in the structure shown in FIG. 7, it is necessary to form a plurality of types of caps 9, which causes a problem of cost and yield deterioration.
【００１１】キャップ高さとＬＳＩチップ実装高さの調
整を行なわないと、図８に示す配線基板２からキャップ
９の内側底部（内壁）までの高さＨのばらつきは±０．
０３mm程度あり、前記配線基板２からフェイスダウン実
装されているＬＳＩチップ１上面までの高さｈのばらつ
きは±０．０５mmあるため、ＬＳＩチップ１とキャップ
９とを接着する接着剤１１の厚みは最低厚０．０３mmと
すると０．０３〜０．２１mmとばらつくことになる。な
お、図８はキャップの寸法を変えない場合の従来の半導
体装置の一部を拡大して示す断面図である。Unless the cap height and the LSI chip mounting height are adjusted, the variation in the height H from the wiring board 2 to the inner bottom portion (inner wall) of the cap 9 shown in FIG. 8 is ± 0.
Since the height h from the wiring board 2 to the upper surface of the LSI chip 1 mounted face down is ± 0.05 mm, the thickness of the adhesive 11 for bonding the LSI chip 1 and the cap 9 is about 0.3 mm. If the minimum thickness is 0.03 mm, it will vary from 0.03 to 0.21 mm. Note that FIG. 8 is an enlarged cross-sectional view showing a part of the conventional semiconductor device when the size of the cap is not changed.
【００１２】接着剤１１が厚くなると、発熱源であるＬ
ＳＩチップ１から放熱面となるキャップ９の上面までの
熱抵抗が増加し、冷却効果が低下するという問題が生じ
る。また、接着剤１１が厚くなると接着剤１１中のボイ
ド除去が困難となり、熱抵抗の増加、熱ストレスによる
クラックの発生等、信頼性，品質も劣るという問題もあ
る。As the adhesive 11 becomes thicker, the heat source L
There is a problem that the thermal resistance from the SI chip 1 to the upper surface of the cap 9 which is the heat dissipation surface increases, and the cooling effect decreases. Further, when the adhesive 11 becomes thick, it becomes difficult to remove voids in the adhesive 11, and there is a problem that reliability and quality are poor, such as an increase in thermal resistance and the occurrence of cracks due to thermal stress.
【００１３】[0013]
【課題を解決するための手段】本発明に係る半導体装置
は、配線基板側におけるキャップの開口縁と対向する部
位にキャップの開口縁部が臨む凹溝を設け、この凹溝
に、キャップの開口縁部を半田を介して接合させたもの
である。A semiconductor device according to the present invention is provided with a recess groove facing the opening edge of the cap on the wiring board side, and the opening edge of the cap faces the opening groove of the cap. The edges are joined via solder.
【００１４】[0014]
【作用】キャップの開口縁部を凹溝内に挿入させる寸法
を変えることによって、ＬＳＩチップとキャップとの間
の間隔が変わるから、ＬＳＩチップの実装高さや傾きが
吸収される。The gap between the LSI chip and the cap is changed by changing the dimension for inserting the opening edge of the cap into the concave groove, so that the mounting height and inclination of the LSI chip are absorbed.
【００１５】[0015]
【実施例】以下、本発明の一実施例を図１および図２に
よって詳細に説明する。図１は本発明に係る半導体装置
の断面図、図２は本発明に係る半導体装置の要部を拡大
して示す断面図である。これらの図において前記図６な
いし図８で説明したものと同一もしくは同等部材につい
ては、同一符号を付し詳細な説明は省略する。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of the present invention will be described in detail below with reference to FIGS. FIG. 1 is a sectional view of a semiconductor device according to the present invention, and FIG. 2 is an enlarged sectional view showing a main part of the semiconductor device according to the present invention. In these figures, the same or equivalent members as those described in FIGS. 6 to 8 are designated by the same reference numerals, and detailed description thereof will be omitted.
【００１６】図１および図２に示す半導体装置は、ＬＳ
Ｉチップ１のバンプ状外部接続端子２１が半田２２を介
して配線基板２にフェイスダウンで実装されている。配
線基板２は、内部にＷ，Ａｇ−Ｐｄ等の導体配線２３を
有し、表面にはＬＳＩチップ１のバンプ状外部接続端子
２１と電気的に接続されるＬＳＩ接続用パッド２４が設
けられ、裏面には不図示のＭＬＳ（Multi-Layer Substr
ate）等に接続される外部接続端子２５が設けられてい
る。The semiconductor device shown in FIG. 1 and FIG.
The bump-shaped external connection terminals 21 of the I chip 1 are mounted face down on the wiring board 2 via the solder 22. The wiring board 2 has conductor wirings 23 such as W and Ag-Pd inside, and an LSI connection pad 24 that is electrically connected to the bump-shaped external connection terminals 21 of the LSI chip 1 is provided on the surface. MLS (Multi-Layer Substr) not shown on the back
ate) and the like are provided with external connection terminals 25.
【００１７】また、前記配線基板２におけるキャップ９
の開口縁と対向する部位には、キャップ９の開口縁部が
全周にわたって臨む凹溝２６が形成されている。この凹
溝２６内には半田２７が充填されている。The cap 9 on the wiring board 2 is also provided.
A concave groove 26 is formed at a portion facing the opening edge of the cap 9 so that the opening edge of the cap 9 faces the entire circumference. Solder 27 is filled in the groove 26.
【００１８】そして、前記凹溝２６内に開口縁部を臨ま
せてキャップ９が半田付けされており、ＬＳＩチップ１
が気密封止されている。なお、本実施例で使用するキャ
ップ９は、放熱性の高い材質、例えばＣｕ／Ｗ、ＡｌＮ
などによって有底角筒状に形成されている。また、ＬＳ
Ｉチップ１はキャップ９に熱伝導性の高い接着剤２８
（例えば８０Ａｕ／２０Ｓｎ半田）等により十分に固着
されている。The cap 9 is soldered with the opening edge facing the inside of the groove 26.
Is hermetically sealed. The cap 9 used in this embodiment is made of a material having a high heat dissipation property, such as Cu / W or AlN.
It is formed in a bottomed rectangular tube shape. Also, LS
The I-chip 1 has an adhesive 28 with high thermal conductivity on the cap 9.
(For example, 80Au / 20Sn solder) is sufficiently fixed.
【００１９】前記凹溝２６の寸法は、図２に示すよう
に、例えばキャップ９の側壁９ａの厚みａを０．２mmと
すると、凹溝２６の開口幅ｂは０．３mm，深さｃは０．
３mm程度にするのが適当である。なお、深さｃは、キャ
ップ９とＬＳＩチップ１の隙間ｄより大きく設定されて
いる。As shown in FIG. 2, if the thickness a of the side wall 9a of the cap 9 is 0.2 mm, the opening width b of the groove 26 is 0.3 mm and the depth c is 0.
It is suitable to set it to about 3 mm. The depth c is set larger than the gap d between the cap 9 and the LSI chip 1.
【００２０】ＬＳＩチップ１は、バンプ状外部接続端子
２１とＬＳＩ接続用パッド２４が半田２２を介して半田
付けされることにより配線基板２上に実装される。この
とき、ＬＳＩチップ１の厚みや半田２２での相互間の半
田量のばらつき、あるいは各バンプ状外部接続端子２１
の形状や寸法の相違などによって、ＬＳＩチップ１が傾
いた状態で高さ方向寸法のばらつきが生じる。また、キ
ャップ９の寸法にもばらつきがある。The LSI chip 1 is mounted on the wiring board 2 by soldering the bump-shaped external connection terminals 21 and the LSI connection pads 24 via the solder 22. At this time, variations in the thickness of the LSI chip 1, the amount of solder between the solders 22, or the bump-shaped external connection terminals 21
Due to the difference in shape and size, the LSI chip 1 inclines in the dimension in the height direction. Moreover, the dimensions of the cap 9 also vary.
【００２１】この状態でＬＳＩチップ１上にキャップ９
を被せて気密封止するのであるが、配線基板２のキャッ
プ９との接合部に凹溝２６を形成しその中に半田２７を
充填して半田プールを設けてあるので、この半田プール
内に臨むキャップ９の量を変えることによって高さ方向
のばらつきやＬＳＩチップ１の傾き，キャップ深さのば
らつき等を吸収することが可能となる。In this state, the cap 9 is placed on the LSI chip 1.
However, since the groove 26 is formed in the joint portion of the wiring board 2 with the cap 9 and the solder 27 is filled in the groove 26 to form a solder pool, the solder pool is provided in the solder pool. By changing the amount of the exposed cap 9, it is possible to absorb variations in the height direction, inclination of the LSI chip 1, variations in the cap depth, and the like.
【００２２】これによりＬＳＩチップ１とキャップ９と
の間に均一な狭いギャップが得られる。そのギャップ
（ＬＳＩチップ１とキャップ９との間隔）に接着剤２８
を均一に充填することで、発熱源であるＬＳＩチップ１
から放熱面となるキャップ９の上面までの熱抵抗の増加
が防止できる。また、接着剤２８中のボイド発生や密着
不良も減少する。As a result, a uniform narrow gap can be obtained between the LSI chip 1 and the cap 9. Adhesive 28 is provided in the gap (distance between the LSI chip 1 and the cap 9).
Is uniformly filled to generate heat from the LSI chip 1
It is possible to prevent an increase in thermal resistance from to the upper surface of the cap 9 which is a heat dissipation surface. In addition, the occurrence of voids in the adhesive 28 and poor adhesion are also reduced.
【００２３】本発明に係る半導体装置を組立てるには、
先ず、ＬＳＩチップ１を配線基板２上にＡｕ／Ｓｎなど
の高温半田で半田付けし、次に、Ｓｎ／Ｐｂ共晶半田を
使用してＬＳＩチップ１をキャップ９で封止する。そし
て、このようにして組立てられたチップキャリアをＭＬ
Ｓ（図示せず）等に実装する。そのときには、Ｉｎ系の
低融点半田を用いて外部接続端子２５をＭＬＳに半田付
けして行なう。To assemble the semiconductor device according to the present invention,
First, the LSI chip 1 is soldered onto the wiring board 2 with high-temperature solder such as Au / Sn, and then the LSI chip 1 is sealed with the cap 9 using Sn / Pb eutectic solder. Then, the chip carrier assembled in this way is ML
It is mounted on S (not shown) or the like. At that time, the external connection terminal 25 is soldered to the MLS using an In-based low melting point solder.
【００２４】なお、本実施例では凹溝２６を配線基板２
に直接形成した例を示したが、図３に示すように配線基
板上に凹溝部材を固着させるようにしてもよい。図３は
凹溝を配線基板とは別体の部材に形成した他の実施例を
示す断面図である。同図において前記図１および図２で
説明したものと同一もしくは同等部材については、同一
符号を付し詳細な説明は省略する。In this embodiment, the concave groove 26 is formed in the wiring board 2.
Although the example in which the groove member is directly formed is shown in FIG. 3, the groove member may be fixed on the wiring substrate as shown in FIG. FIG. 3 is a sectional view showing another embodiment in which the groove is formed in a member separate from the wiring board. In the figure, the same or equivalent members as those described in FIGS. 1 and 2 are designated by the same reference numerals, and detailed description thereof will be omitted.
【００２５】図３において、３１は金属枠で、この金属
枠３１は平面視ロ字状に形成されており、その上面には
凹溝２６が全周にわたって設けられている。そして、こ
の金属枠３１は配線基板２におけるキャップ９の開口縁
と対向する部位に銀ろう３２などを介して固着されてい
る。この金属枠３１の凹溝２６に半田２７が充填されて
半田プールが設けられている。In FIG. 3, reference numeral 31 denotes a metal frame, which is formed in a square V shape in plan view, and a groove 26 is provided on the entire upper surface of the metal frame 31. The metal frame 31 is fixed to a portion of the wiring board 2 facing the opening edge of the cap 9 with silver solder 32 or the like. The concave groove 26 of the metal frame 31 is filled with solder 27 to provide a solder pool.
【００２６】配線基板２に凹溝を設けることが困難な場
合は、本実施例の手法を採ることができる。すなわち、
本実施例では金属枠３１を取付けることによって半田プ
ールを形成できるので、配線基板２に対しては特別な加
工を必要としないというメリットがある。If it is difficult to provide the groove on the wiring board 2, the method of this embodiment can be adopted. That is,
In this embodiment, since the solder pool can be formed by attaching the metal frame 31, there is an advantage that no special processing is required for the wiring board 2.
【００２７】また、上述した各実施例では、ＬＳＩチッ
プ１をフェイスダウンで実装するに当たりバンプ状外部
接続端子２１を使用した例を示したが、本発明は図４に
示すように微小ピンを使用した半導体装置にも、図５に
示すようにＴＡＢリードを使用した半導体装置にも適用
することもできる。In each of the above-described embodiments, the bump-shaped external connection terminals 21 are used for mounting the LSI chip 1 face down, but the present invention uses minute pins as shown in FIG. The present invention can be applied to the above semiconductor device as well as to the semiconductor device using the TAB lead as shown in FIG.
【００２８】図４は微小ピンを使用した他の半導体装置
の例を示す断面図、図５はＴＡＢリードを使用した他の
半導体装置の例を示す断面図である。これらの図におい
て前記図１ないし図３で説明したものと同一もしくは同
等部材については、同一符号を付し詳細な説明は省略す
る。FIG. 4 is a sectional view showing an example of another semiconductor device using a minute pin, and FIG. 5 is a sectional view showing an example of another semiconductor device using a TAB lead. In these figures, the same or equivalent members as those described in FIGS. 1 to 3 are designated by the same reference numerals, and detailed description thereof will be omitted.
【００２９】図４において３３は微小ピンで、この微小
ピン３３はＬＳＩチップ１の表面電極３４上に立設され
ており、先端が配線基板２のＬＳＩ接続用パッド２４に
半田２２を介して半田付けされている。この微小ピン３
３の寸法としては、例えば直径０．１mm，長さ２mmとさ
れている。In FIG. 4, reference numeral 33 denotes a minute pin, which is erected on the surface electrode 34 of the LSI chip 1 and whose tip is soldered to the LSI connecting pad 24 of the wiring board 2 via the solder 22. It is attached. This small pin 3
The dimensions of 3 are, for example, 0.1 mm in diameter and 2 mm in length.
【００３０】このように微小ピン３３を使用してＬＳＩ
チップ１を配線基板２に実装することにより、ＬＳＩチ
ップ１（例えばＳｉで熱膨張係数３／℃）とそれを実装
する配線基板２（例えばＡｌ2Ｏ3で熱膨張係数６．７／
℃）との熱膨張係数の差を吸収することができ、多種材
料の配線基板２（チップキャリア基板）に実装すること
が可能となる。Thus, by using the minute pins 33, the LSI
By mounting the chip 1 on the wiring board 2, the LSI chip 1 (for example, Si has a thermal expansion coefficient of 3 / ° C.) and the wiring board 2 on which it is mounted (for example, Al 2 O 3 has a thermal expansion coefficient of 6.7 / ° C.).
C.) and the difference in the coefficient of thermal expansion can be absorbed, and it becomes possible to mount on the wiring substrate 2 (chip carrier substrate) made of various materials.
【００３１】図５において３５はＴＡＢ ＬＳＩチッ
プ、３６はリードである。ＬＳＩチップ３５は、リード
３６が配線基板２のＬＳＩ接続用パッド２４に接続（例
えばＡｕ−Ａｕ熱圧着）されることにより配線基板２上
に実装されている。このとき、ＬＳＩチップ３５の厚み
やリード３６成形時のばらつきによりＬＳＩチップ３５
実装後の高さのばらつきや傾きが発生する。In FIG. 5, reference numeral 35 is a TAB LSI chip, and 36 is a lead. The LSI chip 35 is mounted on the wiring board 2 by connecting the leads 36 to the LSI connection pads 24 of the wiring board 2 (for example, Au-Au thermocompression bonding). At this time, due to the thickness of the LSI chip 35 and variations in molding the leads 36, the LSI chip 35
After mounting, height variation and tilt occur.
【００３２】ここで、従来は図６に示したようにシリコ
ンラバーをＴＡＢ ＬＳＩチップと配線基板の間に緩衝
材として介入させ、ＴＡＢ ＬＳＩチップ実装時の高さ
方向寸法のばらつきと傾きを吸収していたが、ここでは
配線基板２、あるいは、配線基板２上の凹溝付き金属枠
（図示せず）に半田プールを設けてＴＡＢ ＬＳＩチッ
プ３５が気密封止されるため、ＴＡＢ ＬＳＩチップ３
５実装時の高さのばらつきや傾き，キャップ深さのばら
つきが吸収される。すなわち、従来使用していたシリコ
ンラバーが不必要となる。Here, conventionally, as shown in FIG. 6, silicon rubber is used as a cushioning material between the TAB LSI chip and the wiring board to absorb the variation in the height direction and the inclination when the TAB LSI chip is mounted. However, here, since the TAB LSI chip 35 is hermetically sealed by providing a solder pool on the wiring board 2 or a metal frame (not shown) with a groove on the wiring board 2, the TAB LSI chip 3
5 Height variations and tilts during mounting, and variations in cap depth are absorbed. That is, the silicon rubber conventionally used is unnecessary.
【００３３】[0033]
【発明の効果】以上説明したように本発明に係る半導体
装置は、配線基板側におけるキャップの開口縁と対向す
る部位にキャップの開口縁部が臨む凹溝を設け、この凹
溝に、キャップの開口縁部を半田を介して接合させたた
め、キャップの開口縁部を凹溝内に挿入させる寸法を変
えることによって、ＬＳＩチップとキャップとの間の間
隔が変わるから、ＬＳＩチップの実装高さや傾き、ま
た、キャップ深さのばらつきが吸収される。As described above, the semiconductor device according to the present invention is provided with the concave groove facing the opening edge of the cap on the wiring board side, and the concave groove facing the opening edge of the cap is provided in the concave groove. Since the opening edge is joined via solder, the gap between the LSI chip and the cap is changed by changing the dimension for inserting the opening edge of the cap into the concave groove. Also, variations in cap depth are absorbed.
【００３４】したがって、ＬＳＩチップとキャップとの
間の間隔を均一に保つことができるから、ＬＳＩチップ
とキャップとの間に充填する接着剤の量の管理が容易に
なる。そのため、接着剤中に気泡が発生したり、密着不
良となったりすることがなく、しかも、高い熱伝導性が
得られるようになるから、チップキャリアの信頼性が向
上する。Therefore, since the space between the LSI chip and the cap can be kept uniform, it becomes easy to control the amount of the adhesive agent filled between the LSI chip and the cap. Therefore, bubbles are not generated in the adhesive or the adhesion is not bad, and high thermal conductivity can be obtained, so that the reliability of the chip carrier is improved.
【図１】本発明に係る半導体装置の断面図である。FIG. 1 is a cross-sectional view of a semiconductor device according to the present invention.
【図２】本発明に係る半導体装置の要部を拡大して示す
断面図である。FIG. 2 is an enlarged cross-sectional view showing a main part of a semiconductor device according to the present invention.
【図３】凹溝を配線基板とは別体の部材に形成した他の
実施例を示す断面図である。FIG. 3 is a cross-sectional view showing another embodiment in which the groove is formed in a member separate from the wiring board.
【図４】微小ピンを使用した他の半導体装置の例を示す
断面図である。FIG. 4 is a cross-sectional view showing another example of a semiconductor device using micro pins.
【図５】ＴＡＢリードを使用した他の半導体装置の例を
示す断面図である。FIG. 5 is a sectional view showing an example of another semiconductor device using a TAB lead.
【図６】従来の半導体装置を示す断面図である。FIG. 6 is a cross-sectional view showing a conventional semiconductor device.
【図７】フリップチップ実装方式の従来の半導体装置の
一部を拡大して示す断面図である。FIG. 7 is a cross-sectional view showing a part of a conventional flip-chip mounting type semiconductor device in an enlarged manner.
【図８】キャップの寸法を変えない場合の従来の半導体
装置の一部を拡大して示す断面図である。FIG. 8 is an enlarged cross-sectional view showing a part of the conventional semiconductor device when the size of the cap is not changed.
１ ＬＳＩチップ ２ 配線基板 ９ キャップ ２６ 凹溝 ２７ 半田 ２８ 接着剤 1 LSI Chip 2 Wiring Board 9 Cap 26 Recessed Groove 27 Solder 28 Adhesive
Claims (1)
板に実装され、このＬＳＩチップに、開口縁部が配線基
板側に接合されかつ内側底部がＬＳＩチップに接合され
る気密封止用キャップを被冠させた半導体装置におい
て、配線基板側におけるキャップの開口縁と対向する部
位にキャップの開口縁部が臨む凹溝を設け、この凹溝
に、キャップの開口縁部を半田を介して接合させたこと
を特徴とする半導体装置。1. An LSI chip is mounted face-down on a wiring board, and a cap for airtight sealing is attached to the LSI chip, an opening edge portion of which is joined to the wiring board side and an inner bottom portion of which is joined to the LSI chip. In the semiconductor device, the concave groove facing the opening edge of the cap is provided at a portion facing the opening edge of the cap on the wiring board side, and the opening edge of the cap is joined to the concave groove with solder. A semiconductor device characterized by.
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4059246A JPH05226487A (en) | 1992-02-14 | 1992-02-14 | Semiconductor device |
| US08/016,938 US5311402A (en) | 1992-02-14 | 1993-02-12 | Semiconductor device package having locating mechanism for properly positioning semiconductor device within package |
| CA002089435A CA2089435C (en) | 1992-02-14 | 1993-02-12 | Semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4059246A JPH05226487A (en) | 1992-02-14 | 1992-02-14 | Semiconductor device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05226487A true JPH05226487A (en) | 1993-09-03 |
Family
ID=13107840
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4059246A Pending JPH05226487A (en) | 1992-02-14 | 1992-02-14 | Semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05226487A (en) |
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5628919A (en) * | 1993-12-13 | 1997-05-13 | Matsushita Electric Industrial Co., Ltd. | Methods for producing a chip carrier and terminal electrode for a circuit substrate |
| US6075289A (en) * | 1996-10-24 | 2000-06-13 | Tessera, Inc. | Thermally enhanced packaged semiconductor assemblies |
| US6218730B1 (en) * | 1999-01-06 | 2001-04-17 | International Business Machines Corporation | Apparatus for controlling thermal interface gap distance |
| EP1168429A1 (en) * | 2000-06-28 | 2002-01-02 | Telefonaktiebolaget L M Ericsson (Publ) | Integrated circuit chip and method for mounting an integrated circuit chip to a circuit board |
| US6703702B2 (en) * | 2001-07-30 | 2004-03-09 | Fujitsu Hitachi Plasma Display Limited | IC chip mounting structure and display device |
| EP1501341A2 (en) * | 2003-07-25 | 2005-01-26 | Robert Bosch Gmbh | Arrangement for carrying electrical conductors |
| US6991969B2 (en) * | 2003-02-19 | 2006-01-31 | Octavian Scientific, Inc. | Methods and apparatus for addition of electrical conductors to previously fabricated device |
| KR100708038B1 (en) * | 2001-04-20 | 2007-04-16 | 앰코 테크놀로지 코리아 주식회사 | Mounting structure of semiconductor chip and its method |
| CN100373599C (en) * | 2005-09-29 | 2008-03-05 | 威盛电子股份有限公司 | Non-lug type chip encapsulation |
| JP2013507602A (en) * | 2009-10-09 | 2013-03-04 | イーエイーディーエス、ドイチュラント、ゲゼルシャフト、ミット、ベシュレンクテル、ハフツング | Sealed high frequency front end |
| JP2013105878A (en) * | 2011-11-14 | 2013-05-30 | Ibiden Co Ltd | Electronic component and manufacturing method of the same |
| US9052355B2 (en) | 2008-03-13 | 2015-06-09 | Translarity, Inc. | Wafer prober integrated with full-wafer contactor |
| JP2019036784A (en) * | 2017-08-10 | 2019-03-07 | 太陽誘電株式会社 | Electronic component and method of manufacturing the same |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05114662A (en) * | 1991-08-20 | 1993-05-07 | Fujitsu Ltd | Electronic part airtight sealing case and sealing method thereof |
-
1992
- 1992-02-14 JP JP4059246A patent/JPH05226487A/en active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05114662A (en) * | 1991-08-20 | 1993-05-07 | Fujitsu Ltd | Electronic part airtight sealing case and sealing method thereof |
Cited By (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5640051A (en) * | 1993-12-13 | 1997-06-17 | Matsushita Electric Industrial Co., Ltd. | Chip package, a chip carrier, a terminal electrode for a circuit substrate and a chip package-mounted complex |
| US5628919A (en) * | 1993-12-13 | 1997-05-13 | Matsushita Electric Industrial Co., Ltd. | Methods for producing a chip carrier and terminal electrode for a circuit substrate |
| US6075289A (en) * | 1996-10-24 | 2000-06-13 | Tessera, Inc. | Thermally enhanced packaged semiconductor assemblies |
| US6354485B1 (en) | 1996-10-24 | 2002-03-12 | Tessera, Inc. | Thermally enhanced packaged semiconductor assemblies |
| US6218730B1 (en) * | 1999-01-06 | 2001-04-17 | International Business Machines Corporation | Apparatus for controlling thermal interface gap distance |
| GB2345577B (en) * | 1999-01-06 | 2004-02-04 | Ibm | Electronic chip assembly |
| EP1168429A1 (en) * | 2000-06-28 | 2002-01-02 | Telefonaktiebolaget L M Ericsson (Publ) | Integrated circuit chip and method for mounting an integrated circuit chip to a circuit board |
| KR100708038B1 (en) * | 2001-04-20 | 2007-04-16 | 앰코 테크놀로지 코리아 주식회사 | Mounting structure of semiconductor chip and its method |
| US6703702B2 (en) * | 2001-07-30 | 2004-03-09 | Fujitsu Hitachi Plasma Display Limited | IC chip mounting structure and display device |
| US6991969B2 (en) * | 2003-02-19 | 2006-01-31 | Octavian Scientific, Inc. | Methods and apparatus for addition of electrical conductors to previously fabricated device |
| EP1501341A2 (en) * | 2003-07-25 | 2005-01-26 | Robert Bosch Gmbh | Arrangement for carrying electrical conductors |
| EP1501341A3 (en) * | 2003-07-25 | 2005-06-22 | Robert Bosch Gmbh | Arrangement for carrying electrical conductors |
| CN100373599C (en) * | 2005-09-29 | 2008-03-05 | 威盛电子股份有限公司 | Non-lug type chip encapsulation |
| US9052355B2 (en) | 2008-03-13 | 2015-06-09 | Translarity, Inc. | Wafer prober integrated with full-wafer contactor |
| US9612278B2 (en) | 2008-03-13 | 2017-04-04 | Translarity, Inc. | Wafer prober integrated with full-wafer contacter |
| JP2013507602A (en) * | 2009-10-09 | 2013-03-04 | イーエイーディーエス、ドイチュラント、ゲゼルシャフト、ミット、ベシュレンクテル、ハフツング | Sealed high frequency front end |
| US8971056B2 (en) | 2009-10-09 | 2015-03-03 | Eads Deutschland Gmbh | Hermetically sealed radio-frequency front end |
| JP2013105878A (en) * | 2011-11-14 | 2013-05-30 | Ibiden Co Ltd | Electronic component and manufacturing method of the same |
| JP2019036784A (en) * | 2017-08-10 | 2019-03-07 | 太陽誘電株式会社 | Electronic component and method of manufacturing the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5081067A (en) | Ceramic package type semiconductor device and method of assembling the same | |
| US5311402A (en) | Semiconductor device package having locating mechanism for properly positioning semiconductor device within package | |
| JPH05226487A (en) | Semiconductor device | |
| JP2001110926A (en) | Flip chip package | |
| US4558346A (en) | Highly reliable hermetically sealed package for a semiconductor device | |
| JP2827684B2 (en) | Semiconductor device | |
| JP2936819B2 (en) | IC chip mounting structure | |
| JP2845022B2 (en) | Semiconductor device | |
| JPH0371649A (en) | Semiconductor integrated circuit and manufacture thereof | |
| JPH06120296A (en) | Semiconductor integrated circuit device | |
| JP2646989B2 (en) | Chip carrier | |
| JPH0513603A (en) | Semiconductor integrated circuit device | |
| JP2734381B2 (en) | Semiconductor device mounting structure and method of manufacturing the same | |
| JPS59117250A (en) | Semiconductor device | |
| JPH0661368A (en) | Flip chip type semiconductor device | |
| JP2817425B2 (en) | Semiconductor device mounting method | |
| JPH05198708A (en) | Semiconductor integrated circuit device | |
| JP2000307016A (en) | Semiconductor device, semiconductor module and manufacture thereof | |
| JPH05326625A (en) | Lsi mounting structure | |
| JPH03108361A (en) | Semiconductor integrated circuit device | |
| JPH0744243B2 (en) | Semiconductor integrated circuit module | |
| JP2748776B2 (en) | LSI package | |
| JP2669310B2 (en) | Semiconductor integrated circuit device and mounting method thereof | |
| JPH0658922B2 (en) | Semiconductor device | |
| JP2646992B2 (en) | Chip carrier |