JPH0371649A - Semiconductor integrated circuit and manufacture thereof - Google Patents

Semiconductor integrated circuit and manufacture thereof

Info

Publication number
JPH0371649A
JPH0371649A JP1206788A JP20678889A JPH0371649A JP H0371649 A JPH0371649 A JP H0371649A JP 1206788 A JP1206788 A JP 1206788A JP 20678889 A JP20678889 A JP 20678889A JP H0371649 A JPH0371649 A JP H0371649A
Authority
JP
Japan
Prior art keywords
chip
ccb
bumps
substrate
melting point
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1206788A
Other languages
Japanese (ja)
Inventor
Ikuo Yoshida
吉田 育生
Tetsuya Hayashida
哲哉 林田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP1206788A priority Critical patent/JPH0371649A/en
Publication of JPH0371649A publication Critical patent/JPH0371649A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73253Bump and layer connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161Cap
    • H01L2924/1615Shape
    • H01L2924/16152Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341Surface mounted components
    • H05K3/3431Leadless components
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457Solder materials or compositions; Methods of application thereof

Landscapes

  • Wire Bonding (AREA)

Abstract

PURPOSE:To surely prevent the positional deviation of a chip due to mechanical vibration induced at the transfer of a board by a method wherein low melting point controllable collapse bonding(CCB) bumps are fused by heating to fix a chip temporarily to a board, and then the rest of the CCB bumps are fused by heating to mount the chip on the board. CONSTITUTION:CCB bumps 9a out of CCB bumps 9 are formed of material whose melting point is lower than that of material which forms the rest of the CCB bumps 9, and only the low melting point CCB bumps 9a are fused by heating to temporarily fix a chip 5 to a board 10 when the chip 5 is positioned on the board 5 by a chip mounting device 14, and the rest of the CCB bumps 9 are melted by heating in a reflow device to mount the chip 5 on the board 10. Therefore, the positional deviation of the chip 5 can be prevented from occurring due to mechanical vibrations induced at the transfer of the board 10 from the chip mounting device 14 to the reflow device. By this setup, the connection failure of CCB bumps can be surely prevented.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、半導体集積回路装置およびその製造方法に関
し、特にCCB(Controlled Co11ap
se Bonding) バンプを介して半導体チップ
を基板に実装するブリップチップ方式の半導体集積回路
装置に適用して有効な技術に関するものである。
DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a semiconductor integrated circuit device and a method for manufacturing the same, and particularly to a semiconductor integrated circuit device and a method for manufacturing the same.
The present invention relates to a technique that is effective when applied to a blip-chip type semiconductor integrated circuit device in which a semiconductor chip is mounted on a substrate via bumps.

〔従来の技術〕[Conventional technology]

ゲートアレイやマイクロコンピュータなどの論理LSI
においては、集積回路の多機能化、高密度化に伴い、外
部回路との接続を行う端子(入出力ピン〉の数が急速に
増大し、半導体チップの周辺部に設けたポンディングパ
ッドにワイヤを接続して外部回路との接続を行うワイヤ
ボンディング方式が限界に達している。またワイヤボン
ディング方式は、内部領域の配線を膚辺部のポンディン
グパッドまで引き回すので配線長が長くなり、信号伝達
速度が遅延する欠点があるため、高速動作が要求される
論理LSIの実装方式としては不向きである。
Logic LSI such as gate arrays and microcomputers
As integrated circuits become more multi-functional and denser, the number of terminals (input/output pins) used to connect with external circuits rapidly increases, and wires are connected to bonding pads on the periphery of semiconductor chips. The wire bonding method, which connects the internal circuit to the external circuit, has reached its limit.In addition, the wire bonding method routes the wiring in the internal area to the bonding pad on the skin, which increases the length of the wiring, making it difficult to transmit signals. Since this method has the disadvantage of slow speed, it is not suitable as a mounting method for logic LSIs that require high-speed operation.

これらの理由から、集積回路の最上1配線に半田などで
構成されたCCBバンプ(Bump、突起電極)を接合
し、このCCBバンプを介して半導体チップを基板に実
装する、いわゆるフリップチップ方式が注目されている
。このフリップチップ方式は、チップの周辺部のみなら
ず、内部領域にも端子を設けることができるので、チッ
プの多ピン化を促進することができる利点がある。また
フリップチップ方式は、ワイヤボンディング方式に比べ
てチップ上の配線長を短くすることができるので、論理
LSIの高速化を促進することができる利点がある。な
お、上記プリップチップ方式については、例えばIBM
社発行、rTBMジャーナル・オブ・リサーチ・アンド
・ディベロップメント。
For these reasons, the so-called flip-chip method is attracting attention, in which a CCB bump (protruding electrode) made of solder or the like is bonded to the topmost wiring of an integrated circuit, and a semiconductor chip is mounted on a substrate via this CCB bump. has been done. This flip-chip method has the advantage that terminals can be provided not only in the periphery of the chip but also in the internal region, so that the number of pins on the chip can be increased. Furthermore, the flip-chip method has the advantage that the length of wiring on the chip can be made shorter than that of the wire bonding method, so that the speed of the logic LSI can be increased. Regarding the above prep chip method, for example, IBM
Published by rTBM Journal of Research and Development.

13巻、 Ha 3  (IBM Journal o
f Re5earch and Developmen
t、 Vol、13. No、3)J P 239〜P
 250に詳細な記載がある。
Volume 13, Ha 3 (IBM Journal o
fResearch and Development
t, Vol, 13. No. 3) JP 239~P
250 has a detailed description.

〔発明が解決しようとする課題〕[Problem to be solved by the invention]

CCBバンプを介してチップを基板に実装するには、ま
ずチップマウント装置を用いてチップを基板の所定箇所
に位置決めし、次いでこの基板をリフロー装置に搬送し
て不活性雰囲気中でCCBバンプを加熱溶融(リフロー
)する方法が用いられている。
To mount a chip onto a board via CCB bumps, first position the chip at a predetermined location on the board using a chip mounting device, then transfer the board to a reflow device and heat the CCB bumps in an inert atmosphere. A melting (reflow) method is used.

ところが、基板をチップマウント装置からりフロー装置
まで搬送する際、この基板上に位置決めされたチップが
機械的振動などによって位置ずれを引き起こし、CCB
バンプの接続不良が発生するという問題がある。その対
策としてチップを基板に位置決めする際に7ラツクスを
用いてチップを基板に仮固定する方法があるが、この方
法はフラックスがチップの汚染源となり、チップの電気
特性が経時的に劣化するという問題がある。また、チッ
プを基板に位置決めする際にチップの裏面から荷重を印
加しながら、CCBバンプをその融点以下の温度で加熱
してチップを基板に仮固定する方法もあるが、この方法
はチップに機械的なダメージが加わるのでチップの電気
特性が劣化するという問題や、CCBバンプを加熱する
際にその表面が酸化されるのでCCBバンプの接合強度
が低下するという問題がある。
However, when the substrate is transported from the chip mount device to the reflow device, the chip positioned on the substrate may be misaligned due to mechanical vibration, etc., and the CCB
There is a problem that poor connection of bumps occurs. As a countermeasure, there is a method of temporarily fixing the chip to the substrate using 7lux when positioning the chip on the substrate, but this method has the problem that the flux becomes a source of contamination of the chip and the electrical characteristics of the chip deteriorate over time. There is. Another method is to temporarily fix the chip to the substrate by heating the CCB bumps at a temperature below their melting point while applying a load from the back side of the chip when positioning the chip on the substrate. There is a problem that the electrical characteristics of the chip deteriorates due to the additional damage, and a problem that the bonding strength of the CCB bump decreases because the surface of the CCB bump is oxidized when the CCB bump is heated.

本発明は上記した問題に着目してなされたものであり、
その目的は、半田バンプの接続信頼性を向上させること
のできる技術を提供することにある。
The present invention has been made focusing on the above-mentioned problems,
The purpose is to provide a technique that can improve the connection reliability of solder bumps.

本発明の前記ならびにその他の目的と新規な特徴は、本
明細書の記述および添付図面から明らかになるであろう
The above and other objects and novel features of the present invention will become apparent from the description of this specification and the accompanying drawings.

〔課題を解決するための手段〕[Means to solve the problem]

本願において開示される発明のうち、代表的なものの概
要を簡単に説明すれば、次のとおりである。
A brief overview of typical inventions disclosed in this application is as follows.

本願の一発明は、あらかじめCCBバンプの一部を残余
のCCBバンプよりも融点の低い材料で構成し、チップ
マウント装置を用いてチップを基板に位置決めする際に
前記低融点CCB/インプのみを加熱溶融してチップを
基板に仮固定した後、リフロー装置内で残余のCCBバ
ンプを加熱溶融して前記チップを基板に実装するもので
ある。
One invention of the present application is to construct a part of the CCB bump in advance from a material with a lower melting point than the remaining CCB bumps, and heat only the low melting point CCB/imp when positioning the chip on the substrate using a chip mount device. After temporarily fixing the chip to the substrate by melting, the remaining CCB bumps are heated and melted in a reflow device to mount the chip on the substrate.

〔作用: 上記した手段によれば、チップマウント装置を用いてチ
ップを基板に位置決めする際に低融点CCBバンプを加
熱溶融してチップを基板に仮固定することにより、この
基板をチップマウント装置からりフロー装置まで搬送す
る際の機械的振動などによるチップの位置ずれを防止す
ることができるので、CCBバンプの接続不良を確実に
防止することができる。また、低融点CCBバンプを加
熱溶融してチップを基板に仮固定する際の温度は、残余
のCCBバンプの融点よりも遥かに低いので、その表面
はほとんど酸化されず、従ってCCBバンプの接合強度
が低下することもない。
[Operation: According to the above means, when positioning the chip on the substrate using the chip mount device, the low melting point CCB bumps are heated and melted to temporarily fix the chip to the substrate, so that the substrate can be removed from the chip mount device. Since it is possible to prevent the chip from being misaligned due to mechanical vibration during transport to the flow device, it is possible to reliably prevent poor connection of the CCB bumps. In addition, the temperature when heating and melting the low-melting point CCB bumps to temporarily fix the chip to the substrate is much lower than the melting point of the remaining CCB bumps, so the surface is hardly oxidized, which improves the bonding strength of the CCB bumps. does not decrease.

以下、実施例を用いて本発明を詳述する。Hereinafter, the present invention will be explained in detail using Examples.

〔実施例〕〔Example〕

本実施例の半導体集積回路装置は、マイクロチップキャ
リヤ(Micro Chip Carrier; M 
CC)である。
The semiconductor integrated circuit device of this embodiment is a microchip carrier (Micro Chip Carrier;
CC).

第1図に示すように、このマイクロチップキャリヤ1は
、CCBバンプ2を介してムライト基板3のランド4上
にフェイスダウンボンディングされた半導体チップ5を
、例えば窒化アルミニウム(A J N)からなるキャ
ップ6で気密封止した構造を有している。上記キャップ
6は、ムライト基板3の肩縁部に設けられた封止用半田
7によってムライト基板3上に接合されている。チップ
5の裏面(上面)は、伝熱用半田8を介してキャップ6
の裏面に接合されており、これにより、チップ1から発
生する熱がキャップ6を通じて外部に放散される構造に
なっている。なお、図示はしないが、このキャップ6上
にヒートシンクを接合して熱の放散効率を向上させるこ
ともできる。
As shown in FIG. 1, this microchip carrier 1 has a semiconductor chip 5 face-down bonded onto lands 4 of a mullite substrate 3 via CCB bumps 2, and a cap made of, for example, aluminum nitride (AJN). It has a hermetically sealed structure. The cap 6 is bonded onto the mullite substrate 3 by sealing solder 7 provided on the shoulder edge of the mullite substrate 3. The back surface (top surface) of the chip 5 is connected to a cap 6 via heat transfer solder 8.
The structure is such that the heat generated from the chip 1 is dissipated to the outside through the cap 6. Although not shown, a heat sink may be bonded onto the cap 6 to improve heat dissipation efficiency.

上記CCBバンプ2は、2重量%程度のSnを含有する
P b / S n合金からなり、その融点は320〜
330℃程度である。一方、封止用半田7および伝熱用
半田8は、いずれも5重量%程度のAgを含有するP 
b / S n / A g合金からなり、本実施例に
おいては、上記CCBバンプ2のうち、一部のCCBバ
ンプ2aが低融点材料で構成されている。このようなC
CBバンプ2aの数は、例えば1〜4個程度である。低
融点CCBバンプ2aは、例えば25重量%程度のIn
(インジウム)と17重量%程度のSnを含有するBi
(ビスマス)合金からなり、その融点は80上程度であ
る。
The CCB bump 2 is made of a Pb/Sn alloy containing about 2% by weight of Sn, and its melting point is 320~320%.
The temperature is about 330°C. On the other hand, the sealing solder 7 and the heat transfer solder 8 both contain P containing about 5% by weight of Ag.
b/Sn/Ag alloy, and in this embodiment, some of the CCB bumps 2a of the CCB bumps 2 are made of a low melting point material. C like this
The number of CB bumps 2a is, for example, about 1 to 4. The low melting point CCB bump 2a is made of, for example, about 25% by weight of In.
(indium) and about 17% by weight of Sn
(Bismuth) alloy, and its melting point is about 80 or higher.

前記ムライト基板3の下面に設けられたランド4には、
上記CCBバンプ2.2aよりも−回り大きいCCBバ
ンプ9が接合されており、このCCBバンプ9を介して
マイクロチップキャリヤlがモジュール基板IOのラン
ド11上に実装されている。CCBバンプ9は、30重
量%程度のSnを含有するP b / S n合金から
なり、その融点は250〜260℃程度である。
The lands 4 provided on the lower surface of the mullite substrate 3 include
A CCB bump 9, which is larger in rotation than the CCB bump 2.2a, is bonded, and a microchip carrier 1 is mounted on the land 11 of the module board IO via this CCB bump 9. The CCB bump 9 is made of a Pb/Sn alloy containing about 30% by weight of Sn, and its melting point is about 250 to 260°C.

上記CCBバンプ9は、ムライト基板3内に設けられた
W(タングステン〉などの内部配線12を通じてCCB
バンプ2、さらにはチップ1と電CCBバンプ2aは、
チップ1と電気的に接続されておらず、またムライト基
板3の内部配線12とも電気的に接続されていない。す
なわち、CCBバンプ2aは電極としての機能を有しな
いダミーバンプである。また、本実施例においては、マ
イクロチップキャリヤ1をモジュール基板10に実装す
るための前記CCBバンプ9のうち、一部のCCBバン
プ9aが低融点材料で構成されている。このようなCC
Bバンプ9aの数は、例えば1〜4個程度である。低融
点CCBバンプ9aは、前記低融点CCBバンプ2aと
同じ25重量%程度のIn(インジウム)と17重量%
程度のSnを含有するBi(ビスマス〉合金からなり、
その融点は80上程度である。CCBバンプ9aは、モ
ジュール基板10の配線(図示せず〉と電気的に接続さ
れておらず、またムライト基板3の内部配線12とも電
気的に接続されていない。すなわち、CCBバンプ9a
は前記CCBバンプ2aと同じく、電極としての機能を
有しないダミーパン次に、上記マイクロチップキャリヤ
1の組立方法を説明する。
The CCB bump 9 is connected to the CCB bump 9 through an internal wiring 12 made of W (tungsten) or the like provided in the mullite substrate 3.
Bump 2, furthermore chip 1 and electric CCB bump 2a,
It is not electrically connected to the chip 1, nor is it electrically connected to the internal wiring 12 of the mullite substrate 3. That is, the CCB bump 2a is a dummy bump that does not function as an electrode. Furthermore, in this embodiment, some of the CCB bumps 9a of the CCB bumps 9 for mounting the microchip carrier 1 on the module substrate 10 are made of a low melting point material. CC like this
The number of B bumps 9a is, for example, about 1 to 4. The low melting point CCB bump 9a contains about 25% by weight of In (indium) and 17% by weight, the same as the low melting point CCB bump 2a.
It is made of a Bi (bismuth) alloy containing a certain amount of Sn,
Its melting point is about 80 or higher. The CCB bumps 9a are not electrically connected to the wiring (not shown) on the module board 10, nor are they electrically connected to the internal wiring 12 of the mullite board 3. That is, the CCB bumps 9a
Like the CCB bumps 2a, they are dummy pans that do not function as electrodes.Next, a method for assembling the microchip carrier 1 will be described.

まず、第2図に示すチップ5および第3図に示すムライ
ト基板3をそれぞれ用意する。第2図に示すように、こ
のチップ5の集積回路形成面には、多数のCCBバンプ
2が設けられている。CCBバンプ2のそれぞれは、図
示しない下地電極を介してチップ5の内部配線と電気的
に接続されている。また、このチップ5の集積回路形成
面には、CCBバ°ンプ2が接続されていない下地電極
13が、例えば3個設けられている。これらの下地電極
13は、いずれもチップ5の内部配線と電気的に接続さ
れていないダミーの下地電極である。
First, the chip 5 shown in FIG. 2 and the mullite substrate 3 shown in FIG. 3 are prepared. As shown in FIG. 2, a large number of CCB bumps 2 are provided on the integrated circuit forming surface of this chip 5. Each of the CCB bumps 2 is electrically connected to internal wiring of the chip 5 via a base electrode (not shown). Further, on the integrated circuit forming surface of this chip 5, for example, three base electrodes 13 to which the CCB bumps 2 are not connected are provided. These base electrodes 13 are all dummy base electrodes that are not electrically connected to the internal wiring of the chip 5.

方、第3図に示すように、ムライト基板3のチップ実装
面には、前記CCBバンプ2のそれぞれに対応する位置
にランド4が設けられている。これらのランド4のうち
、前記CCBバンプ2が接続されていない下地電極13
のそれぞれに対応する位置に設けられたランド4上には
、前記低融点材る。CCBバンプ2aが接合されたラン
ド4は、いずれもムライト基板3の内部配線12と電気
的に接続されていないダミーのランドである。
On the other hand, as shown in FIG. 3, lands 4 are provided on the chip mounting surface of the mullite substrate 3 at positions corresponding to each of the CCB bumps 2. Among these lands 4, the base electrode 13 to which the CCB bump 2 is not connected
The low melting point material is placed on the lands 4 provided at positions corresponding to each of the lands 4. The lands 4 to which the CCB bumps 2a are bonded are all dummy lands that are not electrically connected to the internal wiring 12 of the mullite substrate 3.

次に、第4図に示すように、チップマウント装置14を
用いて前記チップ5のCCBバンプ2をムライト基板3
のランド4上に正確に位置決めする。そして、このとき
ムライト基板3を90〜100℃程度に加熱して低融点
CCBバンプ2aを溶融させることにより、チップ5を
ムライト基板3上に仮固定する。続いて、上記ムライト
基板3をチップマウント装置14から第5図に示すリフ
ロー装置15に搬送する。そして、リフロー装置15内
を不活性雰囲気にした状態でムライト基板3を350℃
程度に加熱してCCBバンプ2を溶融させることにより
、チップ5をムライト基板3上に実装する。その後、封
止用半田7を介してキャップ6をムライト基板3に接合
するとともに、伝熱用半田8を介してチップ5の裏面を
キャップ6の裏面に接合することにより、前記第i図に
示すマイクロチップキャリヤ1が完成する。
Next, as shown in FIG.
Accurately position it on land 4. Then, at this time, the chip 5 is temporarily fixed on the mullite substrate 3 by heating the mullite substrate 3 to about 90 to 100° C. to melt the low melting point CCB bumps 2a. Subsequently, the mullite substrate 3 is transferred from the chip mounting device 14 to the reflow device 15 shown in FIG. Then, the mullite substrate 3 is heated to 350°C while the inside of the reflow apparatus 15 is kept in an inert atmosphere.
The chip 5 is mounted on the mullite substrate 3 by heating to a certain degree to melt the CCB bumps 2. Thereafter, the cap 6 is bonded to the mullite substrate 3 via the sealing solder 7, and the back surface of the chip 5 is bonded to the back surface of the cap 6 via the heat transfer solder 8, as shown in FIG. The microchip carrier 1 is completed.

次に、上記マイクロチップキャリヤ1をモジュール基板
10に実装するには、まず第6図に示すように、チップ
マウント装置14を用いてマイクロチップキャリヤ1を
モジュール基板10上に正確に位置決めする。マイクロ
チップキャリヤ1のムライト基板3の下面に設けられた
ランド4には、あらかじめCCBバンプ9を接合してお
き、一方、モジュール基板10上のランド11のうち、
その内部配線と電気的に接続されていないダミーのラン
ドllaには、あらかじめ低融点CCBバンプ9aを接
合しておく。そして、チップマウント装置14内でモジ
ュール基板10を90〜100℃程度に加熱して低融点
CCBバンプ9aを溶融させることにより、マイクロチ
ップキャリヤ1をモジュール基板10上に仮固定し、続
いて上記モジュール基板10をチップマウント装置14
から前記リフロー装置15に搬送し、このリフロー装置
15内を不活性雰囲気にした状態でモジュール基板10
を280℃程度に加熱してCCBバンプ9を溶融させる
ことにより、前記第1図に示す実装構造が完成する。
Next, in order to mount the microchip carrier 1 on the module substrate 10, first, as shown in FIG. 6, the microchip carrier 1 is accurately positioned on the module substrate 10 using the chip mounting device 14. CCB bumps 9 are bonded in advance to the lands 4 provided on the lower surface of the mullite substrate 3 of the microchip carrier 1, and on the other hand, among the lands 11 on the module substrate 10,
A low melting point CCB bump 9a is bonded in advance to the dummy land lla which is not electrically connected to the internal wiring. Then, the microchip carrier 1 is temporarily fixed on the module substrate 10 by heating the module substrate 10 to about 90 to 100° C. in the chip mounting device 14 to melt the low melting point CCB bumps 9a, and then the module substrate 10 is temporarily fixed on the module substrate 10. The substrate 10 is mounted on the chip mount device 14
The module substrate 10 is transferred from
By heating the CCB bumps 9 to about 280° C. to melt the CCB bumps 9, the mounting structure shown in FIG. 1 is completed.

以上の構成からなる本実施例によれば、下記のような効
果を得ることができる。
According to this embodiment having the above configuration, the following effects can be obtained.

(1)、チップマウント装置14を用いてチップ5をム
ライト基板3上に位置決めする際に低融点CCBバンプ
2aを加熱溶融してチップ5をムライト基板3上に仮固
定し、その後、リフロー装!15内でCCBバンプ2を
加熱溶融するので、ムライト基板3をチップマウント装
置i4からリフロー装置15まで搬送する際の機械的振
動などによるチップ5の位置ずれを確実に防止すること
ができる。
(1) When positioning the chip 5 on the mullite substrate 3 using the chip mounting device 14, the low melting point CCB bump 2a is heated and melted to temporarily fix the chip 5 on the mullite substrate 3, and then reflow mounting! Since the CCB bumps 2 are heated and melted in the reflow device 15, it is possible to reliably prevent the chip 5 from shifting due to mechanical vibrations when the mullite substrate 3 is transported from the chip mount device i4 to the reflow device 15.

(2)、チップマウント装置14内で低融点CCBノイ
ンプ2aを加熱溶融する際の温度(90〜100℃)は
、CCBバンプ2の融点(320〜330℃)よりも遥
かに低いので、CCB/インブ2の表面はほとんど酸化
されず、従ってその接合強度が低下することもない。
(2) The temperature at which the low melting point CCB bump 2a is heated and melted in the chip mount device 14 (90 to 100°C) is much lower than the melting point of the CCB bump 2 (320 to 330°C), so the CCB/ The surface of the ink 2 is hardly oxidized, so the bonding strength thereof does not decrease.

(3)、上記(1)、(2)により、CCBバンプ2を
介してチップ5をムライト基板3上に実装する際の上記
CCBバンプ2の接続信頼性が向上するので、マイクロ
チップキャリヤ1の信頼性ならびにその製造歩留りが向
上する。
(3) According to (1) and (2) above, the connection reliability of the CCB bump 2 when mounting the chip 5 on the mullite substrate 3 via the CCB bump 2 is improved, so that the microchip carrier 1 Reliability and manufacturing yield are improved.

(4)、チップマウント装!14を用いてマイクロチッ
プキャリヤ1をモジュール基板10上に位置決めする際
に低融点CCBバンプ9aを加熱溶融してマイクロチッ
プキャリヤ1をモジュール基板10上に仮固定し、その
後、リフロー装置15内でCCBバンプ9を加熱溶融す
るので、モジュール基板10をチップマウント装置14
からリフロー装置15まで搬送する際の機械的振動など
によるマイクロチップキャリヤ1の位置ずれを確実に防
止することができる。
(4) Chip mount! 14 to position the microchip carrier 1 on the module substrate 10 , the low melting point CCB bumps 9 a are heated and melted to temporarily fix the microchip carrier 1 on the module substrate 10 , and then the CCB bumps 10 are temporarily fixed on the module substrate 10 in the reflow device 15 . Since the bumps 9 are heated and melted, the module substrate 10 is mounted on the chip mounting device 14.
It is possible to reliably prevent the microchip carrier 1 from being misaligned due to mechanical vibrations during transportation from the microchip carrier 1 to the reflow apparatus 15.

(5)、チップマウント装置14内で低融点CCBバン
プ9aを加熱溶融する際の温度(90〜100℃)は、
CCBバンプ9の融点(250〜260℃)よりも遥か
に低いので、CCBバンプ9の表面はほとんど酸化され
ず、従ってその接合強度が低下することもない。
(5) The temperature (90 to 100°C) when heating and melting the low melting point CCB bump 9a in the chip mount device 14 is as follows:
Since it is much lower than the melting point (250 to 260° C.) of the CCB bump 9, the surface of the CCB bump 9 is hardly oxidized, and therefore its bonding strength does not decrease.

(6)、上記(4)、(5)により、CCBバンプ9を
介してマイクロチップキャリヤ1をモジュール基板10
上に実装する際の上記CCBバンプ9の接続信頼性が向
上するので、モジュール構造を有する半導体集積回路装
置の信頼性ならびにその製造歩留りが向上する。
(6), By (4) and (5) above, the microchip carrier 1 is connected to the module substrate 10 via the CCB bump 9.
Since the connection reliability of the CCB bumps 9 when mounted thereon is improved, the reliability of the semiconductor integrated circuit device having a module structure and its manufacturing yield are improved.

以上、本発明者によってなされた発明を実施例に基づき
具体的に説明したが、本発明は、前記実施例に限定され
るものではなく、その要旨を逸脱しない範囲で種々変更
可能であることはいうまでもない。
As above, the invention made by the present inventor has been specifically explained based on Examples, but the present invention is not limited to the above-mentioned Examples, and it is understood that various changes can be made without departing from the gist thereof. Needless to say.

前記実施例の低融点CCBバンプは、電極としての機能
を有しないダミーバンプであったが、電極としての機能
を有するCCBバンプの一部を低融点CCBバンプで構
威してもよい。また、前記実施例では、低融点CCBバ
ンプをムライト基板の上面やモジュール基板の上面に設
けたが、チップの集積回路形成面やムライト基板の下面
に設けてもよい。
Although the low melting point CCB bumps in the above embodiments were dummy bumps that did not function as electrodes, a portion of the CCB bumps that functioned as electrodes may be replaced by low melting point CCB bumps. Further, in the above embodiments, the low melting point CCB bumps were provided on the upper surface of the mullite substrate and the upper surface of the module substrate, but they may be provided on the integrated circuit forming surface of the chip or the lower surface of the mullite substrate.

前記実施例では、マイクロチップキャリヤに適バンプを
介してチップを各種基板に実装するフリップチップ方式
の半導体集積回路装置全般に適用することができる。
The embodiments described above can be applied to all flip-chip type semiconductor integrated circuit devices in which chips are mounted on various substrates via suitable bumps on microchip carriers.

〔発明の効果〕〔Effect of the invention〕

本願において開示される発明のうち代表的なものによっ
て得られる効果を簡単に説明すれば、下記の通りである
A brief explanation of the effects obtained by typical inventions disclosed in this application is as follows.

すなわち、CCBバンプの一部を残余のCCBバンプよ
りも融点の低い材料で構威し、チップマウント装置を用
いてチップを基板に位置決めする際に前記低融点CCB
バンプのみを加熱溶融してチップを基板に仮固定した後
、リフロー装置内で残余のCCBバンプを加熱溶融して
前記チップを基板に実装する本発明によれば、チップが
位置決めされた上記基板をチップマウント装置からりフ
ロー装置まで搬送する際の機械的振動などによるチップ
の位置ずれを確実に防止することができるので、CCB
バンプの接続信頼性が向上する。
That is, a part of the CCB bump is made of a material with a lower melting point than the remaining CCB bump, and when the chip is positioned on the substrate using a chip mounting device, the low melting point CCB
According to the present invention, the chip is temporarily fixed to the substrate by heating and melting only the bumps, and then the remaining CCB bumps are heated and melted in a reflow apparatus to mount the chip on the substrate. CCB
Improves bump connection reliability.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は、本発明の一実施例である半導体集積回路装置
の要部断面図、 第2図は、半導体チップの平面図、 第3図は、ムライト基板の平面図、 第4図〜第6図は、この半導体集積回路装置の製造方法
を示す要部断面図である。 1・・・マイクロチップキャリヤ、2.2a。 9.9a・・・CCBバンプ、3・・・ムライト基板、
4.11.lla・・・ランド、5・・・半導体チップ
、6・・・キャップ、7・・・封止用半田、8・・・伝
熱用半田、10・・・モジュール基板、12・・・内部
配線、13・・・下地電極、14・・・チップマウント
装置、15・・・リフロー装置。 第2図 第 3 図 第 図
FIG. 1 is a sectional view of essential parts of a semiconductor integrated circuit device which is an embodiment of the present invention, FIG. 2 is a plan view of a semiconductor chip, FIG. 3 is a plan view of a mullite substrate, and FIGS. FIG. 6 is a sectional view of a main part showing a method of manufacturing this semiconductor integrated circuit device. 1... Microchip carrier, 2.2a. 9.9a...CCB bump, 3...Mullite substrate,
4.11. lla...Land, 5...Semiconductor chip, 6...Cap, 7...Solder for sealing, 8...Solder for heat transfer, 10...Module board, 12...Internal wiring , 13... Base electrode, 14... Chip mount device, 15... Reflow device. Figure 2 Figure 3 Figure

Claims (1)

【特許請求の範囲】 1、CCBバンプを介して半導体チップを基板に実装し
た半導体集積回路装置であって、前記CCBバンプの一
部を残余のCCBバンプよりも融点の低い材料で構成し
たことを特徴とする半導体集積回路装置。 2、前記低融点CCBバンプは、電極としての機能を有
しないダミーバンプであることを特徴とする請求項1記
載の半導体集積回路装置。 3、チップマウント装置を用いて前記半導体チップを基
板に位置決めする際に前記CCBバンプのうち低融点C
CBバンプのみを加熱溶融して前記半導体チップを基板
に仮固定し、次いでリフロー装置内で残余のCCBバン
プを加熱溶融して前記半導体チップを基板に実装するこ
とを特徴とする請求項1または2記載の半導体集積回路
装置の製造方法。 4、前記低融点CCBバンプを基板側に設けることを特
徴とする請求項3記載の半導体集積回路装置の製造方法
[Claims] 1. A semiconductor integrated circuit device in which a semiconductor chip is mounted on a substrate via CCB bumps, wherein a part of the CCB bumps is made of a material having a lower melting point than the remaining CCB bumps. Features of semiconductor integrated circuit devices. 2. The semiconductor integrated circuit device according to claim 1, wherein the low melting point CCB bump is a dummy bump having no function as an electrode. 3. When positioning the semiconductor chip on the substrate using a chip mounting device, the low melting point C of the CCB bumps is used.
3. The semiconductor chip is temporarily fixed to the substrate by heating and melting only the CB bumps, and then the remaining CCB bumps are heated and melted in a reflow apparatus to mount the semiconductor chip on the substrate. A method of manufacturing the semiconductor integrated circuit device described above. 4. The method of manufacturing a semiconductor integrated circuit device according to claim 3, wherein the low melting point CCB bump is provided on the substrate side.
JP1206788A 1989-08-11 1989-08-11 Semiconductor integrated circuit and manufacture thereof Pending JPH0371649A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1206788A JPH0371649A (en) 1989-08-11 1989-08-11 Semiconductor integrated circuit and manufacture thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1206788A JPH0371649A (en) 1989-08-11 1989-08-11 Semiconductor integrated circuit and manufacture thereof

Publications (1)

Publication Number Publication Date
JPH0371649A true JPH0371649A (en) 1991-03-27

Family

ID=16529105

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1206788A Pending JPH0371649A (en) 1989-08-11 1989-08-11 Semiconductor integrated circuit and manufacture thereof

Country Status (1)

Country Link
JP (1) JPH0371649A (en)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04314355A (en) * 1991-04-12 1992-11-05 Nec Corp Chip carrier and soldering method thereof
US5261155A (en) * 1991-08-12 1993-11-16 International Business Machines Corporation Method for bonding flexible circuit to circuitized substrate to provide electrical connection therebetween using different solders
JPH0660832A (en) * 1992-08-11 1994-03-04 Futaba Corp Semiconductor mounting substrate
JPH0722470A (en) * 1993-06-18 1995-01-24 Minnesota Mining & Mfg Co <3M> Tab tape with bump and junction using it
US5700715A (en) * 1994-06-14 1997-12-23 Lsi Logic Corporation Process for mounting a semiconductor device to a circuit substrate
US6121062A (en) * 1993-08-13 2000-09-19 Fujitsu Limited Process of fabricating semiconductor unit employing bumps to bond two components
USRE44251E1 (en) 1996-09-12 2013-06-04 Ibiden Co., Ltd. Circuit board for mounting electronic parts

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04314355A (en) * 1991-04-12 1992-11-05 Nec Corp Chip carrier and soldering method thereof
US5261155A (en) * 1991-08-12 1993-11-16 International Business Machines Corporation Method for bonding flexible circuit to circuitized substrate to provide electrical connection therebetween using different solders
JPH0660832A (en) * 1992-08-11 1994-03-04 Futaba Corp Semiconductor mounting substrate
JPH0722470A (en) * 1993-06-18 1995-01-24 Minnesota Mining & Mfg Co <3M> Tab tape with bump and junction using it
US6121062A (en) * 1993-08-13 2000-09-19 Fujitsu Limited Process of fabricating semiconductor unit employing bumps to bond two components
US5700715A (en) * 1994-06-14 1997-12-23 Lsi Logic Corporation Process for mounting a semiconductor device to a circuit substrate
USRE44251E1 (en) 1996-09-12 2013-06-04 Ibiden Co., Ltd. Circuit board for mounting electronic parts

Similar Documents

Publication Publication Date Title
JP5420505B2 (en) Manufacturing method of semiconductor device
US6084308A (en) Chip-on-chip integrated circuit package and method for making the same
US6546620B1 (en) Flip chip integrated circuit and passive chip component package fabrication method
JP2001060645A (en) Interposer for mounting semiconductor die on board
JPH07170098A (en) Mounting structure of electronic parts and mounting method
JPH0430544A (en) Integrated circuit
JPH0371649A (en) Semiconductor integrated circuit and manufacture thereof
JPH0855875A (en) Semiconductor device
JP2936819B2 (en) IC chip mounting structure
JP2646989B2 (en) Chip carrier
JPH06349973A (en) Resin-sealed semiconductor device
JPH03116838A (en) Semiconductor integrated circuit device and manufacture thereof
JP2001044307A (en) Semiconductor device and manufacture thereof
JP2004006482A (en) Semiconductor device and its manufacturing method
KR20020058213A (en) Semiconductor package and its manufacturing method
JPH03105924A (en) Semiconductor integrated circuit device
JP2841825B2 (en) Hybrid integrated circuit
TW200525719A (en) Chip scale package and method of assembling the same
JPS63126258A (en) Semiconductor device
JPH11233711A (en) Semiconductor device and its manufacture
JPH0878475A (en) Mounting method of semiconductor chip
JP2000332052A (en) Manufacture of semiconductor device, and the semiconductor device
JPS61284951A (en) Semiconductor device
JPH11354713A (en) Semiconductor device and mounting method
JPH06188288A (en) Semiconductor integrated circuit device