JPH05225074A - メモリシステム及びデータ記憶装置 - Google Patents
メモリシステム及びデータ記憶装置Info
- Publication number
- JPH05225074A JPH05225074A JP4275622A JP27562292A JPH05225074A JP H05225074 A JPH05225074 A JP H05225074A JP 4275622 A JP4275622 A JP 4275622A JP 27562292 A JP27562292 A JP 27562292A JP H05225074 A JPH05225074 A JP H05225074A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- data
- power supply
- cache
- storage device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
- G11C5/141—Battery and back-up supplies
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/16—Error detection or correction of the data by redundancy in hardware
- G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
- G06F11/2015—Redundant power supplies
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Quality & Reliability (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- Memory System Of A Hierarchy Structure (AREA)
Abstract
(57)【要約】
【目的】 経済的でかつ大規模データ容量のシステムへ
の適用性があるメモリシステムを提供する。 【構成】 各モジュールがキャッシュメモリ１０５，１
０７と不揮発性記憶装置１０９，１１１とに分割されて
いる。各モジュールは独自の電源１０１，１０３を有す
るのでその一方の電源が故障しても他方のモジュールに
影響を与えない。一方のモジュールのキャッシュメモリ
と不揮発性記憶装置と（例えば１０５，１０９）にデー
タの特定ブロックは記憶されない。データの各修正ブロ
ックが一方のモジュールのキャッシュメモリ（例えば１
０５）と別のモジュールの不揮発性記憶装置（例えば１
１１）に記憶される。そのため一方の電源が故障しても
データを喪失させることはない。さらに不揮発性メモリ
はバッテリ１１５，１１７によりバックアップされてい
るため、全ての電源が故障してもデータを喪失させるこ
とはない。
の適用性があるメモリシステムを提供する。 【構成】 各モジュールがキャッシュメモリ１０５，１
０７と不揮発性記憶装置１０９，１１１とに分割されて
いる。各モジュールは独自の電源１０１，１０３を有す
るのでその一方の電源が故障しても他方のモジュールに
影響を与えない。一方のモジュールのキャッシュメモリ
と不揮発性記憶装置と（例えば１０５，１０９）にデー
タの特定ブロックは記憶されない。データの各修正ブロ
ックが一方のモジュールのキャッシュメモリ（例えば１
０５）と別のモジュールの不揮発性記憶装置（例えば１
１１）に記憶される。そのため一方の電源が故障しても
データを喪失させることはない。さらに不揮発性メモリ
はバッテリ１１５，１１７によりバックアップされてい
るため、全ての電源が故障してもデータを喪失させるこ
とはない。
Description
【０００１】
【産業上の利用分野】本発明は、データの喪失を防止す
るのに関連した記憶装置に関し、特に、個別の電源を有
するバックアップ記憶装置を設けることによりデータの
喪失を防止する記憶装置に関する。
るのに関連した記憶装置に関し、特に、個別の電源を有
するバックアップ記憶装置を設けることによりデータの
喪失を防止する記憶装置に関する。
【０００２】
【従来の技術】キャッシュメモリは近代的なプロセッサ
の速度と同じ程度の高速で動作し、大量ではあるが速度
の遅い主メモリあるいはシステム記憶装置とのインタフ
ェースを形成する。キャッシュメモリは通常、パワーが
無くなるとデータを喪失する、即ち揮発性の半導体アレ
イから構成されている。ＤＡＳＤ（直接アクセス記憶装
置）のようなシステム記憶装置は非揮発性であり、即ち
電力供給故障が生じたときデータは喪失しないが、電力
が回復するまでデータへのアクセスは阻止される。
の速度と同じ程度の高速で動作し、大量ではあるが速度
の遅い主メモリあるいはシステム記憶装置とのインタフ
ェースを形成する。キャッシュメモリは通常、パワーが
無くなるとデータを喪失する、即ち揮発性の半導体アレ
イから構成されている。ＤＡＳＤ（直接アクセス記憶装
置）のようなシステム記憶装置は非揮発性であり、即ち
電力供給故障が生じたときデータは喪失しないが、電力
が回復するまでデータへのアクセスは阻止される。
【０００３】あるキャッシュメモリは、キャッシュへの
いずれの書込みもシステム記憶装置にも書き込まれるラ
イトスルータイプである。したがって、システム記憶装
置は更新されており、もしキャッシュメモリが故障して
も新しいデータを含んでいる。別のタイプのキャッシュ
メモリは、例えば、バーストモードでシステム記憶装置
に書き込まれたデータのブロックを記憶している。も
し、データのブロックがシステム記憶装置へ転送する前
に電力供給故障が発生したとすれば、データは喪失され
る。
いずれの書込みもシステム記憶装置にも書き込まれるラ
イトスルータイプである。したがって、システム記憶装
置は更新されており、もしキャッシュメモリが故障して
も新しいデータを含んでいる。別のタイプのキャッシュ
メモリは、例えば、バーストモードでシステム記憶装置
に書き込まれたデータのブロックを記憶している。も
し、データのブロックがシステム記憶装置へ転送する前
に電力供給故障が発生したとすれば、データは喪失され
る。
【０００４】不揮発性メモリ即ち記憶装置（ＮＶＳ）
は、電力供給故障の場合、バッテリの電力バックアップ
を用いることによりデータの一貫性を保存するために使
用しうる。ＮＶＳのコストの経済性検討では、大データ
量の適用において有用であるに十分大規模での実行を排
除している。
は、電力供給故障の場合、バッテリの電力バックアップ
を用いることによりデータの一貫性を保存するために使
用しうる。ＮＶＳのコストの経済性検討では、大データ
量の適用において有用であるに十分大規模での実行を排
除している。
【０００５】キャッシュメモリとＮＶＳとの間には技術
的な差異もある。例えば、キャッシュメモリは通常、記
憶されたデータを定期的にリフレッシュすることを要す
るＤＲＡＭ（ダイナミック・ランダム・アクセス・メモ
リ）を使用している。一方、ＮＶＳはＤＲＡＭのリフレ
ッシュ要件を排除するためにＳＲＡ（スタティック・ラ
ンダム・アクセス・メモリ）において通常実行される。
インタフェースも相違している。
的な差異もある。例えば、キャッシュメモリは通常、記
憶されたデータを定期的にリフレッシュすることを要す
るＤＲＡＭ（ダイナミック・ランダム・アクセス・メモ
リ）を使用している。一方、ＮＶＳはＤＲＡＭのリフレ
ッシュ要件を排除するためにＳＲＡ（スタティック・ラ
ンダム・アクセス・メモリ）において通常実行される。
インタフェースも相違している。
【０００６】電力の信頼性が、疑わしい環境において信
頼性のあるキャッシュメモリの実現の結果として、全て
の適用に対しては適していないスキームをもたらした。
頼性のあるキャッシュメモリの実現の結果として、全て
の適用に対しては適していないスキームをもたらした。
【０００７】米国特許第４，８４９，９７８号は単一の
バックアップメモリユニットを有している複数の記憶装
置を開示している。バックアップメモリユニットは他の
記憶装置に記憶された全てのデータの検査合計を含んで
おり、そのため他のメモリユニットのいずれかが故障し
た場合、その中味は残りの他のメモリユニットのデータ
と、バックアップユニットの検査合計データとから再構
築することができる。
バックアップメモリユニットを有している複数の記憶装
置を開示している。バックアップメモリユニットは他の
記憶装置に記憶された全てのデータの検査合計を含んで
おり、そのため他のメモリユニットのいずれかが故障し
た場合、その中味は残りの他のメモリユニットのデータ
と、バックアップユニットの検査合計データとから再構
築することができる。
【０００８】米国特許第４，３９９，５２４号は、補助
バッテリ電源と、もし主電源の電圧が所定限界値以下に
低下すると電力を節約するためプロセッサとの接続が切
られたメモリに対する主電源の検出器と、を有するラン
ダムアクセスメモリを示している。
バッテリ電源と、もし主電源の電圧が所定限界値以下に
低下すると電力を節約するためプロセッサとの接続が切
られたメモリに対する主電源の検出器と、を有するラン
ダムアクセスメモリを示している。
【０００９】米国特許第４，６０３，４０６号は、それ
ぞれバックアップ電源を有し、バッテリ系の故障を示す
信号を供給する２個のメモリを開示している。送信側メ
モリが首尾のよいバックアップ状態であり、受信側メモ
リが送信側メモリと同じ状態であるときのみ、一致性の
ないバックアップ状態は首尾よいものと解釈される。
ぞれバックアップ電源を有し、バッテリ系の故障を示す
信号を供給する２個のメモリを開示している。送信側メ
モリが首尾のよいバックアップ状態であり、受信側メモ
リが送信側メモリと同じ状態であるときのみ、一致性の
ないバックアップ状態は首尾よいものと解釈される。
【００１０】米国特許第４，６２７，０００号は、電力
が喪失されたとき、あるいは揮発性デマンドレジスタが
除去されたとき交換可能のデマンドレジスタの中味をセ
ーブするための不揮発性メモリを備えた電気計器を示し
ている。
が喪失されたとき、あるいは揮発性デマンドレジスタが
除去されたとき交換可能のデマンドレジスタの中味をセ
ーブするための不揮発性メモリを備えた電気計器を示し
ている。
【００１１】米国特許第４，８１９，１５４号は、関連
のプロセッサの計算結果を記憶するシステムにおける各
プロセッサのための非ライトスルー・キャッシュメモリ
を開示している。次いで、データは、各書込み動作の前
後にプロセッサにより状態領域をそれぞれ更新させてい
る２個の主メモリへ選択的にかつ順次に書き込まれる。
データの転送は、関連のブロックが変更されたか否かを
指示するブロック状態記録を用いることにより、より効
率的に行われる。その場合、修正されたブロックのみが
指定された時間に転送される。
のプロセッサの計算結果を記憶するシステムにおける各
プロセッサのための非ライトスルー・キャッシュメモリ
を開示している。次いで、データは、各書込み動作の前
後にプロセッサにより状態領域をそれぞれ更新させてい
る２個の主メモリへ選択的にかつ順次に書き込まれる。
データの転送は、関連のブロックが変更されたか否かを
指示するブロック状態記録を用いることにより、より効
率的に行われる。その場合、修正されたブロックのみが
指定された時間に転送される。
【００１２】
【発明が解決しようとする課題】従来技術のシステム
は、コストと、例えばＤＡＳＤ（直接アクセス記憶装
置）のような大規模データ容量のシステムへの適用性と
において欠点を有している。
は、コストと、例えばＤＡＳＤ（直接アクセス記憶装
置）のような大規模データ容量のシステムへの適用性と
において欠点を有している。
【００１３】従って、本発明は、経済的でかつ大規模デ
ータ容量のシステムへの適用性があるメモリシステムを
提供することを目的とする。
ータ容量のシステムへの適用性があるメモリシステムを
提供することを目的とする。
【００１４】
【課題を解決するための手段】本発明は、各モジュール
がキャッシュセクションと不揮発性セクションとに仕切
られている分割されたメモリモジュールの組合せと見な
しうるメモリシステムを提供することにより従来技術の
問題を解決する。各モジュールは独自の電源を有するた
め、単一の電源が故障しても他のモジュールに影響を与
えない。単一モジュールの双方のセクションにはデータ
の特定のブロックは記憶されていない。データの各々の
修正されたブロックは、一方のモジュールのキャッシュ
セクションと、別のモジュールの不揮発性セクションと
に記憶されている。したがって、電源のいずれかの組合
せが故障しても、不揮発性セクションの電源が通常バッ
テリ電源によりバックアップされているので修正された
データのいずれをも喪失させない。
がキャッシュセクションと不揮発性セクションとに仕切
られている分割されたメモリモジュールの組合せと見な
しうるメモリシステムを提供することにより従来技術の
問題を解決する。各モジュールは独自の電源を有するた
め、単一の電源が故障しても他のモジュールに影響を与
えない。単一モジュールの双方のセクションにはデータ
の特定のブロックは記憶されていない。データの各々の
修正されたブロックは、一方のモジュールのキャッシュ
セクションと、別のモジュールの不揮発性セクションと
に記憶されている。したがって、電源のいずれかの組合
せが故障しても、不揮発性セクションの電源が通常バッ
テリ電源によりバックアップされているので修正された
データのいずれをも喪失させない。
【００１５】本発明によれば、データ記憶システムは複
数のキャッシュメモリと、等しい数の不揮発性メモリと
からなり、各対のキャッシュメモリと不揮発性メモリと
は独立した電源に接続されている。修正されたデータは
異なる対のキャッシュメモリと不揮発性メモリの双方に
おいて記憶されている。即ち各々が同じ電源には接続さ
れていない。
数のキャッシュメモリと、等しい数の不揮発性メモリと
からなり、各対のキャッシュメモリと不揮発性メモリと
は独立した電源に接続されている。修正されたデータは
異なる対のキャッシュメモリと不揮発性メモリの双方に
おいて記憶されている。即ち各々が同じ電源には接続さ
れていない。
【００１６】
【実施例】本発明を、本発明の特定の実施例を示し、同
じ参照番号が同じ要素を指示している添付図面を参照し
て以下詳細に説明する。
じ参照番号が同じ要素を指示している添付図面を参照し
て以下詳細に説明する。
【００１７】図１は、各メモリシステムがキャッシュメ
モリと非揮発性記憶装置とを備える一対のメモリシステ
ムを用いた本発明の実施例を示す。書込みのためのメモ
リへのアクセスは、情報が一方のシステムのキャッシュ
メモリに、かつ同時に、他方のシステムの不揮発性記憶
装置へ書き込まれるようなものである。例えば、システ
ムバス１２１に到来する記憶すべき情報はマルチプレク
サ／デマルチプレクサ（ＭＵＸ／ＤＥＭＵＸ）１１９に
よって制御される。書込むべき情報は、インタフェース
１２３を介してキャッシュメモリ１０５に、かつ同時に
不揮発性記憶装置ＮＶＳ２ １１１に記憶される。
モリと非揮発性記憶装置とを備える一対のメモリシステ
ムを用いた本発明の実施例を示す。書込みのためのメモ
リへのアクセスは、情報が一方のシステムのキャッシュ
メモリに、かつ同時に、他方のシステムの不揮発性記憶
装置へ書き込まれるようなものである。例えば、システ
ムバス１２１に到来する記憶すべき情報はマルチプレク
サ／デマルチプレクサ（ＭＵＸ／ＤＥＭＵＸ）１１９に
よって制御される。書込むべき情報は、インタフェース
１２３を介してキャッシュメモリ１０５に、かつ同時に
不揮発性記憶装置ＮＶＳ２ １１１に記憶される。
【００１８】個別のシステムに対する電源は、キャッシ
ュ１のメモリ１０５およびＮＶＳ１のメモリ１０９用は
電源１ １０１として示されている。電源２ １０３は
キャッシュ２のメモリ１０７とＮＶＳ２のメモリ１１１
とに電力を供給する。ＮＶＳ１のメモリ１０９用のバッ
テリバックアップはバッテリ電源１１５によって供給さ
れる。バッテリ電源１１７は不揮発性記憶装置１１１を
バックアップする。
ュ１のメモリ１０５およびＮＶＳ１のメモリ１０９用は
電源１ １０１として示されている。電源２ １０３は
キャッシュ２のメモリ１０７とＮＶＳ２のメモリ１１１
とに電力を供給する。ＮＶＳ１のメモリ１０９用のバッ
テリバックアップはバッテリ電源１１５によって供給さ
れる。バッテリ電源１１７は不揮発性記憶装置１１１を
バックアップする。
【００１９】通常の動作の間、メモリデータは、マルチ
プレクサ／デマルチプレクサ１１９の決定に応じてキャ
ッシュメモリ１０５あるいは１０７へ、あるいはそこか
ら読み出される。キャッシュメモリに書き込まれる情報
はまた、対向するシステムの不揮発性記憶装置にも書き
込まれる。もし特定のシステムに対して電源が故障すれ
ば、故障した電源に関連したキャッシュメモリのデータ
が他方のシステムの不揮発性記憶装置から読み出すこと
ができる。不揮発性記憶装置と、電源が故障したシステ
ムとに対するキャッシュメモリは、バッテリによるバッ
クアップにより保持される。万一双方の電源が故障した
としても、情報は依然として不揮発性記憶装置から入手
しうる。
プレクサ／デマルチプレクサ１１９の決定に応じてキャ
ッシュメモリ１０５あるいは１０７へ、あるいはそこか
ら読み出される。キャッシュメモリに書き込まれる情報
はまた、対向するシステムの不揮発性記憶装置にも書き
込まれる。もし特定のシステムに対して電源が故障すれ
ば、故障した電源に関連したキャッシュメモリのデータ
が他方のシステムの不揮発性記憶装置から読み出すこと
ができる。不揮発性記憶装置と、電源が故障したシステ
ムとに対するキャッシュメモリは、バッテリによるバッ
クアップにより保持される。万一双方の電源が故障した
としても、情報は依然として不揮発性記憶装置から入手
しうる。
【００２０】図２は、３つのシステムとマルチプレクサ
／デマルチプレクサ２０５とを有する大規模メモリシス
テムを示し、不揮発性記憶装置からのバッテリバックア
ップ電源は示されていない。システムバス２０７は、プ
ロセッサ２０３と、ＤＡＳＤシステム２０１と、メモリ
システム用マルチプレクサ／デマルチプレクサ２０５と
に結合されたものとして示されている。キャッシュメモ
リ、即ちキャッシュ１，キャッシュ２およびキャッシュ
３は、各キャッシュへのインタフェースの制御と、かつ
マルチプレクサ／デマルチプレクサ２０５の動作の下
で、隣接するアドレスフィールドによりアドレス指定さ
れる。ＮＶＳ１に記憶されたデータがキャッシュ３に記
憶された修正データを含み、ＮＶＳ２がキャッシュ１と
同様に対とされ、かつＮＶＳ３がキャッシュ２と同様に
対とされていることを除いて、不揮発性記憶装置、即ち
ＮＶＳ１、ＮＶＳ２およびＮＶＳ３も同様にアドレス指
定される。電源、即ち電源１、電源２および電源３は相
互に独立しており、それらが給電するシステムキャッシ
ュのみにおいて故障する。図２から判るように、メモリ
に記憶された情報は、たとえ、図示した配列を用いてい
る３個全ての電源が故障したとしても残存しうる。
／デマルチプレクサ２０５とを有する大規模メモリシス
テムを示し、不揮発性記憶装置からのバッテリバックア
ップ電源は示されていない。システムバス２０７は、プ
ロセッサ２０３と、ＤＡＳＤシステム２０１と、メモリ
システム用マルチプレクサ／デマルチプレクサ２０５と
に結合されたものとして示されている。キャッシュメモ
リ、即ちキャッシュ１，キャッシュ２およびキャッシュ
３は、各キャッシュへのインタフェースの制御と、かつ
マルチプレクサ／デマルチプレクサ２０５の動作の下
で、隣接するアドレスフィールドによりアドレス指定さ
れる。ＮＶＳ１に記憶されたデータがキャッシュ３に記
憶された修正データを含み、ＮＶＳ２がキャッシュ１と
同様に対とされ、かつＮＶＳ３がキャッシュ２と同様に
対とされていることを除いて、不揮発性記憶装置、即ち
ＮＶＳ１、ＮＶＳ２およびＮＶＳ３も同様にアドレス指
定される。電源、即ち電源１、電源２および電源３は相
互に独立しており、それらが給電するシステムキャッシ
ュのみにおいて故障する。図２から判るように、メモリ
に記憶された情報は、たとえ、図示した配列を用いてい
る３個全ての電源が故障したとしても残存しうる。
【００２１】本発明をキャッシュメモリと不揮発性メモ
リに関して記述したが、本発明はメモリのいずれかの特
定のタイプに限定されるものではない。
リに関して記述したが、本発明はメモリのいずれかの特
定のタイプに限定されるものではない。
【００２２】
【発明の効果】本発明は、以上説明したように構成され
ているので、経済的でかつ大規模データ容量のシステム
への適用性があるメモリシステムを提供できる。
ているので、経済的でかつ大規模データ容量のシステム
への適用性があるメモリシステムを提供できる。
【図１】本発明によるメモリシステムのブロック図。
【図２】本発明が有用であるコンピュータシステムのブ
ロック図。
ロック図。
１０１，１０３・・・電源 １０５，１０７・・・キャッシュメモリ １０９，１１１・・・不揮発性記憶装置 １１５，１１７・・・バッテリ １１９，２０５・・・マルチプレクサ／デマルチプレクサ ２０１・・・直接アクセス記憶装置 ２０３・・・プロセッサ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 シャンカー・シン アメリカ合衆国95032、カリフォルニア州 ロス・ガトス、イースト・メイン・スト リート 20番地、ナンバー18 (72)発明者 フォレスト・リー・ウェイド アメリカ合衆国85718、アリゾナ州 トゥ ーソン、ノース・カシードラル・ロック・ ロード 7248番地
Claims (4)
- 【請求項１】 第１と第２のセクションにデータを記憶
する複数の分割メモリモジュールと、 それぞれメモリモジュールに電力を供給する複数の電源
と、 一方の分割メモリモジュールの第１のセクションと、別
のメモリモジュールの第２のセクションとに同じデータ
を記憶する手段とを備えるメモリシステム。 - 【請求項２】 ｎが１より大きい整数であるｎ個の複数
の電源手段と、 インタフェース手段によりアクセスされる場所にデータ
を記憶する２ｎ個の複数のメモリ手段と、 前記電源手段の各々を前記２ｎ個のメモリ手段の個々の
対に結合する手段と、 前記ｎ個の電源の種々電源に結合された前記２ｎ個のメ
モリ手段の対のインタフェース手段にデータを結合する
手段とを備えるメモリシステム。 - 【請求項３】 前記ｎ個のキャッシュメモリ手段の一つ
と、同じ電源手段に結合されていない前記ｎ個の不揮発
性記憶手段の一つとに並列であるソースへ、あるいはそ
こからアドレスとデータとを結合する転送手段をさらに
含むことを特徴とする請求項２記載のメモリシステム。 - 【請求項４】 ｎが１より大きい整数であるｎ個の複数
の電源手段と、 前記メモリ手段における独特の順序の隣接場所をアクセ
スするためのインタフェース手段をそれぞれが有してい
る、データを記憶するためのｎ個の複数のメモリ手段
と、 それぞれ、前記不揮発性記憶手段における独特の順序の
隣接場所をアクセスするためのインタフェース手段を有
している、データを記憶するためのｎ個の複数の不揮発
性記憶手段と、 前記ｎ個の電源手段の各々を、前記メモリ手段の個別の
メモリ手段と、別の独特の順序のアドレス可能場所を有
している前記不揮発性記憶手段の個別の記憶手段とに結
合する手段とを備えるデータ記憶装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US79521591A | 1991-11-20 | 1991-11-20 | |
| US795215 | 1991-11-20 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05225074A true JPH05225074A (ja) | 1993-09-03 |
| JPH0778769B2 JPH0778769B2 (ja) | 1995-08-23 |
Family
ID=25165027
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4275622A Expired - Lifetime JPH0778769B2 (ja) | 1991-11-20 | 1992-10-14 | データ記憶システム |
Country Status (5)
| Country | Link |
|---|---|
| EP (1) | EP0543582B1 (ja) |
| JP (1) | JPH0778769B2 (ja) |
| KR (1) | KR960001947B1 (ja) |
| CA (1) | CA2072728A1 (ja) |
| DE (1) | DE69204143T2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7464220B2 (en) | 2005-03-29 | 2008-12-09 | Nec Corporation | Storage apparatus and method of controllng the same |
| JP4292713B2 (ja) * | 1998-05-18 | 2009-07-08 | 株式会社日立製作所 | ディスクアレイ制御装置 |
| US7640276B2 (en) | 2005-03-29 | 2009-12-29 | Hitachi, Ltd. | Backup system, program and backup method |
| JP2015007896A (ja) * | 2013-06-25 | 2015-01-15 | 株式会社東芝 | プロセッサ |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| AU5790596A (en) * | 1995-06-07 | 1996-12-30 | Tricord Systems, Inc. | Intelligent disk-cache memory |
| JP3702923B2 (ja) | 1997-02-28 | 2005-10-05 | ソニー株式会社 | 情報処理方法および情報処理装置 |
| JP3092556B2 (ja) * | 1997-09-16 | 2000-09-25 | 日本電気株式会社 | 半導体記憶装置 |
| US7287187B2 (en) | 2001-10-15 | 2007-10-23 | Sun Microsystems, Inc. | Method and apparatus for supplying redundant power |
| DE10338038B4 (de) * | 2002-12-13 | 2005-11-17 | Hewlett-Packard Development Co., L.P., Houston | Vorrichtung zum Sparen einer Leistung, die durch ein System verbraucht wird, das eine integrierte Prozessorschaltung aufweist |
| US7337277B2 (en) | 2004-11-18 | 2008-02-26 | International Business Machines Corporation | Apparatus, system, and method for flushing cache data |
| KR102408877B1 (ko) * | 2014-08-13 | 2022-06-13 | 베르살리스 에스.피.에이. | 회전자 및 교반 디바이스 |
| KR102635667B1 (ko) * | 2021-04-28 | 2024-02-14 | 김수현 | 교반기 허브 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02118745A (ja) * | 1988-10-28 | 1990-05-07 | Toshiba Corp | メモリバックアップ装置 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59133624A (ja) * | 1983-01-20 | 1984-08-01 | Sharp Corp | インタ−フエイス方式 |
-
1992
- 1992-06-29 CA CA002072728A patent/CA2072728A1/en not_active Abandoned
- 1992-10-14 JP JP4275622A patent/JPH0778769B2/ja not_active Expired - Lifetime
- 1992-11-09 KR KR1019920020907A patent/KR960001947B1/ko not_active IP Right Cessation
- 1992-11-13 EP EP92310401A patent/EP0543582B1/en not_active Expired - Lifetime
- 1992-11-13 DE DE69204143T patent/DE69204143T2/de not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02118745A (ja) * | 1988-10-28 | 1990-05-07 | Toshiba Corp | メモリバックアップ装置 |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4292713B2 (ja) * | 1998-05-18 | 2009-07-08 | 株式会社日立製作所 | ディスクアレイ制御装置 |
| US7464220B2 (en) | 2005-03-29 | 2008-12-09 | Nec Corporation | Storage apparatus and method of controllng the same |
| US7640276B2 (en) | 2005-03-29 | 2009-12-29 | Hitachi, Ltd. | Backup system, program and backup method |
| JP2015007896A (ja) * | 2013-06-25 | 2015-01-15 | 株式会社東芝 | プロセッサ |
| US10236062B2 (en) | 2013-06-25 | 2019-03-19 | Kabushiki Kaisha Toshiba | Processor |
Also Published As
| Publication number | Publication date |
|---|---|
| DE69204143D1 (de) | 1995-09-21 |
| CA2072728A1 (en) | 1993-05-21 |
| KR960001947B1 (ko) | 1996-02-08 |
| KR930010734A (ko) | 1993-06-23 |
| DE69204143T2 (de) | 1996-05-02 |
| JPH0778769B2 (ja) | 1995-08-23 |
| EP0543582A1 (en) | 1993-05-26 |
| EP0543582B1 (en) | 1995-08-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5961660A (en) | Method and apparatus for optimizing ECC memory performance | |
| US5283877A (en) | Single in-line DRAM memory module including a memory controller and cross bar switches | |
| US6785783B2 (en) | NUMA system with redundant main memory architecture | |
| EP0418457B1 (en) | Pipelined error checking and correction for cache memories | |
| US6279072B1 (en) | Reconfigurable memory with selectable error correction storage | |
| US20070234182A1 (en) | Error checking and correction (ECC) system and method | |
| US20080266999A1 (en) | Semiconductor memory device and system providing spare memory locations | |
| EP0642685B1 (en) | Improved solid state storage device | |
| US7107493B2 (en) | System and method for testing for memory errors in a computer system | |
| JPH0359458B2 (ja) | ||
| WO1998012637A1 (en) | Dynamic spare column replacement memory system | |
| GB2272549A (en) | Memory checkpointing | |
| JPH05225074A (ja) | メモリシステム及びデータ記憶装置 | |
| JP3554478B2 (ja) | 冗長アレイを備えるメモリ・アレイ及び管理方法 | |
| US5886930A (en) | Bit interleaving in a memory which uses multi-bit DRAMs | |
| JP3786418B2 (ja) | メモリバンド幅損失を低減するディレクトリベースのコヒーレンシ方式 | |
| JP3215919B2 (ja) | メモリ管理 | |
| CN100492323C (zh) | 对缓存内容进行保护的方法和装置以及缓存控制器 | |
| US11797440B2 (en) | Method and NMP DIMM for managing address map | |
| JPH03134900A (ja) | 記憶装置 | |
| US6854084B2 (en) | Partitioned random access memory | |
| JP4146045B2 (ja) | 電子計算機 | |
| KR100193193B1 (ko) | N-방향 셋트 관련 온-칩 캐시를 갖고 있는 고밀도 메모리 및 이를 사용하는 시스템 | |
| EP0604030A2 (en) | Copy back cache tag memory | |
| JPH05324492A (ja) | 半導体記憶装置 |