JPH0778769B2 - データ記憶システム - Google Patents
データ記憶システムInfo
- Publication number
- JPH0778769B2 JPH0778769B2 JP4275622A JP27562292A JPH0778769B2 JP H0778769 B2 JPH0778769 B2 JP H0778769B2 JP 4275622 A JP4275622 A JP 4275622A JP 27562292 A JP27562292 A JP 27562292A JP H0778769 B2 JPH0778769 B2 JP H0778769B2
- Authority
- JP
- Japan
- Prior art keywords
- memory
- data
- volatile
- cache
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
- G11C5/141—Battery and back-up supplies
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/16—Error detection or correction of the data by redundancy in hardware
- G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
- G06F11/2015—Redundant power supplies
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Quality & Reliability (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- Memory System Of A Hierarchy Structure (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、データの喪失を防止す
る記憶装置に関し、特に、独立した電源を有するバック
アップ記憶装置を設けることによりデータの喪失を防止
する記憶装置に関する。
る記憶装置に関し、特に、独立した電源を有するバック
アップ記憶装置を設けることによりデータの喪失を防止
する記憶装置に関する。
【０００２】
【従来の技術】キャッシュメモリは近代的なプロセッサ
の速度と同じ程度の高速で動作し、大量ではあるが速度
の遅い主メモリあるいはシステム記憶装置とのインタフ
ェースを形成する。キャッシュメモリは通常、パワーが
無くなるとデータを喪失する、即ち揮発性の半導体アレ
イから構成されている。ＤＡＳＤ（直接アクセス記憶装
置）のようなシステム記憶装置は不揮発性であり、即ち
電力供給停止が生じてもデータは喪失しないが、電力が
回復するまでデータへのアクセスは阻止される。
の速度と同じ程度の高速で動作し、大量ではあるが速度
の遅い主メモリあるいはシステム記憶装置とのインタフ
ェースを形成する。キャッシュメモリは通常、パワーが
無くなるとデータを喪失する、即ち揮発性の半導体アレ
イから構成されている。ＤＡＳＤ（直接アクセス記憶装
置）のようなシステム記憶装置は不揮発性であり、即ち
電力供給停止が生じてもデータは喪失しないが、電力が
回復するまでデータへのアクセスは阻止される。
【０００３】あるタイプのキャッシュメモリは、キャッ
シュへのいずれの書込みもシステム記憶装置に書き込ま
れるライトスルータイプである。したがって、システム
記憶装置は更新され、もしキャッシュメモリが故障して
も新しいデータを含んでいる。別のタイプのキャッシュ
メモリは、例えば、バーストモードでシステム記憶装置
に書き込まれたデータのブロックを記憶している。も
し、データのブロックがシステム記憶装置へ転送される
前に電力供給停止が発生すれば、データは喪失される。
シュへのいずれの書込みもシステム記憶装置に書き込ま
れるライトスルータイプである。したがって、システム
記憶装置は更新され、もしキャッシュメモリが故障して
も新しいデータを含んでいる。別のタイプのキャッシュ
メモリは、例えば、バーストモードでシステム記憶装置
に書き込まれたデータのブロックを記憶している。も
し、データのブロックがシステム記憶装置へ転送される
前に電力供給停止が発生すれば、データは喪失される。
【０００４】不揮発性メモリ（ＮＶＳ）は、電力供給停
止の場合、バッテリによる電力バックアップを用いるこ
とによりデータの一貫性を保存するために使用される。
ＮＶＳのコストの経済性を考慮した場合、大量のデータ
のアプリケーションで使用できるに十分な大規模での実
行が阻まれる。
止の場合、バッテリによる電力バックアップを用いるこ
とによりデータの一貫性を保存するために使用される。
ＮＶＳのコストの経済性を考慮した場合、大量のデータ
のアプリケーションで使用できるに十分な大規模での実
行が阻まれる。
【０００５】キャッシュメモリとＮＶＳとの間には技術
的な差異がある。例えば、キャッシュメモリは通常、記
憶されたデータを定期的にリフレッシュすることを要す
るＤＲＡＭ（ダイナミック・ランダム・アクセス・メモ
リ）を使用している。一方、ＮＶＳはＤＲＡＭのリフレ
ッシュ要件を排除するためにＳＲＡＭ（スタティック・
ランダム・アクセス・メモリ）で通常実施される。イン
タフェースも相違している。
的な差異がある。例えば、キャッシュメモリは通常、記
憶されたデータを定期的にリフレッシュすることを要す
るＤＲＡＭ（ダイナミック・ランダム・アクセス・メモ
リ）を使用している。一方、ＮＶＳはＤＲＡＭのリフレ
ッシュ要件を排除するためにＳＲＡＭ（スタティック・
ランダム・アクセス・メモリ）で通常実施される。イン
タフェースも相違している。
【０００６】電力の信頼性が疑わしい環境において非独
立性のキャッシュメモリを実施することは、全てのアプ
リケーションに対しては適していないスキームをもたら
すことになる。
立性のキャッシュメモリを実施することは、全てのアプ
リケーションに対しては適していないスキームをもたら
すことになる。
【０００７】米国特許第４，８４９，９７８号は単一の
バックアップメモリユニットを有する複数の記憶装置を
開示している。バックアップメモリユニットは他の記憶
装置に記憶された全てのデータのチェックサムを含んで
おり、そのため他のメモリユニットのいずれかが故障し
た場合、その中味は残りの他のメモリユニットのデータ
とバックアップユニットのチェックサムデータから再構
築することができる。
バックアップメモリユニットを有する複数の記憶装置を
開示している。バックアップメモリユニットは他の記憶
装置に記憶された全てのデータのチェックサムを含んで
おり、そのため他のメモリユニットのいずれかが故障し
た場合、その中味は残りの他のメモリユニットのデータ
とバックアップユニットのチェックサムデータから再構
築することができる。
【０００８】米国特許第４，３９９，５２４号は、補助
バッテリ電源と、もし主電源の電圧が所定限界値以下に
低下すると電力を節約するためプロセッサとの接続が切
られるメモリに対する主電源の検出器とを有するランダ
ムアクセスメモリを示している。
バッテリ電源と、もし主電源の電圧が所定限界値以下に
低下すると電力を節約するためプロセッサとの接続が切
られるメモリに対する主電源の検出器とを有するランダ
ムアクセスメモリを示している。
【０００９】米国特許第４，６０３，４０６号は、それ
ぞれバックアップ電源を有し、バッテリ系の故障を示す
信号を供給する２個のメモリを開示している。送信側メ
モリが首尾のよいバックアップ状態であり、受信側メモ
リが送信側メモリと同じ状態であるときのみ、一致性の
ないバックアップ状態は首尾よいものと解釈される。
ぞれバックアップ電源を有し、バッテリ系の故障を示す
信号を供給する２個のメモリを開示している。送信側メ
モリが首尾のよいバックアップ状態であり、受信側メモ
リが送信側メモリと同じ状態であるときのみ、一致性の
ないバックアップ状態は首尾よいものと解釈される。
【００１０】米国特許第４，６２７，０００号は、電力
が喪失されたとき、あるいは揮発性デマンドレジスタが
除去されたとき交換可能のデマンドレジスタの中味をセ
ーブするための不揮発性メモリを備えた電気計器を示し
ている。
が喪失されたとき、あるいは揮発性デマンドレジスタが
除去されたとき交換可能のデマンドレジスタの中味をセ
ーブするための不揮発性メモリを備えた電気計器を示し
ている。
【００１１】米国特許第４，８１９，１５４号は、関連
のプロセッサの計算結果を記憶するシステムにおける各
プロセッサのための非ライトスルー・キャッシュメモリ
を開示している。データは、各書込み動作の前後にプロ
セッサにより状態領域をそれぞれ更新させている２個の
主メモリへ選択的にかつ順次に書き込まれる。データの
転送は、関連のブロックが変更されたか否かを指示する
ブロック状態記録を用いることにより効率的に行われ
る。その場合、修正されたブロックのみが指定された時
間に転送される。
のプロセッサの計算結果を記憶するシステムにおける各
プロセッサのための非ライトスルー・キャッシュメモリ
を開示している。データは、各書込み動作の前後にプロ
セッサにより状態領域をそれぞれ更新させている２個の
主メモリへ選択的にかつ順次に書き込まれる。データの
転送は、関連のブロックが変更されたか否かを指示する
ブロック状態記録を用いることにより効率的に行われ
る。その場合、修正されたブロックのみが指定された時
間に転送される。
【００１２】
【発明が解決しようとする課題】従来技術のシステム
は、コストと、例えばＤＡＳＤのような大規模データ容
量のシステムへの適用性とにおいて欠点を有している。
は、コストと、例えばＤＡＳＤのような大規模データ容
量のシステムへの適用性とにおいて欠点を有している。
【００１３】従って、本発明は、経済的でかつ大規模デ
ータ容量のシステムへの適用性があるメモリシステムを
提供することを目的とする。
ータ容量のシステムへの適用性があるメモリシステムを
提供することを目的とする。
【００１４】
【課題を解決するための手段】本発明は、各々がキャッ
シュセクションと不揮発性セクションに仕切られている
複数の分割されたメモリシステムを提供することにより
従来技術の問題を解決する。各メモリシステムは独自の
電源を有するため、単一の電源が故障しても他のモジュ
ールに影響を与えない。単一メモリシステム内の両セク
ションに同一データブロックは記憶されていない。デー
タの修正されたブロックは、一つのメモリシステムのキ
ャッシュセクションと、別のメモリシステムの不揮発性
セクションに記憶される。したがって、電源のいずれか
が故障しても、不揮発性セクションの電源が通常バッテ
リ電源によりバックアップされているので、修正された
データのいずれも喪失されない。
シュセクションと不揮発性セクションに仕切られている
複数の分割されたメモリシステムを提供することにより
従来技術の問題を解決する。各メモリシステムは独自の
電源を有するため、単一の電源が故障しても他のモジュ
ールに影響を与えない。単一メモリシステム内の両セク
ションに同一データブロックは記憶されていない。デー
タの修正されたブロックは、一つのメモリシステムのキ
ャッシュセクションと、別のメモリシステムの不揮発性
セクションに記憶される。したがって、電源のいずれか
が故障しても、不揮発性セクションの電源が通常バッテ
リ電源によりバックアップされているので、修正された
データのいずれも喪失されない。
【００１５】本発明によれば、データ記憶システムは複
数のキャッシュメモリと、同数の不揮発性メモリとから
なり、各キャッシュメモリと各不揮発性メモリは対にさ
れてメモリシステムを構成する。各メモリシステムは独
立した電源に接続されている。修正されたデータは１つ
の対のキャッシュメモリと他の対の不揮発性メモリに記
憶されており、これらの対は同じ電源には接続されてい
ない。
数のキャッシュメモリと、同数の不揮発性メモリとから
なり、各キャッシュメモリと各不揮発性メモリは対にさ
れてメモリシステムを構成する。各メモリシステムは独
立した電源に接続されている。修正されたデータは１つ
の対のキャッシュメモリと他の対の不揮発性メモリに記
憶されており、これらの対は同じ電源には接続されてい
ない。
【００１６】
【実施例】本発明を、本発明の具体的実施例を示す添付
図面を参照して以下詳細に説明する。図で同じ参照番号
は同じ要素を示している。
図面を参照して以下詳細に説明する。図で同じ参照番号
は同じ要素を示している。
【００１７】図１は、各メモリシステムがキャッシュメ
モリと非揮発性記憶装置とを備える一対のメモリシステ
ムを用いた本発明の実施例を示す。書込みのためのメモ
リへのアクセスは、情報が一方のメモリシステムのキャ
ッシュメモリに、かつ同時に、他方のメモリシステムの
不揮発性記憶装置に書き込まれるようにしてなされる。
例えば、システムバス１２１に到来する記憶されるべき
情報はマルチプレクサ／デマルチプレクサ（ＭＵＸ／Ｄ
ＥＭＵＸ）１１９によって制御される。書込まれるべき
情報は、インタフェース１２３を介してキャッシュメモ
リ１０５に、かつ同時に不揮発性記憶装置ＮＶＳ２ １
１１に記憶される。
モリと非揮発性記憶装置とを備える一対のメモリシステ
ムを用いた本発明の実施例を示す。書込みのためのメモ
リへのアクセスは、情報が一方のメモリシステムのキャ
ッシュメモリに、かつ同時に、他方のメモリシステムの
不揮発性記憶装置に書き込まれるようにしてなされる。
例えば、システムバス１２１に到来する記憶されるべき
情報はマルチプレクサ／デマルチプレクサ（ＭＵＸ／Ｄ
ＥＭＵＸ）１１９によって制御される。書込まれるべき
情報は、インタフェース１２３を介してキャッシュメモ
リ１０５に、かつ同時に不揮発性記憶装置ＮＶＳ２ １
１１に記憶される。
【００１８】個別のメモリシステムに対する電源がキャ
ッシュ１のメモリ１０５およびＮＶＳ１のメモリ１０９
用として電源１ １０１で示されている。電源２ １０
３はキャッシュ２のメモリ１０７とＮＶＳ２のメモリ１
１１とに電力を供給する。ＮＶＳ１のメモリ１０９用の
バッテリバックアップはバッテリ電源１１５によってな
される。バッテリ電源１１７は不揮発性記憶装置１１１
をバックアップする。
ッシュ１のメモリ１０５およびＮＶＳ１のメモリ１０９
用として電源１ １０１で示されている。電源２ １０
３はキャッシュ２のメモリ１０７とＮＶＳ２のメモリ１
１１とに電力を供給する。ＮＶＳ１のメモリ１０９用の
バッテリバックアップはバッテリ電源１１５によってな
される。バッテリ電源１１７は不揮発性記憶装置１１１
をバックアップする。
【００１９】通常の動作の間、メモリデータは、マルチ
プレクサ／デマルチプレクサ１１９の決定に応じてキャ
ッシュメモリ１０５あるいは１０７へ書込まれ、あるい
はそこから読み出される。キャッシュメモリに書き込ま
れる情報は対向するメモリシステムの不揮発性記憶装置
にも書き込まれる。もし特定のメモリシステムに対する
電源が故障すれば、故障した電源に関連したキャッシュ
メモリのデータを他方のメモリシステムの不揮発性記憶
装置から読み出すことができる。不揮発性記憶装置と電
源が故障したシステムとに対するキャッシュメモリは、
バッテリによるバックアップにより保持される。万一双
方の電源が故障したとしても、情報は依然として不揮発
性記憶装置から入手できる。
プレクサ／デマルチプレクサ１１９の決定に応じてキャ
ッシュメモリ１０５あるいは１０７へ書込まれ、あるい
はそこから読み出される。キャッシュメモリに書き込ま
れる情報は対向するメモリシステムの不揮発性記憶装置
にも書き込まれる。もし特定のメモリシステムに対する
電源が故障すれば、故障した電源に関連したキャッシュ
メモリのデータを他方のメモリシステムの不揮発性記憶
装置から読み出すことができる。不揮発性記憶装置と電
源が故障したシステムとに対するキャッシュメモリは、
バッテリによるバックアップにより保持される。万一双
方の電源が故障したとしても、情報は依然として不揮発
性記憶装置から入手できる。
【００２０】図２は、３つのシステムとマルチプレクサ
／デマルチプレクサ２０５とを有する大規模メモリシス
テムを示す。不揮発性記憶装置のバッテリバックアップ
電源は図示していない。システムバス２０７は、プロセ
ッサ２０３と、ＤＡＳＤシステム２０１と、メモリシス
テム用マルチプレクサ／デマルチプレクサ２０５とに結
合されている。キャッシュメモリ、即ちキャッシュ１，
キャッシュ２およびキャッシュ３は、各キャッシュへの
インタフェースの制御と、マルチプレクサ／デマルチプ
レクサ２０５の動作の下で、隣接するアドレスフィール
ドによりアドレス指定される。ＮＶＳ１に記憶されたデ
ータがキャッシュ３に記憶された修正データを含み、Ｎ
ＶＳ２がキャッシュ１と対にされ、かつＮＶＳ３がキャ
ッシュ２と同様に対とされていることを除いて、不揮発
性記憶装置、即ちＮＶＳ１、ＮＶＳ２およびＮＶＳ３も
同様にアドレス指定される。電源、即ち電源１、電源２
および電源３は相互に独立しており、停電はそれらが給
電するシステムキャッシュのみにおいて起る。図２から
判るように、メモリに記憶された情報は、たとえ３個全
ての電源が故障したとしても残存する。
／デマルチプレクサ２０５とを有する大規模メモリシス
テムを示す。不揮発性記憶装置のバッテリバックアップ
電源は図示していない。システムバス２０７は、プロセ
ッサ２０３と、ＤＡＳＤシステム２０１と、メモリシス
テム用マルチプレクサ／デマルチプレクサ２０５とに結
合されている。キャッシュメモリ、即ちキャッシュ１，
キャッシュ２およびキャッシュ３は、各キャッシュへの
インタフェースの制御と、マルチプレクサ／デマルチプ
レクサ２０５の動作の下で、隣接するアドレスフィール
ドによりアドレス指定される。ＮＶＳ１に記憶されたデ
ータがキャッシュ３に記憶された修正データを含み、Ｎ
ＶＳ２がキャッシュ１と対にされ、かつＮＶＳ３がキャ
ッシュ２と同様に対とされていることを除いて、不揮発
性記憶装置、即ちＮＶＳ１、ＮＶＳ２およびＮＶＳ３も
同様にアドレス指定される。電源、即ち電源１、電源２
および電源３は相互に独立しており、停電はそれらが給
電するシステムキャッシュのみにおいて起る。図２から
判るように、メモリに記憶された情報は、たとえ３個全
ての電源が故障したとしても残存する。
【００２１】
【発明の効果】本発明によれば、データ記憶システムは
複数のキャッシュメモリと、同数の不揮発性メモリとか
らなり、各キャッシュメモリと各不揮発性メモリは対に
されてメモリシステムを構成する。各メモリシステムは
独立した電源に接続されている。修正されたデータは１
つの対のキャッシュメモリと他の対の不揮発性メモリに
記憶されており、これらの対は同じ電源には接続されて
いない。従って、いずれかのメモリシステムの電源供給
が停止しても、さらには全てのメモリシステムに電源供
給が一斉に停止しても、データは残存する。
複数のキャッシュメモリと、同数の不揮発性メモリとか
らなり、各キャッシュメモリと各不揮発性メモリは対に
されてメモリシステムを構成する。各メモリシステムは
独立した電源に接続されている。修正されたデータは１
つの対のキャッシュメモリと他の対の不揮発性メモリに
記憶されており、これらの対は同じ電源には接続されて
いない。従って、いずれかのメモリシステムの電源供給
が停止しても、さらには全てのメモリシステムに電源供
給が一斉に停止しても、データは残存する。
【図１】本発明によるメモリシステムのブロック図。
【図２】本発明が有用であるコンピュータシステムのブ
ロック図。
ロック図。
１０１，１０３・・・電源 １０５，１０７・・・キャッシュメモリ １０９，１１１・・・不揮発性記憶装置 １１５，１１７・・・バッテリ １１９，２０５・・・マルチプレクサ／デマルチプレクサ ２０１・・・直接アクセス記憶装置 ２０３・・・プロセッサ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 シャンカー・シン アメリカ合衆国95032、カリフォルニア州 ロス・ガトス、イースト・メイン・スト リート 20番地、ナンバー18 (72)発明者 フォレスト・リー・ウェイド アメリカ合衆国85718、アリゾナ州 トゥ ーソン、ノース・カシードラル・ロック・ ロード 7248番地 (56)参考文献 特開 平２−118745（ＪＰ，Ａ)
Claims (2)
- 【請求項１】揮発性の第１セクションおよび不揮発性の
第２のセクションにそれぞれ分割されている第１および
第２メモリ・システムと、 前記第１および第２メモリ・システムにそれぞれ電力を
供給する第１および第２電源と、 前記第１メモリシステムの前記第１セクションおよび前
記第２メモリシステムの前記第２セクションに、または
前記第１メモリシステムの前記第２セクションおよび前
記第２メモリシステムの前記第１セクションに同一デー
タを並列的に記憶する手段と、 を備えるデータ記憶システム。 - 【請求項２】ｎ個（ｎは２以上の整数）の電源と、 インタフェース手段によりアクセスされるロケーション
にデータを記憶するための、それぞれ揮発性メモリおよ
び不揮発性メモリの対よりなるｎ対のメモリシステム
と、 前記ｎ個の電源を前記ｎ対のメモリシステムのそれぞれ
に結合する手段と、 前記ｎ個の揮発性メモリの選択された１つと該１つの揮
発性メモリがつながれている電源とは異なる電源に接続
された選択された１つの不揮発性メモリのインターフェ
ース手段に同一書込みデータを結合する手段と、 を備えるデータ記憶システム。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US79521591A | 1991-11-20 | 1991-11-20 | |
| US795215 | 1991-11-20 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05225074A JPH05225074A (ja) | 1993-09-03 |
| JPH0778769B2 true JPH0778769B2 (ja) | 1995-08-23 |
Family
ID=25165027
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4275622A Expired - Lifetime JPH0778769B2 (ja) | 1991-11-20 | 1992-10-14 | データ記憶システム |
Country Status (5)
| Country | Link |
|---|---|
| EP (1) | EP0543582B1 (ja) |
| JP (1) | JPH0778769B2 (ja) |
| KR (1) | KR960001947B1 (ja) |
| CA (1) | CA2072728A1 (ja) |
| DE (1) | DE69204143T2 (ja) |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| AU5790596A (en) * | 1995-06-07 | 1996-12-30 | Tricord Systems, Inc. | Intelligent disk-cache memory |
| JP3702923B2 (ja) | 1997-02-28 | 2005-10-05 | ソニー株式会社 | 情報処理方法および情報処理装置 |
| JP3092556B2 (ja) * | 1997-09-16 | 2000-09-25 | 日本電気株式会社 | 半導体記憶装置 |
| JP4292713B2 (ja) * | 1998-05-18 | 2009-07-08 | 株式会社日立製作所 | ディスクアレイ制御装置 |
| US7287187B2 (en) | 2001-10-15 | 2007-10-23 | Sun Microsystems, Inc. | Method and apparatus for supplying redundant power |
| DE10338038B4 (de) * | 2002-12-13 | 2005-11-17 | Hewlett-Packard Development Co., L.P., Houston | Vorrichtung zum Sparen einer Leistung, die durch ein System verbraucht wird, das eine integrierte Prozessorschaltung aufweist |
| US7337277B2 (en) | 2004-11-18 | 2008-02-26 | International Business Machines Corporation | Apparatus, system, and method for flushing cache data |
| JP4249719B2 (ja) | 2005-03-29 | 2009-04-08 | 株式会社日立製作所 | バックアップシステム、プログラム及びバックアップ方法 |
| JP4341571B2 (ja) | 2005-03-29 | 2009-10-07 | 日本電気株式会社 | 記憶装置システムおよびその制御方法、制御プログラム |
| JP6092019B2 (ja) | 2013-06-25 | 2017-03-08 | 株式会社東芝 | プロセッサ |
| KR102408877B1 (ko) * | 2014-08-13 | 2022-06-13 | 베르살리스 에스.피.에이. | 회전자 및 교반 디바이스 |
| KR102635667B1 (ko) * | 2021-04-28 | 2024-02-14 | 김수현 | 교반기 허브 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59133624A (ja) * | 1983-01-20 | 1984-08-01 | Sharp Corp | インタ−フエイス方式 |
| JPH02118745A (ja) * | 1988-10-28 | 1990-05-07 | Toshiba Corp | メモリバックアップ装置 |
-
1992
- 1992-06-29 CA CA002072728A patent/CA2072728A1/en not_active Abandoned
- 1992-10-14 JP JP4275622A patent/JPH0778769B2/ja not_active Expired - Lifetime
- 1992-11-09 KR KR1019920020907A patent/KR960001947B1/ko not_active IP Right Cessation
- 1992-11-13 EP EP92310401A patent/EP0543582B1/en not_active Expired - Lifetime
- 1992-11-13 DE DE69204143T patent/DE69204143T2/de not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| DE69204143D1 (de) | 1995-09-21 |
| JPH05225074A (ja) | 1993-09-03 |
| CA2072728A1 (en) | 1993-05-21 |
| KR960001947B1 (ko) | 1996-02-08 |
| KR930010734A (ko) | 1993-06-23 |
| DE69204143T2 (de) | 1996-05-02 |
| EP0543582A1 (en) | 1993-05-26 |
| EP0543582B1 (en) | 1995-08-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6785783B2 (en) | NUMA system with redundant main memory architecture | |
| US20240126475A1 (en) | Non-volatile memory module architecture to support memory error correction | |
| KR100466690B1 (ko) | 모듈러미러형캐시메모리배터리백업시스템 | |
| US5961660A (en) | Method and apparatus for optimizing ECC memory performance | |
| US5596708A (en) | Method and apparatus for the protection of write data in a disk array | |
| US8074112B1 (en) | Memory backup used in a raid system | |
| US20020029316A1 (en) | Reconfigurable memory with selectable error correction storage | |
| US6035347A (en) | Secure store implementation on common platform storage subsystem (CPSS) by storing write data in non-volatile buffer | |
| JPH05204773A (ja) | データ処理装置 | |
| US10636455B2 (en) | Enhanced NVDIMM architecture | |
| JPH0778769B2 (ja) | データ記憶システム | |
| US20040143719A1 (en) | System and method for testing for memory errors in a computer system | |
| KR20210118727A (ko) | 행 주소 지정 및 열 주소 지정이 가능한 메모리의 동적 데이터에 대한 에러 정정 | |
| CN104094240A (zh) | 防止混合存储器模块被映射 | |
| DE69329282D1 (de) | Festkoerperspeichervorrichtung | |
| JP2001134487A (ja) | ディスクアレイ装置 | |
| US7707463B2 (en) | Implementing directory organization to selectively optimize performance or reliability | |
| JP3554478B2 (ja) | 冗長アレイを備えるメモリ・アレイ及び管理方法 | |
| JP3786418B2 (ja) | メモリバンド幅損失を低減するディレクトリベースのコヒーレンシ方式 | |
| CN100492323C (zh) | 对缓存内容进行保护的方法和装置以及缓存控制器 | |
| US10168923B2 (en) | Coherency management for volatile and non-volatile memory in a through-silicon via (TSV) module | |
| JPH03134900A (ja) | 記憶装置 | |
| US6854084B2 (en) | Partitioned random access memory | |
| US7506130B2 (en) | Mirrored computer memory on split bus | |
| JP4146045B2 (ja) | 電子計算機 |