KR100466690B1 - 모듈러미러형캐시메모리배터리백업시스템 - Google Patents

모듈러미러형캐시메모리배터리백업시스템 Download PDF

Info

Publication number
KR100466690B1
KR100466690B1 KR1019970707969A KR19970707969A KR100466690B1 KR 100466690 B1 KR100466690 B1 KR 100466690B1 KR 1019970707969 A KR1019970707969 A KR 1019970707969A KR 19970707969 A KR19970707969 A KR 19970707969A KR 100466690 B1 KR100466690 B1 KR 100466690B1
Authority
KR
South Korea
Prior art keywords
cache
dram
cache memory
mirrored
backup
Prior art date
Application number
KR1019970707969A
Other languages
English (en)
Other versions
KR19990008439A (ko
Inventor
토마스 싱키아트 리옹
에스와트 나가라즈
크리쉬나쿠마르 라오
Original Assignee
인터내셔널 비지네스 머신즈 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 인터내셔널 비지네스 머신즈 코포레이션 filed Critical 인터내셔널 비지네스 머신즈 코포레이션
Publication of KR19990008439A publication Critical patent/KR19990008439A/ko
Application granted granted Critical
Publication of KR100466690B1 publication Critical patent/KR100466690B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16—Error detection or correction of the data by redundancy in hardware
    • G06F11/1666—Error detection or correction of the data by redundancy in hardware where the redundant component is memory or memory area
    • G06F11/167—Error detection by comparing the memory output
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16—Error detection or correction of the data by redundancy in hardware
    • G06F11/1666—Error detection or correction of the data by redundancy in hardware where the redundant component is memory or memory area
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/30—Means for acting in the event of power-supply failure or interruption, e.g. power-supply fluctuations
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/14—Error detection or correction of the data by redundancy in operation
    • G06F11/1402—Saving, restoring, recovering or retrying
    • G06F11/1446—Point-in-time backing up or restoration of persistent data
    • G06F11/1456—Hardware arrangements for backup
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16—Error detection or correction of the data by redundancy in hardware
    • G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
    • G06F11/2015—Redundant power supplies
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16—Error detection or correction of the data by redundancy in hardware
    • G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements

Abstract

캐시 제어기(310)를 통해서 캐시 메모리에 인가되는 Vcc 레벨을 감지하는 캐시 동적 랜덤 액세스 메모리(DRAM(200)) 시스템용 배터리 백업 반사 캐시 메모리 모듈(210) 그리고, 캐시 제어기의 인가된 Vcc가 미리 설정된 제한 레벨 아래로 떨어지면, 배터리 백업장치(400)가 캐시 메모리 어레이를 백업 배터리 Vcc 소스(220) 그리고 또한 백업 배터리 Vcc 소스(220)에 의해 전력 공급되는 백업 재생제어 발생기장치(230)에 스위치한다. 캐시 DRAM(200), 백업 배터리(220), 그리고 백업 재생 발생기는 캐시 메모리 내용을 보존하는 동안에 주와 캐시 제어기로부터 분리될 수 있는 단일 모듈(400)에 물리적으로 포함되어 있다. Vcc 전력이 동작하지 않을 때, 운영되고 있는 프로그램의 실행의 보존 및/또는 캐시 메모리 내용의 회복을 위해 백업 시스템은 운용 시스템에 설치되어 있다.

Description

모듈러 미러형 캐시 메모리 배터리 백업 시스템
본 발명은 컴퓨터 캐시 동적랜덤 액세스 메모리(DRAM)내의 데이터를 검색하고 저장하는 시스템에 관한 것이다. 더 상세하게, 본 발명은 배터리 백업 전원, 배터리 작동식 DRAM 재생 발생기, 1차 캐시 DRAM 그리고 판독 에러를 정정하는 1차 캐시 메모리 내용의 복사본(미러(mirror) 이미지)을 포함하고 있는 완전히 중복된(redundant) 2차 캐시 DRAM을 포함하고 있는 고신뢰도의 캐시 메모리 시스템이다. 미러형(mirrored) 캐시 메모리 배터리 백업 시스템은 배터리 백업공급을 사용함으로써 전력손실 또는 제어기 손실에 대한, 컴퓨터 캐시 메모리내의 데이터의 보유를 제공하는 전체 배터리 전원을 가진 착탈가능한 모듈로서 구성되어 있다.
컴퓨터 메모리 캐시는 자주 사용되는 데이터가 대응 중앙처리장치(CPU)에 의해 충분히 사용하도록 저장되어 있는 고속 메모리이다. 캐시 메모리는 비용에서의 매우 온당한 증가에 CPU의 실행에서의 상당한 증가를 이루기 위해 도입되었다. 그 캐시 메모리(또는 간단히 "캐시")는 CPU와 일반적으로 더 느린 주메모리 장치와 함께 작동하기 위해 설계된 고속도 저장장치이다. 캐시는 지시레벨에서의 프로그램에서 투명하기 때문에, 지시 세트 변화없이 그리고 기존 프로그램의 수정없이 컴퓨터 시스템 설계에 추가될 수 있다.
캐시 메모리는 주메모리(전용 또는 공용)에 CPU 액세스를 스피드업하는 독립 컴퓨터 시스템에 사용될 수 있고, 또는 메모리 액세스를 스피드업하는 예시된 컴퓨터 시스템내의 주처리기와 결합하는데 사용될 수 있다. 또한 주메모리는 하나 또는 다수의 저장기술을 사용한 하나 또는 다수의 저장 디바이스의 집합체일 수 있다. 그러나, 본 발명을 설명하기 위해 독립 컴퓨터 시스템 응용은 다른 컴퓨터 시스템에 대한 본 발명의 응용이 당기술을 실행하는 기술자에게는 분명하게 될 것이므로 사용될 수 있다.
컴퓨터 시스템내의 캐시 사용은 참조되는 저장 항목에 관한 두가지 관찰을 근거로 한다: 참조된 후 즉시, 참조된 저장 항목은 다시 참조되는 경향이 있고; 그리고 참조된 항목 근처에 저장된 항목은 또한 그후 바로 참조되는 경향이 있다는 것이다. 캐시는 고속 메모리 공간내의 주메모리의 세그먼트(라인 또는 페이지)를 CPU에 저장시킴으로써 자주 사용되는 데이터에 충분한 액세스를 제공한다.
CPU가 메모리를 요구할 때, CPU는 어드레스를 발생시켜서 바라는 항목을 찾아 캐시를 탐색한다. 그 항목이 캐시에서 발견된다면, "히트(hit)"가 생기고 항목은 CPU에 적용된다. 그 항목이 캐시에 없다면, "미스"가 생기고 어드레스는 주메모리에 넘겨진다. 참조된 항목을 포함하는 주메모리의 세그먼트가 되돌아올 때, 그 세그먼트의 복사본은 캐시에 저장된다. 활용할 수 있는 캐시저장 공간이 없다면, 캐시 제어기는 전형적으로 최근에 가장 적게 사용된(LRU) 세그먼트를 가장 최근의 참조된 세그먼트로 교체함으로써 필요한 공간을 제공한다.
캐시 메모리의 보통의 형태는 2진 데이터가 MOS 트랜지스터 게이트상의 전하로서 효과적으로 저장되는 MOS(절연산화막 반도체) 기술을 근거로 한다. 메모리 셀의 이런 형태는 낮은 전력 방산을 가지고 있고 쌍안정 플립 풀롭 메모리 셀에 상대적인 칩 영역을 보존하고 있다. N채널(NMOS) 디바이스에 대해서, 게이드상에 전기 용량적으로 저장된 충분하게 작은 양전하는 그 디바이스를 켜는 반면 그 전하를 제거하면 그 디바이스는 꺼질 것이다(비전도 상태). 그 on상태는 논리 1 또는 0중 하나로서 해석될 수 있다. 이들 셀은 NMOS 또는 PMOS중 하나, 구동 트랜지스터를 가진 전하 저장 캐패시터이다. 또한 그 메모리는 전하의 부재와 존재를 감지하고 게이트로부터 전하를 제거하거나 놓아두는 수단을 필요로 한다.
이 MOS 메모리 셀의 사용상 단점은 전기 용량적으로 저장된 전하가 갑자기 누설되어서 저장된 데이터를 잃어버린다는 것이다. 추가로, 상태가 판독될 때 저장된 전하는 방전되기 때문에 판독과정은 파과적(destructive)이다. 누설 때문에 그리고 파과적 판독 특성 때문에, 판독 후 셀의 전 상태를 복구하기 위한 수단이 제공된다. 그러므로, 재생 모드 또는 전원의 고장이 일어나지 않는다면, 메모리의 내용을 주기적으로 판독하고 데이터를 복구함으로써 저장된 데이터를 무기한으로 유지할 수 있는 "재생" 모드가 확립된다. 이 재생모드는 용어 "동적" 메모리 셀을 생기게 한다. 이런 단점에도 불구하고, 동적 메모리 셀의 어레이로부터 형성된 동적랜덤 액세스 메모리(DRAM)는 칩상에서 획득될 수 있는 고비트 팩킹 밀도 때문에 광범위하게 사용되는 것을 발견하게 된다.
고체상태 랜덤 액세스 메모리(RAM)가 휘발성이기 때문에, 즉 전력이 꺼졌을 때 그들의 메모리를 잃어버리기 때문에, 보통의 종래 기술 실행은 캐시 메모리 제어기로부터 전력을 캐시 메모리 셀 어레이에 교대로 제공하는 캐시 메모리 제어기에 배터리 백업 전력 공급을 제공한다. 이런 예방 대책 때문에 정전시에도 메모리가 그 기억을 유지하고 작용시킬 수 있다.
도 1은 캐시 메모리 시스템(20)을 포함하고 있는 종래의 컴퓨터 시스템(10)의 예를 도시하고 있다. 데이터와 제어신호는 메모리 시스템(20), CPU(110), 그리고 주메모리(120)를 서로 연결시키는 시스템 버스(115)에 의해 시스템(10)을 통해 분산된다. 캐시 메모리 시스템(20)은 데이터를 저장하는 캐시 DRAM(200), 캐시 DRAM(200)의 (캐시와 주메모리의 판독/기억 및 캐시 DRAM(200)의 재생과 같은) 작동모드를 제어하는 캐시 제어기(22) 그리고 캐시 제어기(22)에 전력을 공급하는 배터리 백업장치(23)를 포함한다. 추가 데이터와 제어통로(116)는 CPU(110)가 캐시 메모리 시스템(20)과의 직접 통신 채널을 허용하도록 제공될 수 있다.
도 2는 도 1의 캐시 메모리 시스템(20)에서 사용하기 적합한 캐시 DRAM(200)의 기본 구조를 도시하고 있다. 그 캐시 DRAM는 저장요소인 DRAM어레이(201) 주위에 조직화되어 있다. 인터페이스의 세트가 제공된다: 입력 데이터 어드레스를 디코딩하는 어드레스 버퍼 레지스터 및 어드레스 디코드(202), 판독 또는 기억작동모드를 선택하는 판독/기억(r/w) 제어기(203), 기억데이터를 수신하는 입력데이터 레지스터(204), 그리고 판독 데이터를 출력하는 출력 데이터 레지스터(205). 추가로, 재생 논리와 어드레스 카운터(206)가 같은 어드레스로 되돌아 기억하여, 내부 어드레스 카운터를 사용함으로써 DRAM 어레이(201)의 내용을 판독함으로써 DRAM 어레이(201)의 내용을 주기적으로 재생하는데 사용되어 DRAM 어레이(201)내의 모든 어드레스를 발생시킨다.
재생 논리제어는 입력라인(311)에서 캐시 제어기(22)(도 1)에 의해 제공된다. 또한, 입력라인(311)은 캐시 메모리시스템(20)(도 1)에 의해 요구되는 전력(Vcc)을 운반한다. 캐시 DRAM(200)에 대한 전력은 캐시제어기(22)(도 1)를 통해서 제공된다.
다시 도 1을 참조하면, 도 1의 캐시 제어기 장치에서 정전(Vcc)의 경우에, 배터리 장치(23)는 캐시 제어기와 캐시 DRAM 모두가 작동을 유지하도록 캐시 제어기(22) 옆에서 전환된다. 그러나, 도 1에서 도시되고 설명된 바와 같이, 종래 백업 방법은 재생 기능과 백업 배터리 전환작용이 제어기(22)에 의해 그리고 이를 이용하여 제어되기 때문에 캐시 제어기 고장의 경우에 캐시 메모리 보호를 제공하지 못한다.
그러므로, 일반적인 정전 또는 제어기 고장중 어느 하나의 경우에 배터리 백업 전력을 직접 메모리 어레이에 제공함으로써 그리고 분리 어셈블리 상의 DRAM 재생기능에 제공함으로써 캐시된 데이터를 가지고, 결함 제어기가 교체될 때까지 DRAM이 이것의 메모리를 계속해서 유지하거나 백업을 가진 DRAM 메모리 어레이가 작동하는 캐시 제어기를 가진 시스템에 옮겨질 수 있는 능력을 가진 메모리 시스템이 필요하다.
또한, 판독 에러가 종래 캐시 메모리에 발생하면, 판독 에러의 존재는 캐시 메모리 각 라인에 대한 패리티 비트에 의해 검출될 수 있다. 그러나, 단지 패리티 비트의 존재는 비트 에러의 홀수(1, 3,...) 검출을 허용하고 에러 정정에 대해서는 제공하지 않는다. 그러므로, 검출된다면, 미스가 있는 데이터가 주메모리에 액세스하여 대응 CPU에 의해 발생될 수 있는 어떤 중간 결과를 재계산함으로써 또는 주메모리에 액세스함으로써, 캐시 메모리 판독에러가 교체되는 것을 요구할 수 있다. 미스가 있는 데이터의 재구성은 시간을 많이 소비하고 이로 인해 컴퓨터 처리량이 감소한다.
정전, 캐시 제어기 고장, 및 캐시 메모리 판독 에러에 대비한 보호를 제공함으로써 전체적인 신뢰도를 증가시키기 위해, 본 발명은 일체적인 배터리 전원과 회복 논리 회로와, 각각의 어레이가 에러 검출에 대한 독립적인 패리티를 갖고 있고, 캐시 테이터를 한쪽의 어레이 안에 저장하고 또한 그 미러 이미지를 다른 쪽의 어레이 안에 저장한 이중 캐시 메모리 어레이를 구비한 착탈 가능한 캐시 모듈로서 구성되고 있는 배터리 백업 캐시 메모리 시스템을 제공하고 있다.
본 발명은 아래에 주어진 상세한 설명과 본 발명의 바람직한 실시예의 첨부도면에서 더 이해가 될 것이고, 이것은 특정 실시예에 제한되는 것이 아니고 보다 나은 설명과 이해를 준다.
도 1은 캐시 제어기, 캐시 DRAM, 그리고 배터리 백업장치를 포함하고 있는 캐시 메모리 시스템을 가진 전형적인 종래 컴퓨터 시스템의 블록도이다.
도 2는 재생제어를 포함하는 종래 캐시 DRAM의 블록도이다.
도 3은 미러형 캐시 메모리 배터리 백업 모듈을 사용하는 컴퓨터 시스템의 블록도이다.
도 4은 정전을 검출하고 미러형 캐시 메모리 백업 모듈을 작동하는 제어기를 도시하고 있다.
도 5은 미러형 캐시 메모리 백업 모듈의 바람직한 실시예의 작동에 사용되는 논리표이다.
도 6은 도 4에서 도시한 선택 실렉터(MUX)에 대한 논리도이다.
도 7은 캐시 메모리 백업 모듈을 작동시키는 방법을 도시한 흐름도이다.
도 8은 미러형 캐시를 작동시키는 방법을 도시한 흐름도이다.
간략히, 본 발명은 대응 캐시 메모리 제어기로부터 물리적으로 분리가능한 캐시 DRAM 배터리 백업 시스템을 제공하는 컴퓨터 시스템에 사용하기 위해 배터리 백업 미러형 캐시 메모리 모듈 어셈블리로 구성되어 있다. 모듈 어셈블리는 정상적으로 시스템 전원에 의해 전력 공급된다. 외부 소스에 의해 정상적으로 제공되는 재생 제어 신호는 캐시 메모리를 재생하는 재생신호의 한 세트를 발생시킨다. 모듈 어셈블리는
(1) 각각이 대응 CPU에 대해 같은 데이터를 캐시하고, 메모리내의 각 라인에 대한 패리티를 가지는 제1과 제2캐시 DRAM, 각 액세스에 대한 패리티를 계산하고 각 액세스된 라인에 대한 패리티를 계산하여 그 계산된 패리티 비트를 액세스된 라인의 저장된 패리티 비트와 비교함으로써 판독 에러를 검출하는 패리티 체크기, 그리고 공통 어드레스를 사용하여 동시에 어드레스로 끄집어 낼수 있는 각 DRAM;
(2) 두 개의 캐시 DRAM중 하나로부터 판독 요구출력을 선택하는 선택기로서, 그 선택된 캐시 DRAM는 올바른 패리티 비트를 가지고 있는 선택기; 그리고
(3) 두 개의 캐시 DRAM를 작동시키는 배터리 전원을 가진 배터리 백업 시스템, 그 배터리 전원에 의해 전력 공급되는 재생발생기, 그리고 시스템 전력이 소정된 레벨 아래로 떨어질 때 전력을 모듈 어셈블리에 제공하는 배터리 전원과 시스템 전력 공급장치 사이에서 선택하고 그 시스템 전원 출력 레벨을 모니터함으로써 재생 발생기를 캐시 메모리 어레이에 연결시키는 제어기를 포함하고 있다.
모듈 어셈블리는 캐시 메모리 내용 상실 없이 그 배터리 전원의 수명을 위해 주 컴퓨터 시스템으로부터 물리적으로 연결되지 않을 수 있다.
도 3은 종래 백업 시스템의 한계를 극복한 모듈 어셈블리 백업 시스템(400)을 가진 캐시 메모리 시스템(300)을 포함하고 있는 컴퓨터 시스템(100)의 블록도이다.
도 3은 시스템 버스(115)에 의해 상호연결된 컴퓨터 시스템 요소로서 CPU(110), 주메모리(120), 그리고 캐시 메모리 시스템(300)을 포함한 컴퓨터 시스템을 도시하고 있다. 캐시 메모리 시스템(300)과 CPU(110) 사이의 교류통신통로(116)는 캐시 메모리와 CPU 사이에 직통로를 제공하여서 시스템 버스(115)상의 교통량을 줄인다. 시스템 전원(130)은 작동 전력을 컴퓨터 시스템의 모든 작동요소에 인가한다.
캐시 메모리 시스템(300)은 캐시 제어기(310)와 모듈 어셈블리 백업 시스템(400)을 포함하고 있다. 모듈 백업시스템(400)은 도 1에 도시된 종래의 단일 캐시 DRAM 대신에 이중 캐시 어레이(200), 백업 제어기와 선택기(SEL)(210), 배터리 백업장치(220), 그리고 재생장치(230)를 포함하고 있다. 백업 제어기와 선택기(210)는 라인(311)상의 캐시 제어기(310)에 의해 공급되는 전력(Vcc)의 상태를 모니터한다. 또한 라인(311)은 도 2내의 캐시 DRAM 어레이(200)에 도시된 재생 논리와 어드레스 카운터(206)에 의해 요구되는 필요한 재생 제어 신호를 운반한다. 배터리장치(220)와 재생장치(230)의 출력은 캐시어레이(200)을 작동시키기 위해 필요한 배터리장치(220)에서 나온 백업전력(Vcc)와 재생장치(230)에서 나온 출력재생 제어신호를 운반하는 라인(401)에 의해 백업 제어기와 선택기(210)에 연결된다. 출력라인(402)은 양 캐시 DRAM(200)의 재생 논리와 어드레스 출력을 작동시키기 위한 백업 제어기와 선택기(210)에 의해 선택된 재생 제어 신호를 제공한다. 제어기와 선택기(210)에서 나온 출력라인(402)은 도 2의 재생 논리(206)를 작동하는데 필요한 전력을 제공한다.
배터리장치(220)는 제어기와 선택기(180)를 통해서 모듈 백업 시스템의 모든 작동 소자에 전력을 공급하는 예비 Vcc 소스이다.
도 3내의 재생장치(230)는 도 2에 도시된 재생 논리(206)의 요구에 맞는 한 세트의 제어신호를 발생시킨다. 재생 논리(206)는 어드레스 카운터를 포함하고 있기 때문에, 단지 시스템 클럭은 재생 논리(206)를 구동하는데 요구된다. 예를들어, 캐시 DRAM(200)은, 2개의 상(phase) 클럭(RAS와 CAS)이 칩을 작동시키는 캐시 제어기(310)(도 3)에 의해 공급되는 것이 단지 요구되는 어드레스 카운터와 칩상의 재생제어를 제공하는 인텔 21256 DRAM을 사용함으로써 구현될 수 있다.
도 4는 도 3의 제어기와 선택기(210)의 상세한 회로블록도이다.
도 3과 도 4를 참조하면, 캐시제어기(310)에서 나온 정상입력은 모듈 백업 시스템(400)내의 모든 작동소자에 분배하기 위한 Vcc, 캐시어레이(200)의 재생제어논리를 구동하는 재생 제어 신호, 그리고 캐시 데이터가 "더티(dirty)" 즉, 배타적으로 소유되지 않고 변경되었는지를 지시하는 캐시상태 라인을 공급하는 입력라인(311)상에서 제공된다.
라인(311)을 통해서 공급된 Vcc는 전류를 캐시 제어기로부터 다이오드(214)로 흐르게 하기 위해 도시된 바와 같이 연결된 다이오드(214)에 인가된다. 그 다이오드에서 나온 출력은 모듈 백업 어셈블리의 전력을 분배하기 위한 라인(215)에 연결된다. (전력의 분배는 당해 기술에 잘 알려져 있으므로 본 발명의 명백한 설명을 위해 생략되어 있다.) 또한 라인(215)는 백업 전력을 모듈 백업 어셈블리에 인가하는 분리 다이오드(222)를 통해서 배터리장치(220)의 Vcc 출력부에 연결된다. 입력라인(311)에 의해 캐시 제어기로부터 인가된 Vcc는 분리 다이오드(191)와 저항기(223)를 통하여 배터리(189)에 세류(trickle) 충전을 제공한다. 또한 입력(311)은 모듈 백업 어셈블리의 작동회로에 의해 요구되는 필요한 전류를 인가한다. 캐시 제어기의 공급된 Vcc가 배터리장치(220)에 의해 공급된 Vcc 레벨 아래로 떨어진다면, 다이오드(222) 역방향 바이어스되고 배터리장치(220)로부터 캐시 제어기 Vcc 소스를 분리(단절)하고, 배터리장치(220)내의 다이오드(222)는 낮은 저항통로를 전류가 인가된 배터리에 제공하기 위해 순방향 바이어스된다. 역으로, 캐시 제어기에 의해 인가된 전력레벨이 떨어진 후 정상으로 되돌아간다면, 캐시 제어기의 인가된 Vcc는 회복된다. 이런 방법으로, 제1캐시 제어기의 인가된 전력과 백업 배터리 전력 사이의 자연스러운 변이를 얻을 수 있다.
입력(311)의 Vcc라인은 또한 전압비교기(182)의 입력부에 적용되고 기준입력은 전압분배기 R1, R2의 한계 전압(VT) 출력부에 연결된다. 한계 전압은 Vcc에 대한 가장 낮은 수용가능한 레벨에서 선결정되고 Vcc가 그 레벨 아래로 떨어지면, 비교기(182)에서 나온 출력은 논리저레벨에 있다. 다르면, 전압비교기(182) 출력은 논리 고상태에 있다.
입력(311)의 캐시상태 라인은 캐시가 더티한지를 지시하는 2진 신호를 운반하고, 플립-플롭(213)에 저장되어 있다. 플립-플롭(213)의 출력상태는 비교기(212)의 출력과 함께 라인(215)의 2비트 2진 선택기 코드를 형성하고 MUX(211)의 선택 입력부에 적용된다. 캐시상태가 더티할 때, 플립-플롭(213)의 출력이 고논리레벨에 있다; 다르면, 저논리레벨에 있다.
MUX(211)은 재생제어 신호를 캐시어레이(200)에 전달하는 하나의 출력세트의 라인(402)과 0-3이 라벨된 네세트의 출력을 가지고 있다. 선택된 특정세트의 출력은 도 5의 논리표의 첫 번째 두 개의 세로칸에 도시된 바와 같이 2비트의 선택 코드의 상태에 의해 결정된다. 도 4와 도 5를 참조하면, 비교기(212)에서 나온 출력은 "msb" (최상위 비트)로 라벨되고, 반면에 플립/플롭(213)의 출력은 "lsb" (최하위 비트)로 라벨된다. 두 번째와 세 번째 세로칸은 물리적인 의미를 준다: 캐시 제어기의 인가된 Vcc가 비교기(182)에 입력된 한계 전압 VT 보다 클 때, msb는 낮고, 그렇지 않으면 높다. lsb 저상태는 캐시가 더티하지 않다는 것을 지시하고, 반면 고상태는 캐시가 더티하다는 것을 의미한다. 다섯 번째와 여섯 번째 세로칸은 입력라인의 세트가 출력시키기 위해 선택되었다는 것을 지시한다. 그러므로, msb/lsb 입력(0, 0)에 대해서, 캐시 데이터가 변경되지 않았기 때문에 인가되는 재생 제어 신호는 없고 그러므로 주메모리에 재저장될 수 있다. 입력(0, 1)에 대해서, 재생장치(230) 출력 재생 제어 신호세트는 선택된다. msb=1 (높음) 일때마다, 캐시 제어기(310)는 Vcc, 재생 제어 신호 세트를 공급하고, 또한 on/off 제어에 연결된 제어라인(192)에 의해서 DC/DC 변환기(221) 작동을 없어지게 한다.
다시 도 4를 참조하면, 배터리장치(220)는 약 2.4볼트의 출력전압 VB를 만드는 단일의 셀 니켈-카드뮴(nicad) 배터리인 배터리 전원(224)을 포함하고 있다. 배터리(224)는 백업 출력전압, Vcc를 만드는 DC 대 DC 전압 변환기(221)를 구동하는데 필요한 전력을 제공한다. DRAM 어레이를 작동하기 위한 전형적인 Vcc 값은 5.0±0.5 볼트이다. 그러므로 DC/DC 변환기(221)는 입력라인(161)상의 캐시 제어기(310)에 의해 인가된 Vcc 레벨이 DC/DC 변환기(211)에 의해 인가된 Vcc 전압레벨 아래로 떨어질 때, 다이오드(222)를 통한 백업전력을 공급한다. 그러므로 DC/DC 변환기(221)에서 나온 공칭 Vcc 출력레벨은 입력라인(311)에서 인가된 공칭 Vcc 레벨 보다 낮게 설정되어야 한다.
도6은 lsb와 msb 입력라인(215), 인버터(I1, I2), 두 개의 입력 AND 게이트(A1,A2), 및 한 세트의 입력라인-캐시 제어기 재생라인, 재생유닛(230) 재생라인, 캐시 제어기의 인가된 Vcc가 한계전압(Vt) 아래에 있고 캐시 내용이 더티하지 않을 때 한 세트의 재생 제어 신호를 공급하는 것을 막는 저논리레벨 라인-을 선택하기 위한 AND 게이트(A3,A4,A5)를 포함하는 MUX(211)의 선택적 구현을 나타내는 논리도이다. 후자의 선택은, 넌-더티(non-dirty) 상태란 캐시 내용이 변경되지 않았으므로 주 메모리로부터 복구가능하다는 것을 의미하기 때문에, 캐시메모리 내용을 상실하게 하는 옵션이다. 이 옵션이 실행되지 않는다면, 선택기(mux)(211) 실행은 저논리레벨라인(I1, A1, 그리고 A5)의 세트를 선택하는 것과 관련된 논리소자를 제거함으로써 더 간략화될 수 있다. OR게이트(OR1)는 출력라인(402)을 출력시키는 A3, A4 또는 A5중 하나로부터 라인의 작동세트를 선택한다.
도 7은 도 4의 캐시 메모리 백업장치가 작용하는 방법(세이브 캐시(500))을 요약한 흐름도이다. 스텝(505)은 캐시제어기의 인가된 Vcc가 한계전압 VT 보다 적은지를 체크한다. 그렇다면 스텝(510)으로 진행한다. 그렇지 않다면, 캐시는 Vcc < VT 일때까지 작동을 계속한다. 스펩(510)은 배터리가 더티상태에 있는지를 체크하고 그러면 백업 배터리는 Vcc를 캐시백업 모듈에 인가하기 위해 스텝(530)에서 내부 전환되고 캐시 내용을 보존하는 요구된 재생 제어 신호가 재생신호 발생장치에 의해 캐시 어레이에 인가되는 스텝(535)으로 진행한다. 캐시가 더티하지 않다면, 스텝(515)은 요구된 재생 제어 신호를 캐시 DRAM에 인가하지 않거나 백업 Vcc 전력을 캐시어레이에 인가하지 않으므로써 재생 제어 신호를 억제한다. 스텝(520)은 스텝(525)에서 정상 전력의 반환을 위해서 캐시 제어기의 인가된 Vcc를 모니터하고, 회복되었을 때, 전력과 재생제어 신호는 캐시제어기에 의해 다시 제공된다. 그 방법은 다른 Vcc의 고장을 기다리는 스텝(505)으로 되돌아간다.
도 3을 참조하면, 또한 캐시 메모리 백업 모듈(400)은 위에서 설명된 바와 같은 정상 작업 조건하에 캐시 제어기(310)의 제어하에 평행하게 작동하는 한쌍의 "미러형(mirrored)" DRAM 캐시어레이(200)을 포함하고 있다. 주메모리(120)에 액세스는 시스템 버스(115)에 의해 제공된다. CPU(110)에 의해 양 캐시 어레이(200)에서의 제1액세스는 캐시 선택기(280)를 통해 캐시버스(116)에 의해 제공된다. 시스템 버스(115)로부터 또는 버스(116)를 지나 CPU로부터 나온 데이터가 캐시 메모리 시스템(300)에 기억될 때, 패리티 비트는 발생되고, 그 데이터와 함께 캐시 선택기(230)를 통해서 같은 어드레스에의 각각의 캐시 어레이(200)에 저장된다. 데이터가 캐시 메모리로부터 판독될 때, 양 캐시 어레이(200)은 동시에 같은 어드레스를 사용하여 판독되고 그 결과는 대응 저장 패리티 비트를 가진 각각의 캐시 어레이로부터 데이터의 패리티를 체크하는 캐시 선택기(230)에 주어진다. 양 캐시 어레이 출력 데이터가 올바른 패리티를 보여주면, 쌍의 캐시 어레이(200)중 하나의 출력 데이터는 캐시 선택기(280)에 의해 출력하기 위해 선택된다. 단지 하나의 캐시 어레이 출력 데이터가 올바른 패리티를 가지고 있다면, 그 출력은 출력하기 위해 캐시 선택기(280)에 의해 선택된다. 어떤 캐시 어레이 패리티도 옳지 않다면, 시스템 에러 표시가 설정된다. 캐시 제어기(310)는 판독 액세스가 CPU 또는 판독 백 요구에서 주메모리(120)까지의 판독 요구인지를 근거로 하여, 캐시 선택(280)의 출력이 버스(116) 또는 시스템 버스(115)로 가는지를 선택한다. 양 패리티 체크가 옳을 때 캐시 어레이(200) 출력이 사용되어야 한다는 것을 선택하는 가장 간단한 방법은 패리티 에러가 검출되지 않았을 때 데이터가 선택되는 제1캐시 어레이로서 캐시 어레이들 중 하나를 지시함으로써이다. 선택적으로, 그 방법은 쌍의 캐시 어레이중 하나를 무작위로 선택하거나 회전함으로써 행해질 수 있다.
단일 패리티 에러가 검출된다면, 캐시 제어기(310)는 원래 데이터에 액세스하는데 사용되는 같은 어드레스에서 옳은 패리티를 가진 캐시 어레이의 출력 데이터를 다른 캐시 어레이에 기입하게 한다. 이 방법에서, 쌍의 (미러형) 캐시어레이는 캐시 메모리의 보전을 유지하는 증가된 신뢰도를 제공한다.
도 8은 패리티에러에 대해 정정하는 도 3의 미러형 캐시 메모리 시스템(300)을 사용하기 위해 위에서 설명된 방법(미러형 캐시 동작(600))의 흐름도이다. 그 방법은 캐시 시스템 메모리 액세스를 기다리는 스텝(601)에서 시작한다. 액세스가 개시될 때, 스텝(602)은 판독 또는 기억 액세스 요구가 있는지를 결정한다. 기억 요구가 있다면, 그 방법은 패리티 비트가 데이터 비트를 배타적 논리합함으로써 그 데이터로부터 계산되는 스텝(503)으로 간다. 스텝(604)에서, 그 패리티 비트는 양 캐시 어레이(뱅크)내의 지시된 어드레스에 그 데이터와 함께 저장되고 그 방법은 스텝(601)으로 되돌아간다. 액세스가 스텝(602)에서 판독 요구되게 결정된다면, 스텝(605)는 양 캐시 뱅크를 판독한다. 스텝(606)은 각 뱅크의 출력 데이터의 패리티를 계산하여 그 데이터가 원래 저장되어 있을 때 계산되어진 저장된 패리티 비트와 그 계산된 패리티를 비교함으로써 패리티 에러에 대한 각 뱅크의 출력을 체크한다. 패리티 에러가 어떠한 뱅크 출력에 대해서도 검출되지 않는다면, 스텝(607)은 출력하기 위한 데이터가 제1뱅크로서 지시된 뱅크로부터 선택되는 스텝(608)으로 진행을 옮기고 그 방법은 스텝(501)으로 되돌아간다. 반대로 스텝(604)은 다른 (미러형) 뱅크의 출력이 선택되는 스텝(609)으로 진행을 옮긴다. 스텝(609)에서, 미러드 뱅크에서 나온 출력 데이터는 패리티 에러를 위해 체크된다. 미러드 뱅크 데이터에 대한 계산된 패리티가 옳다면, 진행은 스텝(610)에서, 스텝(611)으로 이동한다. 스텝(611)은 미러드 뱅크 출력 데이터를 출력하고, 그 미러드 뱅크에서 나온 출력된 데이터를 복사함으로써 제1뱅크를 정정하고, 그리고 스텝(601)로 되돌아간다. 반대로, 스텝(612)은 더블 패리티 에러 결점을 기록하고 스텝(601)으로 되돌아간다. 주 작동 시스템은 캐시된 데이터의 상태(소유, 공유, 더티, 등등)에 따라, 더블 패리티 데이터 에러를 조정하는 방법을 결정한다.
백업 시스템의 중요한 옵션 특징은 도 3의 물리적으로 착탈가능한 모듈(400)이라는 것을 주의하여야 한다. 캐시 제어기와 주 컴퓨터 시스템으로부터 물리적으로 분리할 수 있게 됨으로써, 배터리 백업 모듈(400)은 실패한 물리적 환경에서 제거될 수 있고 작동 캐시 제어기를 가진 다른 시스템에 "플러그"될 수 있다. 이것은 어떤 캐시제어기 고장 발생시 주 메모리를 갱신하고/갱신하거나 프로그램 실행을 다시 시작하는 새로운 주시스템에 의해 캐시의 내용은 액세스될 수 있다. 공업 표준 단일 인라인(in-line)의 메모리 모듈(SIMM)형 물리적 구성이 적합하다.
당해 분야의 기술자들은 이해할 수 있는 바와 같이, 상기된 장치와 방법에서의 많은 변화는 다음의 청구범위에 기재된 본 발명의 사상과 범위를 벗어나지 않고 당업자에 의해 행해질 수 있음을 당업자는 이해할 것이다.

Claims (16)

  1. 컴퓨터 시스템에서 사용하기 위한 모듈러 배터리 백업을 포함하는 미러형 캐시 메모리 시스템에 있어서,
    상기 미러형 캐시 메모리 시스템은 통상적으로 상기 미러형 캐시 메모리 시스템에 재생 신호들을 제공하는 컴퓨터 시스템 캐시 제어기에 의해 제어되고 컴퓨터 시스템 전원에 의해 전력이 공급되며, 상기 모듈러 배터리 백업은 상기 컴퓨터 시스템 캐시 제어기가 작동하지 않을 경우 상기 미러형 캐시 메모리 시스템에 전력 및 재생 신호들을 제공하는, 상기 미러형 캐시 메모리 시스템으로서,
    (a) 저장된 데이터의 복사본을 각각의 DRAM 뱅크에 저장하고 판독 에러 수정을 위한 중복된 백업 메모리를 제공하기 위해, 공통 어드레스에 의해 어드레스 가능한 제1과 제2 DRAM 뱅크를 포함하는 미러형 캐시 메모리로서, 각각의 DRAM 뱅크는 상기 재생 신호들의 세트를 수용하는 재생 입력을 가지고 있고, 뱅크 선택기는 제1 및 제2 DRAM 뱅크로의/로부터의 데이터 액세스를 선택하는 컴퓨터 시스템 캐시 제어기에 의해 제어되는, 상기 미러형 캐시 메모리와;
    (b) 배터리 전원과;
    (c) 상기 미러형 캐시 메모리를 재생하는 재생 신호들의 세트를 발생시키는 재생 발생기; 및
    (d) 상기 컴퓨터 시스템 캐시 제어기가 작동하지 않는 것을 감지하고, 상기 컴퓨터 시스템 전원이 상기 미러형 캐시 메모리에 전력을 공급하는 것을 디스에이블하고; 그렇지 않으면, 상기 미러형 캐시 메모리에 전력을 공급하도록 상기 배터리 전원을 인에이블하고, 또한 상기 컴퓨터 시스템 캐시 제어기가 작동하지 않을 때, 상기 캐시 제어기에 의해 상기 제 1 및 제 2 DRAM 뱅크 재생 신호 입력으로 공급된 재생 신호들을 단절시키고, 상기 재생 발생기로부터의 재생 신호들의 세트를 상기 제 1 및 제 2 DRAM 뱅크 재생 신호 입력으로 접속시키는, 백업 시스템 제어기를 포함하는 미러형 캐시 메모리 시스템.
  2. 제1항에 있어서, 상기 제1 및 제2 DRAM 뱅크는 각각의 DRAM 뱅크를 재생하는 재생 논리를 각각 포함하는, 미러형 캐시 메모리 시스템.
  3. 제1항에 있어서, 기록 패리티 비트는 각각의 데이터 기록 액세스에 대해서 저장되며, 상기 뱅크 선택기는 판독 액세스에 응답하여 상기 제1 및 제2 DRAM 뱅크의 출력 데이터로부터 판독 패리티 비트를 계산하고, 상기 판독 패리티 비트와 상기 기록 패리티 비트가 일치하지 않을 때 패리티 에러를 결정하기 위해 액세스된 데이터와 함께 저장된 기록 패리티 비트를 비교하고, 데이터를 출력하기 위해, 판독 패리티 비트가 상기 저장된 기록 패리티 비트와 일치하는 DRAM 뱅크를 선택하는, 미러형 캐시 메모리 시스템.
  4. 제3항에 있어서, 상기 DRAM 뱅크들 중 하나만이 패리티 에러를 발생한 경우, 패리티 에러가 없는 DRAM 뱅크로부터의 패리티 비트와 출력 데이터를 다른 DRAM 뱅크에 기록함으로써, DRAM 뱅크 패리티 에러가 정정되는, 미러형 캐시 메모리 시스템.
  5. 제3항에 있어서, 양쪽의 DRAM 뱅크들이 패리티 에러를 발생하는 경우, 캐시 메모리 결함 플래그가 상기 캐시 선택기에 의해 발생되는, 미러형 캐시 메모리 시스템.
  6. 컴퓨터 시스템에서 사용하기 위한 미러형 캐시 동적 랜덤 액세스 메모리(DRAM)를 포함하는 모듈러 배터리 백업 캐시 메모리 시스템에 있어서,
    외부 캐시 제어기에 의해 제어되고 재생 신호들을 수신하고 상기 컴퓨터 시스템으로부터 동작용 전력이 공급되며, 통합 모듈로서 구성되는, 상기 모듈러 배터리 백업 캐시 메모리 시스템으로서,
    (a) 제 1 및 제 2 캐시 DRAM을 포함하는 미러형 캐시 DRAM으로서, 각각의 캐시 DRAM은 동적 메모리 셀들의 어레이, 및 상기 캐시 DRAM 컨탠츠를 재생하기 위해 재생 제어 신호들의 세트를 수용하기 위한 재생 입력을 구비한 재생 회로를 포함하는, 상기 미러형 캐시 DRAM과;
    (b) 상기 캐시 메모리를 동작시키는 전력을 제공하는 배터리 전원과;
    (c) 상기 모듈러 배터리 백업 캐시 메모리 시스템이 상기 컴퓨터 시스템으로부터 단절되는 경우 상기 미러형 캐시 DRAM을 재생하고 이에 의해 상기 미러형 DRAM의 콘텐츠를 보존하는 재생 제어 신호들의 세트를 발생하는 재생 발생기; 및
    (d) 상기 시스템 전원이 적당한 출력 전압 레벨에서 동작하고 있을 때 상기 캐시 DRAM에 전력을 공급하기 위해 시스템 전원을 선택하고, 그렇지 않으면 상기 배터리 전원 출력을 선택하고, 상기 시스템 전원이 특정 출력 전압 레벨을 공급하고 있는 경우, 상기 제1 및 제2 재생입력을 상기 캐시 제어기의 재생 제어 신호 출력에 접속하고, 상기 시스템 전원 상기 특정 출력 전압 레벨을 공급하고 있지 않을 때 상기 제1 및 제2 캐시 DRAM 재생 입력을 재생 제어 신호들의 세트에 접속시키는, 백업 시스템 제어기를 포함하는 모듈 배터리 백업 캐시 시스템.
  7. 제6항에 있어서, 상기 컴퓨터 시스템 전원으로부터 상기 배터리 전원을 충전하는 세류(trickle) 충전 회로를 더 포함하는, 모듈러 배터리 백업 캐시 시스템.
  8. 제6항에 있어서,
    (a) 각각의 캐시 DRAM 콘텐츠가 더티(dirty)한가를 지시하는 캐시 상태 신호를 상기 캐시 제어기로부터 수용하는 입력; 및
    (b) 상기 캐시 상태 신호가 각각의 캐시 DRAM 콘텍츠가 더티하지 않고 또한 상기 시스템 전원이 상기 특정 출력 전압 레벨을 공급하고 있지 않음을 나타낼 때, 상기 재생 발생기가 재생 신호들의 세트를 각각의 캐시 DRAM에 인가하는 것을 저지하는 것을 더 포함하는 모듈러 배터리 백업 캐시 시스템.
  9. 제6항에 있어서, 상기 모듈은 SIMM(single in-line memory module)인 것인, 모듈러 배터리 백업 캐시 시스템.
  10. 제6항에 있어서, 상기 제1 및 제2 DRAM 뱅크는 양쪽의 DRAM 뱅크들을 재생하는 재생 논리를 포함하는, 모듈러 배터리 백업 캐시 시스템.
  11. 제6항에 있어서, 기록 패리티 비트는 각각의 데이터 기록 액세스를 위해 저장되며, 상기 뱅크 선택기는 판독 액세스에 응답하여 상기 제1 및 제2 DRAM 뱅크의 상기 출력 데이터로부터 판독 패리티 비트를 계산하고, 상기 판독 패러티 비트와 상기 기록 패리티 비트가 일치하지 않을 때 패리티 에러를 결정하기 위해 상기 액세스된 데이터와 함께 저장된 기록 패리티 비트와 상기 판독 패리티 비트를 비교하고, 데이터를 출력하기 위해, 판독 패리티 비트가 상기 저장된 기록 패리티 비트와 일치하는 DRAM 뱅크를 선택하는, 모듈러 배터리 백업 캐시 시스템.
  12. 제11항에 있어서, DRAM 뱅크들 중 하나만이 패리티 에러를 발생할 때, 패리티 에러가 없는 DRAM 뱅크로부터의 패리티 비트와 출력 데이터를 다른 DRAM 뱅크에 기록함으로써, DRAM 뱅크 패리티 에러가 정정되는, 모듈러 배터리 백업 캐시 시스템.
  13. 제11항에 있어서, 양쪽의 DRAM 뱅크들이 패리티 에러를 발생할 때 캐시 메모리 결함 플래그가 상기 캐시 선택기에 의해 발생되는, 모듈러 배터리 백업 캐시 시스템.
  14. 컴퓨터 시스템에 사용하기 위한 캐시 메모리 시스템에 있어서,
    외부 캐시 제어기에 의해 제어되고, 재생 신호들을 수신하고, 상기 컴퓨터 시스템으로부터 동작 전력을 공급받는, 상기 캐시 메모리 시스템으로서,
    상기 컴퓨터 시스템으로부터 착탈가능하며, 상기 외부 캐시 제어기 및 컴퓨터 시스템의 개입 없이 상기 캐시 메모리 시스템의 콘텐츠를 유지하도록 동작하는 통합 모듈를 포함하고.
    상기 통합 모듈은,
    (a)상기 캐시 메모리 시스템에 저장된 모든 데이터의 복사본을 저장하는 공통으로 어드레스 가능한 DRAM의 제 1 및 제 2 뱅크를 포함하는 미러형 캐시 메모리로서, 각각의 뱅크는 재생 신호들의 세트를 수용하기 위한 재생 입력을 구비한, 상기 미러형 캐시 메모리와,
    (b)배터리 전원과,
    (c)상기 제 1 및 제 2 DRAM 뱅크들을 재생하기 위한 재생 신호들의 세트를 발생하기 위한 재생 발생기, 및
    (d)외부 캐시 제어기가 작동하지 않는 것을 감지하고, 상기 제 1 및 제 2 DRAM 뱅크들에 전력을 공급하도록 상기 배터리 전원을 인에이블하고, 상기 재생 발생기로부터 각각의 뱅크에 대한 재생 입력에 재생 신호들의 세트를 공급하고, 이에 의해 상기 제 1 및 제 2 DRAM 뱅크들의 콘텐츠를 유지하는 백업 시스템 제어기를 포함하는, 캐시 메모리 시스템.
  15. 제14항에 있어서, 상기 캐시 메모리 시스템에 전력을 공급하기 위한 컴퓨터 시스템으로부터 수신된 전력의 전압 레벨에 기초하여 상기 외부 캐시 제어기가 동작하지 않는다는 것이 결정되는, 캐시 메모리 시스템.
  16. 제14항에 있어서, 상기 통합 모듈은 SIMM인 것인, 캐시 메모리 시스템.
KR1019970707969A 1996-03-08 1997-03-07 모듈러미러형캐시메모리배터리백업시스템 KR100466690B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US08/613,080 1996-03-08
US8/613,080 1996-03-08
US08/613,080 US5784548A (en) 1996-03-08 1996-03-08 Modular mirrored cache memory battery backup system

Publications (2)

Publication Number Publication Date
KR19990008439A KR19990008439A (ko) 1999-01-25
KR100466690B1 true KR100466690B1 (ko) 2005-06-17

Family

ID=24455789

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970707969A KR100466690B1 (ko) 1996-03-08 1997-03-07 모듈러미러형캐시메모리배터리백업시스템

Country Status (9)

Country Link
US (1) US5784548A (ko)
EP (1) EP0826178A4 (ko)
JP (1) JPH11505649A (ko)
KR (1) KR100466690B1 (ko)
AU (1) AU726080B2 (ko)
BR (1) BR9702112A (ko)
CA (1) CA2220340A1 (ko)
TW (1) TW343298B (ko)
WO (1) WO1997033229A1 (ko)

Families Citing this family (86)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3277452B2 (ja) * 1996-06-11 2002-04-22 ソニー株式会社 メモリバックアップ装置、メモリバックアップ方法、および、音声・映像データ記録・再生装置
US5813029A (en) 1996-07-09 1998-09-22 Micron Electronics, Inc. Upgradeable cache circuit using high speed multiplexer
US6347365B1 (en) * 1996-08-23 2002-02-12 Emc Corporation Data storage system having a[n] memory responsive to clock pulses produced on a bus and clock pulses produced by an internal clock
US6567903B1 (en) 1996-08-23 2003-05-20 Emc Corporation Data storage system having master/slave addressable memories
DE69727127T2 (de) * 1996-11-04 2004-11-25 Koninklijke Philips Electronics N.V. Verarbeitungsgerät zum lesen von befehlen aus einem speicher
US6026471A (en) * 1996-11-19 2000-02-15 International Business Machines Corporation Anticipating cache memory loader and method
US6119197A (en) * 1997-10-31 2000-09-12 Micron Technology, Inc. Method for providing and operating upgradeable cache circuitry
US6493798B2 (en) 1998-09-21 2002-12-10 Micron Technology, Inc. Upgradeable cache circuit using high speed multiplexer
US6408417B1 (en) * 1999-08-17 2002-06-18 Sun Microsystems, Inc. Method and apparatus for correcting soft errors in digital data
US6708294B1 (en) * 1999-09-08 2004-03-16 Fujitsu Limited Cache memory apparatus and computer readable recording medium on which a program for controlling a cache memory is recorded
US6574709B1 (en) * 1999-09-30 2003-06-03 International Business Machine Corporation System, apparatus, and method providing cache data mirroring to a data storage system
US6091658A (en) * 1999-11-01 2000-07-18 Ford Global Technologies, Inc. Nonvolatile memory implementation for electronic devices
CA2403261A1 (en) * 2000-03-22 2001-09-27 Robert Bradshaw Method and apparatus for automatically deploying data in a computer network
AU2001250942A1 (en) * 2000-03-22 2001-10-03 Interwoven, Inc. Method of and apparatus for recovery of in-progress changes made in a software application
US7657887B2 (en) 2000-05-17 2010-02-02 Interwoven, Inc. System for transactionally deploying content across multiple machines
US6438647B1 (en) 2000-06-23 2002-08-20 International Business Machines Corporation Method and apparatus for providing battery-backed immediate write back cache for an array of disk drives in a computer system
US6557077B1 (en) 2000-07-07 2003-04-29 Lsi Logic Corporation Transportable memory apparatus and associated methods of initializing a computer system having the same
US6766429B1 (en) * 2000-08-31 2004-07-20 International Business Machines Corporation Low cost and high RAS mirrored memory
US6775791B2 (en) * 2001-01-26 2004-08-10 Dell Products L.P. Replaceable memory modules with parity-based data recovery
US20050160088A1 (en) * 2001-05-17 2005-07-21 Todd Scallan System and method for metadata-based distribution of content
US6671786B2 (en) * 2001-06-07 2003-12-30 Microsoft Corporation System and method for mirroring memory with restricted access to main physical mirrored memory
US7613806B2 (en) * 2001-06-28 2009-11-03 Emc Corporation System and method for managing replication sets of data distributed over one or more computer systems
DE10297001B4 (de) * 2001-06-28 2015-07-23 Emc Corp. Informations-Reproduktionssystem mit verbesserter Fehlererkennung und Rekonstruktion
US6978282B1 (en) 2001-09-04 2005-12-20 Emc Corporation Information replication system having automated replication storage
US20030131277A1 (en) * 2002-01-09 2003-07-10 Taylor Richard D. Soft error recovery in microprocessor cache memories
US7062611B2 (en) * 2002-02-07 2006-06-13 Sun Microsystems, Inc. Dirty data protection for cache memories
US7203886B2 (en) * 2002-03-27 2007-04-10 Intel Corporation Detecting and correcting corrupted memory cells in a memory
US7143298B2 (en) * 2002-04-18 2006-11-28 Ge Fanuc Automation North America, Inc. Methods and apparatus for backing up a memory device
US20040006717A1 (en) * 2002-07-08 2004-01-08 Gunter Plappert Data preservation
US20040006718A1 (en) * 2002-07-08 2004-01-08 Gunter Plappert Data preservation
US20040030850A1 (en) * 2002-08-07 2004-02-12 Gunter Plappert Data preservation
AU2003250431A1 (en) * 2002-08-28 2004-03-19 Koninklijke Philips Electronics N.V. Method for reducing power consumption in a state retaining circuit, state retaining circuit and electronic device
US9173836B2 (en) * 2003-01-02 2015-11-03 FemmeParma Holding Company, Inc. Pharmaceutical preparations for treatments of diseases and disorders of the breast
US6965979B2 (en) 2003-01-29 2005-11-15 Pillar Data Systems, Inc. Methods and systems of host caching
US7836339B2 (en) * 2003-03-31 2010-11-16 Intel Corporation Computer memory power backup
DE10338679A1 (de) * 2003-08-22 2004-12-09 Infineon Technologies Ag Verfahren zum Speichern von zu speichernden Daten und transportable Speichervorrichtung zur Durchführung des Verfahrens
KR100719380B1 (ko) * 2006-03-31 2007-05-18 삼성전자주식회사 향상된 신뢰성 특성을 갖는 다치 플래시 메모리 장치 및그것을 포함한 메모리 시스템
US7881133B2 (en) * 2003-11-11 2011-02-01 Samsung Electronics Co., Ltd. Method of managing a flash memory and the flash memory
US7107411B2 (en) * 2003-12-16 2006-09-12 International Business Machines Corporation Apparatus method and system for fault tolerant virtual memory management
JP2005228254A (ja) * 2004-02-16 2005-08-25 Hitachi Ltd 記憶装置
US7337277B2 (en) * 2004-11-18 2008-02-26 International Business Machines Corporation Apparatus, system, and method for flushing cache data
US20060200656A1 (en) * 2005-03-03 2006-09-07 Cardinell Charles S Apparatus and method to capture data from an embedded device
US7254686B2 (en) * 2005-03-31 2007-08-07 International Business Machines Corporation Switching between mirrored and non-mirrored volumes
US20060259701A1 (en) * 2005-05-16 2006-11-16 Texas Instruments Incorporated Providing cache status information across multiple cache levels
US7739453B2 (en) * 2005-05-16 2010-06-15 Texas Instruments Incorporated Providing information associated with a cache
US7603521B2 (en) * 2005-05-16 2009-10-13 Texas Instruments Incorporated Prioritizing caches having a common cache level
US7991959B2 (en) * 2005-05-16 2011-08-02 Texas Instruments Incorporated Visualizing contents and states of hierarchical storage systems
US20060259696A1 (en) * 2005-05-16 2006-11-16 Texas Instruments Incorporated Determining differences between cached copies of an address
US7779206B2 (en) * 2005-05-16 2010-08-17 Texas Instruments Incorporated Cache inspection with inspection bypass feature
US7500115B2 (en) * 2005-06-03 2009-03-03 Dell Products L.P. Information handling system including a memory device capable of being powered by a battery
EP1744245A1 (en) * 2005-07-12 2007-01-17 Saab Ab Apparatus, method and computer program for correction of multiple bit errors
KR100759700B1 (ko) * 2005-08-03 2007-09-17 조창국 플래시메모리카드의 미러인터페이스 방법
US20070044003A1 (en) * 2005-08-04 2007-02-22 Jack Doweck Method and apparatus of detecting and correcting soft error
US20070101186A1 (en) * 2005-11-02 2007-05-03 Inventec Corporation Computer platform cache data remote backup processing method and system
JP4303719B2 (ja) * 2005-12-08 2009-07-29 Ｎｅｃエレクトロニクス株式会社 半導体集積回路およびその制御方法
CN100426246C (zh) * 2005-12-28 2008-10-15 英业达股份有限公司 存储系统的高速缓存的数据的保护方法
US20070233961A1 (en) * 2006-03-31 2007-10-04 Banning John P Multi-portioned instruction memory
US7747896B1 (en) * 2006-06-30 2010-06-29 Guillermo Rozas Dual ported replicated data cache
US20080162807A1 (en) * 2006-12-29 2008-07-03 Rothman Michael A Method and apparatus for redundant memory arrays
US7769951B2 (en) * 2007-04-10 2010-08-03 Yahoo! Inc. Intelligent caching of user data for real time communications
CN100464290C (zh) * 2007-09-10 2009-02-25 杭州华三通信技术有限公司 缓存管理系统
WO2009044480A1 (ja) * 2007-10-05 2009-04-09 Fujitsu Limited 情報処理装置、記憶部制御装置、記憶部制御方法
US8001419B2 (en) * 2007-11-13 2011-08-16 Rockwell Automation Technologies, Inc. Energy storage module
CN101446926B (zh) * 2008-11-10 2011-06-01 成都市华为赛门铁克科技有限公司 一种高速缓冲存储器掉电数据保存方法、设备和系统
JP4819116B2 (ja) * 2008-12-19 2011-11-24 富士通株式会社 制御装置、ストレージ装置および制御方法
CN101856912B (zh) * 2009-04-01 2013-05-22 精工爱普生株式会社 存储装置和包括能够与主机电路电连接的存储装置的系统
JP5663843B2 (ja) * 2009-04-01 2015-02-04 セイコーエプソン株式会社 記憶装置、基板、液体容器、不揮発性のデータ記憶部の制御方法、ホスト回路と着脱可能な記憶装置を含むシステム
JP2011065565A (ja) * 2009-09-18 2011-03-31 Toshiba Corp キャッシュシステム及びマルチプロセッサシステム
WO2012111069A1 (ja) * 2011-02-14 2012-08-23 三菱電機株式会社 プログラマブルコントローラ
US9141505B1 (en) * 2012-09-27 2015-09-22 Emc Corporation Adaptive failure survivability in a storage system using save time and data transfer after power loss
US9298398B2 (en) 2013-04-16 2016-03-29 International Business Machines Corporation Fine-grained control of data placement
US9104597B2 (en) 2013-04-16 2015-08-11 International Business Machines Corporation Destaging cache data using a distributed freezer
US9298617B2 (en) * 2013-04-16 2016-03-29 International Business Machines Corporation Parallel destaging with replicated cache pinning
US9329938B2 (en) 2013-04-16 2016-05-03 International Business Machines Corporation Essential metadata replication
US9104332B2 (en) 2013-04-16 2015-08-11 International Business Machines Corporation Managing metadata and data for a logical volume in a distributed and declustered system
US9423981B2 (en) 2013-04-16 2016-08-23 International Business Machines Corporation Logical region allocation with immediate availability
US9619404B2 (en) 2013-04-16 2017-04-11 International Business Machines Corporation Backup cache with immediate availability
US9880928B1 (en) * 2014-09-26 2018-01-30 EMC IP Holding Company LLC Storing compressed and uncompressed data in blocks having different allocation unit sizes
US10157129B2 (en) 2014-12-17 2018-12-18 International Business Machines Corporation Mirroring a cache having a modified cache state
US9870013B2 (en) 2015-02-13 2018-01-16 Rockwell Automation Asia Pacific Business Ctr. Pte. Ltd. Energy storage method and system to power functional safety diagnostic subsystem
JP6739185B2 (ja) * 2015-02-26 2020-08-12 株式会社半導体エネルギー研究所 ストレージシステム、およびストレージ制御回路
US10114829B1 (en) * 2015-06-26 2018-10-30 EMC IP Holding Company LLC Managing data cache for file system realized within a file
US9779781B1 (en) 2016-10-21 2017-10-03 Hewlett Packard Enterprise Development Lp Memory module battery backup
CN111052090B (zh) * 2017-09-06 2023-09-29 株式会社日立制作所 分布式存储系统和分布式存储控制方法
US10872010B2 (en) 2019-03-25 2020-12-22 Micron Technology, Inc. Error identification in executed code
US10860491B2 (en) * 2019-05-03 2020-12-08 Mediate Inc. Cache management method using object-oriented manner and associated microcontroller

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4908790A (en) * 1988-03-10 1990-03-13 Dallas Semiconductor Corporation Backup battery switching circuitry for a microcomputer or a microprocessor
US5448719A (en) * 1992-06-05 1995-09-05 Compaq Computer Corp. Method and apparatus for maintaining and retrieving live data in a posted write cache in case of power failure

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55105891A (en) * 1979-01-30 1980-08-13 Sharp Corp Refresh system for dynamic memory
US4977537A (en) * 1988-09-23 1990-12-11 Dallas Semiconductor Corporation Dram nonvolatizer
JP2805970B2 (ja) * 1990-04-06 1998-09-30 株式会社デンソー 車両用電子制御装置
US5544347A (en) * 1990-09-24 1996-08-06 Emc Corporation Data storage system controlled remote data mirroring with respectively maintained data indices
US5204963A (en) * 1990-12-07 1993-04-20 Digital Equipment Corporation Method and apparatus for a backup power controller for volatile random access memory
GB2256735B (en) * 1991-06-12 1995-06-21 Intel Corp Non-volatile disk cache
US5359569A (en) * 1991-10-29 1994-10-25 Hitachi Ltd. Semiconductor memory
EP0582370B1 (en) * 1992-06-05 1998-10-07 Compaq Computer Corporation Disk drive controller with a posted write cache memory
US5437022A (en) * 1992-12-17 1995-07-25 International Business Machines Corporation Storage controller having additional cache memory and a means for recovering from failure and reconfiguring a control unit thereof in response thereto
US5548711A (en) * 1993-08-26 1996-08-20 Emc Corporation Method and apparatus for fault tolerant fast writes through buffer dumping
US5632038A (en) * 1994-02-22 1997-05-20 Dell Usa, L.P. Secondary cache system for portable computer
US5438549A (en) * 1994-02-28 1995-08-01 Intel Corporation Nonvolatile memory with volatile memory buffer and a backup power supply system
US5586291A (en) * 1994-12-23 1996-12-17 Emc Corporation Disk controller with volatile and non-volatile cache memories

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4908790A (en) * 1988-03-10 1990-03-13 Dallas Semiconductor Corporation Backup battery switching circuitry for a microcomputer or a microprocessor
US5448719A (en) * 1992-06-05 1995-09-05 Compaq Computer Corp. Method and apparatus for maintaining and retrieving live data in a posted write cache in case of power failure

Also Published As

Publication number Publication date
MX9708607A (es) 1998-06-30
BR9702112A (pt) 1999-09-21
CA2220340A1 (en) 1997-09-12
WO1997033229A1 (en) 1997-09-12
TW343298B (en) 1998-10-21
EP0826178A1 (en) 1998-03-04
JPH11505649A (ja) 1999-05-21
US5784548A (en) 1998-07-21
AU2203997A (en) 1997-09-22
KR19990008439A (ko) 1999-01-25
EP0826178A4 (en) 2006-01-18
AU726080B2 (en) 2000-11-02

Similar Documents

Publication Publication Date Title
KR100466690B1 (ko) 모듈러미러형캐시메모리배터리백업시스템
US5535399A (en) Solid state disk drive unit having on-board backup non-volatile memory
US6785783B2 (en) NUMA system with redundant main memory architecture
US5677890A (en) Modular cache memory battery backup system
US5867642A (en) System and method to coherently and dynamically remap an at-risk memory area by simultaneously writing two memory areas
US5267242A (en) Method and apparatus for substituting spare memory chip for malfunctioning memory chip with scrubbing
US8074112B1 (en) Memory backup used in a raid system
EP0869436A2 (en) Method of storing data in a redundant array of disks and redundant array of disks
US4603406A (en) Power backed-up dual memory system
US9116700B2 (en) Computer memory power management
US10636455B2 (en) Enhanced NVDIMM architecture
EP0259967B1 (en) Directory memory
US20080140961A1 (en) Single channel memory mirror
US7076686B2 (en) Hot swapping memory method and system
KR100305994B1 (ko) 강유전체메모리를구비한시스템
KR960001947B1 (ko) 데이타 기억 장치 시스템
US20020010891A1 (en) Redundant memory access system
US6505306B1 (en) Redundant bit steering mechanism with delayed switchover of fetch operations during redundant device initialization
US7506130B2 (en) Mirrored computer memory on split bus
MXPA97008607A (en) A cache memory battery backup system module mirror
US20010042228A1 (en) Memory access system
MXPA97008606A (en) A cache modu memory battery backup system
JPS6018898A (ja) 半導体メモリ装置
JPS61131147A (ja) 記憶装置

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee