JPH05219466A - ビデオプリンタ制御回路 - Google Patents

Abstract

(57)【要約】 【目的】 感熱ヘッドを用いた中間調記録を行うビデオ
プリンタにおいて、画像メモリからのプリントすべき画
像データのモニタ表示を行いつつ、表示速度に制約され
ない高速プリントを可能にするプリンタ制御回路を提供
する。 【構成】 アクセスフラグ回路２２と水平ブランキング
発生回路２１とを組み合わせることにより、入力ビデオ
信号の水平帰線期間に、プリント用の画像データを１ラ
イン分或いは複数ライン分、画像メモリ３から読み出し
てラインメモリ８へ転送して高速プリントを可能にす
る。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、入力ビデオ信号を画像
データとして画像メモリに取り込み、その後、該メモリ
から画像データを読み出してモニタ側へ出力すると共
に、プリント手段側へも出力してプリントさせるビデオ
プリンタの制御回路に関するものである。

【０００２】

【従来の技術】従来、ビデオプリンタとしては、特開昭
５８−１３８６６７号公報に示される如き「感熱式プリ
ンタ」などが知られていた。かかる従来の文献には、プ
リントすべき内容を一旦、画像メモリに画像データとし
て記録し、これを読み出してプリント手段である感熱ヘ
ッド側へ渡す構成などは記載されているが、プリント時
にも画像データをモニターする構成、或いはモニター時
において、画像メモリから画像データを高速で読み出
し、プリント手段で高速にプリントさせる構成、などに
ついては記載されていなかった。また画像メモリに記録
された画像データをプリンタ側へ読み出すだけでなく、
外部機器としてのパソコンなどへも読み出して加工する
ことを可能にするため、外部機器へ読み出す構成などに
ついても記載されていなかった。

【０００３】

【発明が解決しようとする課題】プリンタとしては、感
熱ヘッドを用いて中間調記録を行なうことが可能なビデ
オプリンタが用いられるが、かかるプリンタによるプリ
ント時にも、プリントすべき画像内容（入力ビデオ信
号）をモニタ側へ読み出してその内容確認を行ないなが
らプリントしたいという要求がある。

【０００４】この場合、入力ビデオ信号を画像データと
して画像メモリに取り込む際、該ビデオ信号から分離し
た水平同期信号に同期させて取り込みを行い、その後、
該メモリから画像データを読み出してモニタ側へ出力す
ると共に、並列的にプリント手段側へも出力してプリン
トさせることになるが、この際プリント速度を速くしよ
うとしても、モニタ側への読み出し速度に制限されて、
それ以上、速くは読み出せないという問題があった。

【０００５】即ち画像メモリから１フレームずつ一定速
度で読み出してＣＲＴの如き画像表示手段（モニタ）に
表示するわけであるから、余り速く読み出すとＣＲＴ側
で表示できなくなるので、読み出し速度はＣＲＴ側の性
能により制約を受ける。

【０００６】一方、ビデオプリンタ側では、モニタ側へ
読み出している水平（横）方向走査１フレームにつき、
垂直（縦）方向１ライン分の画像データを取り込んで印
字する構成になっているので、１画面分の印字（プリン
ト）が完了するには、（水平（横）方向１ラインのドッ
ト数）倍のフレーム数の走査が必要になる。

【０００７】モニタ側への読み出し速度とプリント速度
との間には、従来このような関係があったので、プリン
ト速度だけを速くすることはできなかったわけである。
本発明は、このような従来技術の問題点を解決し、モニ
タ側への読み出し速度に制限されることなく、プリンタ
をして高速にプリントせしめることのできるビデオプリ
ンタ制御回路を提供することにある。

【０００８】

【課題を解決するための手段】上記目的を達成する為
に、本発明では、入力ビデオ信号を画像データとして画
像メモリに取り込む際、該ビデオ信号から分離した水平
同期信号に同期させて取り込みを行い、その後、該メモ
リから画像データを読み出してモニタ側へ出力すると共
に、プリント手段側へも出力してプリントさせるビデオ
プリンタの制御回路において、ブランキング発生回路
と、フラグ回路と、バッファメモリ用の書き込み、読み
出し制御回路と、を具備した。

【０００９】

【作用】ブランキング発生回路は、プリントすべき入力
ビデオ信号から分離した水平同期信号から水平帰線期間
を検出し、該期間を表す信号をブランキング信号として
出力する。フラグ回路は、プリント手段側からプリント
可の信号があると、前記ブランキング発生回路からのブ
ランキング信号を待ち、該信号の表す水平帰線期間を示
す信号をフラグとして出力する。

【００１０】バッファメモリ用の書き込み、読み出し制
御回路は、前記フラグ回路からのフラグ信号を入力され
ると、モニタ側へ画像データを読み出すのとは独立に、
プリント手段側へプリントのために送出する画像データ
を画像メモリから高速に読み出してバッファメモリに書
き込み、その後、該バッファメモリから読み出してプリ
ント手段側へ転送する。

【００１１】このように、プリントすべきビデオ信号の
水平帰線期間を利用し、この期間に、モニタのための画
像メモリ読み出しとは独立に、プリントのための高速読
み出しを行うことにより、プリンタをして高速にプリン
トせしめることが可能になる。

【００１２】

【実施例】図１は、本発明の一実施例を示すブロック図
である。同図において、１は入力ビデオ信号から映像信
号部分を取り出すためのデコーダ回路、２はデコーダ回
路１で取り出された映像信号をアナログ・ディジタル変
換するＡ／Ｄ変換器、３はＡＤ変換されたビデオ信号の
１フレームあるいは１フィールド分を記録する画像メモ
リ、である。

【００１３】４は画像メモリ３から読み出された１フレ
ームあるいは１フィールド分の画像データをディジタル
・アナログ変換して記録前のビデオ信号として再生する
Ｄ／Ａ変換器、５は入力ビデオ信号から同期信号を分離
してメモリ制御回路６にタイミング信号として与える同
期分離回路、６は画像メモリ３を駆動するメモリ制御回
路、である。メモリ制御回路６の中で、２０はメモリ制
御部（１）、２１は水平ブランキング発生回路、２２は
アクセスフラグ回路、である。

【００１４】７はＡ／Ｄ変換器２に与えるサンプリング
クロックを同期信号から生成して出力するクロック発生
回路、８はプリントすべき１ラインのデータを記憶する
ラインメモリ、９はラインメモリ８に記憶されたデータ
を読み出し感熱ヘッド１０を駆動する信号へ変換する中
間調制御回路、である。

【００１５】１０は変換された駆動信号（プリントすべ
き画像データを表わす信号）を熱へ変換して図示せざる
インク紙に転写する感熱ヘッド、１１はプリンタ全体の
動作を制御しているシステムコントロールマイコン（以
下シスコンと略す）、１２はプリンタの記録紙、インク
紙を搬送するメカニズム、１３はラインメモリ８の書き
込み読み出しを制御するメモリ制御部（２）、である。

【００１６】次に図１を参照して回路動作を説明する。
入力ビデオ信号は、デコーダ回路１と同期分離回路５に
入力される。デコーダ回路１では、ビデオ信号内に記録
されている映像信号部分を分離し、これがカラー画像の
場合には、ＲＧＢ（赤緑青）それぞれのカラー画像信号
を、白黒画像の場合は白黒画像信号を、取り出す。

【００１７】一方同期分離回路５では、映像信号内に記
録されている同期信号を分離して、メモリ制御回路６、
クロック発生回路７へ供給する。クロック発生回路７で
は、同期分離回路５から与えられる同期信号をリセット
信号にして、画像信号のサンプリングクロックを生成す
る。ここで生成されたクロック信号は、Ａ／Ｄ変換器２
とメモリ制御回路６に供給される。

【００１８】Ａ／Ｄ変換器２でディジタル信号に変換さ
れた画像データは、画像メモリ３に入力される。この画
像メモリ３の書き込み、読み出し動作を決めているのが
メモリ制御回路６である。メモリ制御回路６は、画像メ
モリ３の動作を制御するメモリ制御部（１）２０と、水
平ブランキング発生回路２１と、アクセスフラグ回路２
２と、から成るものであることは先にも述べた。

【００１９】メモリ制御部（１）２０は、同期分離回路
５とクロック発生回路７の双方からの入力を基に画像メ
モリ３を制御する。具体的には、画像データを画像メモ
リ３に書き込んで記憶させる際には、画像メモリ３の書
き込み端子をメモリ制御部（１）２０からの制御信号で
書き込みモードに設定し、メモリ制御部（１）２０から
のアドレス指定により、Ａ２／Ｄ変換器２の変換スピー
ドに合わせて、画像メモリ３にＡＤ変換されたデータを
書き込む。

【００２０】一方再生時には、画像メモリ３の読み出し
端子をメモリ制御部（１）２０からの制御信号で読み出
しモードに設定し、書き込み時のそれと同じアドレス順
で画像メモリ３の内部（記憶データ）を読み出し、記録
時のそれと同じ信号を再生するのである。画像メモリ３
から読み出されたディジタル信号は、Ｄ／Ａ変換器４
で、Ａ／Ｄ変換器２のそれと逆の変換が行われ、アナロ
グ信号として出力される。

【００２１】他方、メモリ制御回路６内の水平ブランキ
ング発生回路２１とアクセスフラグ回路２２は、メモリ
制御部（２）１３を介して、ラインメモリ８の動作を制
御している。画像メモリ３は、通常Ｄ／Ａ変換器４への
読み出し制御が行われている。中間調制御回路９を介し
て感熱ヘッド１０で行われるプリントは、本実施例で
は、画像メモリ３から読み出される画像信号とは非同期
で行われるので、ラインメモリ８へのアクセスは、画像
メモリ３からの画像信号の読み出しと、タイミングが一
致する事は無いようになっている。

【００２２】そこで本実施例では、アクセスフラグ回路
２２と水平ブランキング発生回路２１とを組み合わせて
行う回路動作により、水平帰線期間あるいは垂直帰線期
間に、画像メモリ３から、Ｄ／Ａ変換器４へ入力される
モニタ用の画像信号読み出しとは独立に、プリントすべ
き画像の縦１ラインあるいはｎライン分（ｎは複数）の
画像データを読み出し、ラインメモリ８へ転送して書き
込むのである。

【００２３】この様子を各部信号のタイミングで示した
ものが図２である。図２において、３０は、感熱ヘッド
１０の通電を制御するヘッド通電パルスで、１ラインプ
リント期間中のロウ区間で、濃度階調０の通電（プリン
ト）、濃度階調１の通電、濃度階調２の通電、濃度階調
３の通電、が行われることを示している。３１は、感熱
ヘッド１０の各ドットをオンオフする通電データを示す
もので、かかる通電データ、即ち、濃度階調０に対応す
る通電データ乃至濃度階調３に対応する通電データが、
３０の濃度階調０の区間乃至濃度階調３の区間のそれぞ
れに先立つタイミングで転送されてくることを示してい
る。

【００２４】３２は、その通電データを感熱ヘッドへ転
送するヘッド転送クロックである。３３は、そのロウ区
間が入力ビデオ信号の水平同期信号（ひいては水平帰線
区間）を示し、これは通電周期とは一致してない（一致
しない理由は既に述べた）。３４は、ラインメモリ８へ
の書き込み信号であるが、この書き込み信号３４は、ヘ
ッド通電パルス３０の１ラインプリント期間における最
後のハイ区間が始まって最初の３３のロウ区間（水平帰
線区間）と一致したタイミングで、メモリ制御部（２）
１３から出力されるものであることが分かる。

【００２５】３５は、ラインメモリ８からの読み出し信
号、３６は、中間調制御回路９において階調制御を行う
為の階調カウンタ、３７は、プリントすべき画像データ
の１ライン分の通電制御が中間調制御回路９において終
わり、次のラインの画像データを読み出すことをシスコ
ン１１から要求する読み出し要求信号である。

【００２６】中間調制御回路９は、プリントすべき画像
データの１ライン分の通電制御が終わると、シスコン１
１に通電終了の信号を戻す。シスコン１１は、中間調制
御回路９からの通電終了信号をもらうと、メモリ制御回
路６におけるアクセスフラグ回路２２に対して、次のラ
インの読みだし要求信号３７を送出する。

【００２７】アクセスフラグ回路２２は、この読み出し
要求信号を受けると、読み出し要求があった事をセット
し、同期分離回路５から水平同期信号が検出されて到来
するのを待つ。そして水平同期信号が到来すると、先ず
メモリ制御部（１）２０において、画像メモリ３からモ
ニタ用の画像読み出しを行っていない水平帰線期間に、
ラインメモリ８へ転送するためのプリント用の画像デー
タの画像メモリ３からの読み出しを行う。

【００２８】それと共に、水平ブランキング発生回路２
１で、到来した水平同期信号から、画像メモリ３からモ
ニタ用の画像読み出しを行っていない水平帰線期間を検
出してそれを示す信号をアクセスフラグ回路２２に与え
る。アクセスフラグ回路２２では、シスコン１１から読
み出し要求信号を受けとった後の最初の、この水平帰線
期間において、メモリ制御部（２）１３をして、画像メ
モリ３から読み出されてラインメモリ８へ転送されてき
たプリントすべき１ライン分の画像データをラインメモ
リ８へ書き込ませる。

【００２９】この書き込みのタイミングを示したものが
図２の３４であることは既に明らかであろう。ここでは
１回の水平帰線期間で、プリントすべき１ライン分の画
像データを画像メモリ３から読み出してラインメモリ８
へ転送しているが、所要時間が不足の時には、２回の水
平帰線期間あるいはｎ回の水平帰線期間（ｎは２を超え
る複数）で、プリントすべき１ライン分の画像データを
画像メモリ３から読み出してラインメモリ７へ転送する
ようにしてもよい。

【００３０】このようにして、画像メモリ３からライン
メモリ８を経て中間調制御回路９へ転送された画像デー
タは、該中間調制御回路９において、以下のようにして
感熱ヘッド１０の駆動信号になり、感熱ヘッド１０を駆
動するに至る。

【００３１】即ち、シスコン１１から１ライン分の画像
データのプリント命令を受けると中間調制御回路９は、
その中の階調カウンタを０からｍまで順次カウントアッ
プしていく。この際、ラインメモリ８から毎回１ライン
分の画像データを読み出しては階調カウンタとの大小比
較を行う。ここで比較された画像データは、感熱ヘッド
１０へヘッド通電データ３１として、転送クロック３２
に同期して転送される。感熱ヘッド１０は、転送されて
きた画像データをもとに各階調毎にヘッド１０に通電し
て通電時間に比例した発熱量を得てプリントを行う。

【００３２】このようにしてｍ階調（図では０から３階
調）まで通電終了すると、中間調制御回路９は、シスコ
ン１１に対して通電終了信号を出力して１ラインのプリ
ントが完了したことを知らせる。シスコン１１は、この
プリント完了通知信号をもとにメカニズム１２を駆動し
て、１ライン分、記録紙の送りを行い、次のラインデー
タを画像メモリ３から読み出してラインメモリ８へ転送
するための準備を行う。

【００３３】図３は、図１におけるメモリ制御回路６の
変形例を示したブロック図である。図３において、図１
におけるのと同じもの、対応したものには同じ符号を付
してある。図３において、４０はメモリ制御回路６に内
蔵されたラインメモリ、４１は書き込みアドレスを読み
出しアドレスを選択して出力するセレクタ、４２は書き
込みアドレスを生成する書き込みカウンタ、４３は読み
出しアドレスを生成する読み出しカウンタ、４４はアク
セスが完了したか否かを示すアクセス完了フラグ回路、
４５はアクセス要求を記憶するアクセス要求フラグ回
路、である。

【００３４】図４は、図３の回路動作を示すタイミング
チャートである。図４において、５０は感熱ヘッドの通
電を制御するヘッド通電パルス、５１は感熱ヘッドの各
ドットをオンオフする通電データ、５２はその通電デー
タを転送するヘッド転送クロックである。

【００３５】５３は、そのロウ区間がビデオ信号の水平
同期信号（ひいては水平帰線期間）を示し、これは通電
周期とは一致してない。５４はラインメモリ４０への書
き込み信号、５５はラインメモリ４０からの読み出し信
号、５６はアクセス要求フラグ回路４５の出力である。

【００３６】図３に示す本実施例では、ラインメモリ４
０をメモリ制御回路６内に取り込む事により、回路構成
を簡略化している。シスコン１１からのラインメモリ書
き込み要求がアクセス要求フラグ回路４５に入力される
と、それにより先ずセレクタ回路４１を切り替えて、書
き込みアドレスを生成している書き込みカウンタ４２側
を選択させる。

【００３７】そこで同期分離回路５からの同期分離信号
がアクセス完了フラグ回路４４に入力されると、アクセ
ス完了フラグ回路４４では、書き込みカウンタ４２にク
ロックを送って書き込みアドレスを生成させ、画像メモ
リ３から読み出されたデータをラインメモリ３に書き込
む。書き込みが終了すると、そのことの通知をアクセス
完了フラグ回路４４から受けたアクセス要求フラグ回路
４５は、フラグ設定を解除して、セレクタ４１を読み出
しカウンタ４３側に切り替えさせ、中間調制御回路９か
らの読み出しに備える。

【００３８】このようにして、アクセス要求フラグ回路
４５からのアクセス要求により、メモリ制御回路６の内
部で、セレクタ４１を使って、書き込みアドレスと読み
出しアドレスの切り替えを行い、画像メモリ３からライ
ンメモリ４０への書き込み、そしてラインメモリ４０か
ら読み出して中間調制御回路への画像データ転送を行う
ようにしている。

【００３９】図５は、本発明の他の実施例を示すブロッ
ク図である。同図において、図１，図３におけるのと同
じもの、対応したものには、同じ符号を付してある。そ
のほか、６０はバッファメモリで、図示せざる外部機器
（例えばパソコン）から画像データを画像メモリ３へ書
き込む際、或いは画像メモリ３から外部機器へ読み出す
際に、一時データをバッファリングする為に用いるもの
である。

【００４０】６１はインタフェース制御回路で、外部
（例えばパソコンのプリンタ制御端子、パラレルインタ
フェースあるいはＲＳ２３２Ｃ等のディジタルインタフ
ェース）と接続する為の端子である。本実施例では、パ
ラレルインタフェースの場合について記載した。また本
実施例では、画像メモリ３から画像データを読み出して
外部端子に出力する構成について記載した。

【００４１】なお、画像メモリ３の内容を外部のパソコ
ン等へ取り出してそこで加工し、再び画像メモリ３へ戻
してプリントさせたいなどのニーズがあり、本実施例は
かかるニーズに応えるための実施例である。

【００４２】さて、図５において、インタフェース制御
回路６１は、図示せざる外部機器との間でデータの遣り
取り（転送）をするために、データ転送クロックになる
ストローブ（ＳＴＲＯＢＥ）信号、そしてデータ転送を
行うか否かの制御を行うビジー（ＢＵＳＹ）信号を送受
している。

【００４３】他方外部機器からのアクセス要求に対し
て、画像メモリ３は別個のビデオタイミングで通常は動
作している。そこでこのタイミング合わせを行うもの
が、バッファメモリ６０と、インタフェース制御部６１
である。外部機器からの制御入力ＢＵＳＹ信号がロウレ
ベルになりデータ転送を要求してくると、インタフェー
ス制御部６１は、アクセス要求フラグ回路４５のフラグ
設定を行う。

【００４４】アクセス要求フラグ回路４５では、この要
求フラグをもとに、アクセス完了フラグ回路４４と遣り
取りすることにより、入力ビデオ信号の水平同期信号で
タイミングを取り直し、その水平部ブンキング期間に、
画像メモリ３からバッファメモリ６０に画像メモリの一
部を転送する。

【００４５】このようにしてバッファメモリ６０に転送
されたデータは、今度はインタフェース制御回路６１に
より、外部機器と同期をとりながら順次該バッファメモ
リ６０から読み出される。このようにして読み出し操作
を行う事により、インタフェース制御部６１は、入力ビ
デオ信号とは非同期で、外部機器とのインタフェースを
行う事が出来る。

【００４６】また外部機器からの書き込みも同様に行う
事が出来る。これは、インタフェース制御部６１からバ
ッファメモリ６０にデータを転送し、転送終了後にアク
セス要求フラグを回路４５において設定し、なおかつメ
モリの転送方向を逆に設定（実際には画像メモリ３を書
き込みモードへ、バッファメモリ６０を読み出しモード
に設定）する事により実現出来る。

【００４７】図６は、本発明の更に他の実施例を示すブ
ロック図である。同図において、図１，図３，図５にお
けるのと同じもの、対応せるものには、同じ符号を付し
てある。そのほか、７１は中間調制御回路９の内部に設
けられたラインメモリ７２の読み出し、書き込み用の制
御回路、４７はセレクタ４１を介して行うバッファメモ
リ６０に対する読み出し、書き込み用の制御回路、であ
る。

【００４８】本実施例は、中間調制御回路９へのプリン
トのための読み出しと、外部機器との間で行うインタフ
ェース制御のためのインタフェース制御回路６１とを、
一体化した構成を示すものである。即ち、本実施例によ
れば、プリント動作もインタフェース読み出しも同じ回
路を介して行う事が出来る。

【００４９】具体的に述べれば、本実施例では、図６に
おいて見られるように、バッファメモリ６０のデータラ
インが、中間調制御回路９内のラインメモリ７２と、イ
ンタフェース制御回路６１のデータ出力ラインと、に直
接接続されている。さらにインタフェース制御回路６１
と、中間調制御制御回路９は、シスコン１１にそれぞれ
接続され、同時に二つの回路が動作する事はないように
制御されている。

【００５０】図７は、図６の回路動作を示すタイミング
チャートである。図７において、８１は感熱ヘッドの通
電を制御する通電制御パルス、８２はラインメモリ７２
への読み出し要求を行うメモリアクセス要求信号、８３
は水平同期信号、８４は画像メモリ３への書き込み、読
み出しが可能な事を示すＥＮ（イネーブル）信号、８５
は画像メモリ３からバッファメモリ６０への画像データ
転送信号を示している。

【００５１】８６はラインメモリ７２への書き込みクロ
ック、８７はラインメモリ７２が転送中である事を示す
ＢＵＳＹ信号、８８はインタフェース制御回路６１から
の出力信号、である。

【００５２】以下、図７を参照しつつ、図６の回路動作
を説明する。感熱ヘッドにおけるデータ１ライン分の通
電が終了すると、中間調制御回路９は、シスコン１１に
対し１ラインプリント終了信号を出力する。シスコン１
１は、この１ラインプリント終了信号を受け取ると、メ
モリ制御回路６のアクセス要求フラグ回路４５にアクセ
ス要求を行うと同時に、インタフェース制御回路６１に
アクセス禁止信号を出力する。

【００５３】これにより、次のラインのデータがバッフ
ァメモリ６０に取り込まれ、更に中間調制御回路９内の
ラインメモリ７２に転送されるまでの期間は、インタフ
ェース制御回路６１からのアクセスは行われない。他方
インタフェース制御回路６１は、この禁止信号をもと
に、中間調制御制御回路９がアクセスしてない期間を検
出して、この空き期間に外部インタフェースへの読み出
し、書き込みを行う。

【００５４】この様子を示したものが図７のタイミング
チャートである。図７のＥＮ信号は、読み出し要求信号
（メモリアクセス要求）８２を受けて、シスコン１１が
出したＥＮ信号である。この信号は、中間調制御回路９
には、次のライン読み出しを行って良いことを示すステ
ータス信号である。一方インタフェース制御回路６１に
は、この期間、中間調制御回路９が画像メモリ３をアク
セスしていることを示し、インタフェース制御回路６１
は、アクセス禁止になっていることを示す。

【００５５】このＥＮ信号８４がハイレベル信号になる
と、インタフェース制御回路６１はアクセス可能にな
る。ａ１（図７の８５）で開始した外部への読み出し
は、ＥＮ信号８４でＡ１期間いったん中断したが、ａ
２，ａ３と転送を行い、外部機器が要求したデータ数だ
け転送が終了すると、インタフェース制御回路６１は画
像メモリ３へのアクセスを終了する。一方中間調制御回
路９は、Ａ１，Ａ２とプリントラインが進むにつれて、
順次画像メモリ３からラインデータを読み出し感熱ヘッ
ドを駆動していく。

【００５６】このようにシスコン１１の制御信号ＥＮに
より、二つの読み出し回路が時間を分割して画像メモリ
３から画像データを読み出していく。このようにするこ
とにより、画像メモリから効率よくかつ高速でデータ転
送を行うことができる。

【００５７】図８は、本発明の他の一実施例によるプリ
ント画像を示す説明図である。図９は、図６の読み出
し、書き込み制御回路の構成例を示す回路図である。図
９において、９０は読み出しアドレスを生成するアドレ
スカウンタ、９１はそのアドレスをデコードして一定ア
ドレス以上になったか否かを検出するアドレスデコード
回路、９２はアドレスデコード回路９１の出力をもとに
アドレスカウンタ９０の出力をゲートするゲート回路、
９３はそのゲート回路出力と元のアドレスカウンタ９０
との加算を行う加算回路である。

【００５８】以下、この回路動作を図８、図９を参照し
て説明する。図８のプリント例から分かるように、この
実施例では、プリント画像に文字画像を重ね合わせてプ
リントできるようにしたものである。このようなプリン
トを得るには、画像メモリ３の異なる番地（実施例では
ｎ１からｎ２番地まで画像を記録し、ｎ３からｎ４まで
は文字画像を記録したものであるが）にプリント画像と
文字画像を記録する必要がある。

【００５９】このように記憶すると、再生時のモニタに
は画像データのみが表示され、文字データはモニタの下
側に表示される。通常モニタは、画面の９０％程度を表
示するように作られているので、文字データは画面上に
は表示されない。一方プリント画像には、画像のすぐ下
に文字画像を重ねたほうが見易い。そこで画像メモリ３
には表示範囲外に文字データを記録し、プリント時には
文字データを画像データの次にプリントするものであ
る。

【００６０】これを実現する為には、画像メモリ３の読
み出しアドレス回路にオフセット機能を持たせればい
い。実際には図９に示すように、アドレスがｎ２番地を
越えるか否かの検出回路９１を設け、この検出回路９１
が検出した時は、アドレスに（ｎ３−ｎ２）分のオフセ
ットを与える事により、画像メモリ３のオフセット番地
をｎ１からｎ２番地までアップした後、ｎ２番地からい
きなりｎ３番地にジャンプする事ができ、これにより実
現される。このようにオフセット番地をもたずにシスコ
ン１１から読み出し番地を毎回与える事によっても実現
は可能である。

【００６１】図１０，図１１，及び図１２は、本発明の
なお更に他の一実施例を説明するための図であり、図１
０はモニタへの出力画像を示す説明図、図１１はその構
成を示すブロック図、図１２図は図１１の回路動作を示
すタイミングチャートである。

【００６２】図１１において、図６におけるのと同じも
の、対応せるものには、同じ符号を付してある。そのほ
か、１００は、入力される水平同期信号をもとに、水平
帰線期間のある位置を示す信号を生成するタイマ、１０
１はそのタイマ信号によりメモリアクセスを行うメモリ
制御部、である。

【００６３】１０２はメモリ制御部１０１で生成された
アドレスをシフトして、画像メモリ３に記録された画像
データを、飛び飛びにするアドレスを生成するアドレス
シフト回路である。１０３は、メモリ制御部１０１で生
成された信号で画像メモリ３の入出力をＡＤ変換器２、
ＤＡ変換器４の側、或いはバッファメモリ６０の側、に
切り替える切り替えスイッチである。

【００６４】以下図１０，図１１，図１２を参照して説
明をする。本実施例は、プリント中に画像メモリ３に記
録されている画像を縮小して画面右上に表示し、画像表
示時間を減らして、中間調制御回路への読み出し時間を
多くしたものである。これはプリント中に何をプリント
しているかは確認したいが、画面一杯の表示は必要ない
という事から表示画面を小さくして空いた時間をプリン
トを行う中間調制御回路への読み出しに使う。

【００６５】この実施例を図１１を参照して説明する。
画像メモリ３への書き込み動作は、今までに説明した手
順と同じ手順で書き込まれる。読み出し時には、タイマ
回路１００は、入力される水平同期信号をもとに、画面
右端に相当する位置（例えば水平同期信号の立ち下がり
から３５μｓの位置にスタート信号を生成する。このよ
うにして生成されたスタート信号はメモリ制御部１０１
に入力される。

【００６６】メモリ制御部１０１は、書き込み時にはＡ
／Ｄ変換器２のクロックに同期して画像メモリ３のアド
レスを生成していく。読み出し時には、このスタート信
号をもとに順次アドレスを生成していく。このようにし
て生成されたアドレス信号は、アドレスシフト回路１０
２でシフトされる。このシフトされたアドレスは以下の
ようになる。

【００６７】 シフト前のアドレス １、２、３、４、５、６、７、８ シフト後のアドレス ２、６、１０、１４、１８、２２

【００６８】この結果タイマ回路１００から読み出され
る画像データは、元の画像を水平方向に１／４に縮小し
た形になる。同様に水平アドレスも飛び飛びにアクセス
する。メモリ制御部１０１は、この読み出し期間はメモ
リの出力を読み出しモードに設定するが、他の期間は画
像メモリ３の出力を禁止してＡ／Ｄ変換器２の出力が直
接Ｄ／Ａ変換器４に入力されるようにしている。

【００６９】この様子を示したものが図１２の画像メモ
リ切り替え信号である。この結果画像メモリ切り替え信
号がロウの期間は、Ｄ／Ａ変換器４への読み出しを行
い、画像メモリ切り替え信号がハイの期間は、バッファ
メモリ６０側への読み出しを行っている。

【００７０】この結果、従来の水平ブランキング期間に
読み出す方法に比べて、バッファメモリ６０への読み出
し時間を多くとれる事になり、より多くのデータを早く
中間調制御回路へ読み出す事が出来る。このように高速
でデータを読み出す事が出来るとプリント時間の高速化
が可能になる。

【００７１】

【発明の効果】以上説明したように、本発明にかかるビ
デオプリンタ制御回路によれば、画像メモリから読み出
した画像データをモニタに表示しながら、その画像表示
とは別個のタイミングでプリントの為の画像データの読
み出しを行う事が出来、その結果高速プリントを実現出
来るという利点がある。

【図面の簡単な説明】

【図１】本発明の一実施例を示すブロック図である。

【図２】図１に示す実施例の回路動作を示すタイミング
チャートである。

【図３】図１におけるメモリ制御回路の変形例を示すブ
ロック図である。

【図４】図３の回路動作を示すタイミングチャートであ
る。

【図５】本発明の他の一実施例を示すブロック図であ
る。

【図６】本発明の別の一実施例を示すブロック図であ
る。

【図７】図６の実施例の回路動作を示すタイミングチャ
ートである。

【図８】図９の実施例によって生成される画像を示す説
明図である。

【図９】本発明のなお更に他の一実施例の要部を示すブ
ロック図である。

【図１０】図１１の実施例の動作を示すタイミングチャ
ートと生成された画像を示す説明図である。

【図１１】本発明のなお更に別の一実施例を示すブロッ
ク図である。

【図１２】図１１の実施例の回路動作を示すタイミング
チャートである。

【符号の説明】

１…デコーダ、２…Ａ／Ｄ変換器、３…画像メモリ、４
…Ｄ／Ａ変換器、５…同期分離回路、６…メモリ制御回
路、７…クロック発生回路、８，４０，７２…ラインメ
モリ、９…中間調制御回路、１０…感熱ヘッド、１１…
シスコン、１２…メカニズム、２０…メモリ制御部
（１）、２１…水平ブランキング発生回路、２２…アク
セスフラグ回路、４１…セレクタ、４２…書き込みカウ
ンタ、４３…読み出しカウンタ、４４…アクセス完了フ
ラグ回路、４５…アクセス要求フラグ回路、６０…バッ
ファメモリ、６１…インタフェース制御回路、４７，７
１…書き込み読み出し制御回路、９１…デコーダ回路、
９３…加算回路、１００…タイマ、１０１…メモリ制御
部、１０２…アドレスシフト回路、１０３…切り替えス
イッチ

───────────────────────────────────────────────────── フロントページの続き (72)発明者 石飛 竜哉 神奈川県横浜市戸塚区吉田町292番地 株 式会社日立製作所映像メディア研究所内 (72)発明者 鱸 章浩 神奈川県横浜市戸塚区吉田町292番地 株 式会社日立製作所映像メディア研究所内

Claims (2)

【特許請求の範囲】
1. 【請求項１】 入力ビデオ信号を画像データとして画像
   メモリに取り込む際、該ビデオ信号から分離した水平同
   期信号に同期させて取り込みを行い、その後、該メモリ
   から画像データを読み出してモニタ側へ出力すると共
   に、プリント手段側へも出力してプリントさせるビデオ
   プリンタの制御回路において、 ビデオ信号から分離した前記水平同期信号から水平帰線
   期間を検出し、該期間を表す信号をブランキング信号と
   して出力するブランキング発生回路と、プリント手段側
   からプリント可の信号があると、前記ブランキング発生
   回路からのブランキング信号を待ち、該信号の表す水平
   帰線期間を示す信号をフラグとして出力するフラグ回路
   と、該フラグ回路からのフラグ信号を入力されると、モ
   ニタ側へ画像データを読み出すのとは独立に、プリント
   手段側へプリントのために送出する画像データを前記画
   像メモリから読み出してバッファメモリに書き込み、そ
   の後、該バッファメモリから読み出してプリント手段側
   へ転送するバッファメモリ用の書き込み、読み出し制御
   回路と、を具備したことを特徴とするビデオプリンタ制
   御回路。
2. 【請求項２】 請求項１に記載のビデオプリンタ制御回
   路において、前記バッファメモリの内容を、プリント手
   段側へ向けて読み出すための前記バッファメモリ用の読
   み出し制御回路とは別に、パソコンの如き外部機器へ向
   けて読み出すための外部機器用の読み出し制御回路を持
   ち、前記バッファメモリ用の読み出し制御回路が動作し
   ていない期間に前記外部機器用の読み出し制御回路を動
   作させるようにしたことを特徴とするビデオプリンタ制
   御回路。