JPH05218432A - 薄膜トランジスタ - Google Patents
薄膜トランジスタInfo
- Publication number
- JPH05218432A JPH05218432A JP1800892A JP1800892A JPH05218432A JP H05218432 A JPH05218432 A JP H05218432A JP 1800892 A JP1800892 A JP 1800892A JP 1800892 A JP1800892 A JP 1800892A JP H05218432 A JPH05218432 A JP H05218432A
- Authority
- JP
- Japan
- Prior art keywords
- active layer
- layer
- substrate
- thin film
- sio2
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Thin Film Transistor (AREA)
Abstract
(57)【要約】
【目的】絶縁性基板上に形成された薄膜トランジスタに
おいても精密な閾値制御を行い、回路動作上必要なトラ
ンジスタ特性を得る。 【構成】活性層を挾んでゲート電極に対抗する位置に新
たな電極を設け、この電極に電圧を印可することで必要
とする閾値電圧にシフトさせる。
おいても精密な閾値制御を行い、回路動作上必要なトラ
ンジスタ特性を得る。 【構成】活性層を挾んでゲート電極に対抗する位置に新
たな電極を設け、この電極に電圧を印可することで必要
とする閾値電圧にシフトさせる。
Description
【０００１】
【産業上の利用分野】本発明は薄膜トランジスタに関す
るものであり、とくに液晶ディスプレイ、イメージセン
サ等に応用可能な高速応答性を有する薄膜トランジスタ
に関する。
るものであり、とくに液晶ディスプレイ、イメージセン
サ等に応用可能な高速応答性を有する薄膜トランジスタ
に関する。
【０００２】
【従来の技術】近年、液晶ディスプルイ（ＬＣＤ）用周
辺駆動回路などの高速動作を必要とする薄膜集積回路へ
の応用を目的として、エキシマレーザアニール多結晶Ｓ
ｉ薄膜トランジスタの開発が進められでいる。エキサマ
レーザは数十ｎｓｅｃ程度の超短パルスレーザであるた
め、薄膜表面のみの溶融再結晶化を可能とし、基板への
熱的な影響を小さく抑え、無アルカリガラスなどの低融
点基板上での薄膜トランジスタの作製を実現した。とこ
ろが、さらなるＴＦＴ特性向上の要求から活性層の薄膜
化を進め、ソース・ドレイン間の抵抗を高くする検討が
なされてきた。その結果、光照射による漏れ電流の抑
制、サブスレショルド特性の改善によるＯＮ電流の増加
といった効果が得られている。この時、被レーザアニー
ル層のより一層の薄膜化はレーザの透過を促しガラス基
板を加熱するため、レーザの遮蔽層を用い基板の加熱を
防ぐといった対策がとられている。
辺駆動回路などの高速動作を必要とする薄膜集積回路へ
の応用を目的として、エキシマレーザアニール多結晶Ｓ
ｉ薄膜トランジスタの開発が進められでいる。エキサマ
レーザは数十ｎｓｅｃ程度の超短パルスレーザであるた
め、薄膜表面のみの溶融再結晶化を可能とし、基板への
熱的な影響を小さく抑え、無アルカリガラスなどの低融
点基板上での薄膜トランジスタの作製を実現した。とこ
ろが、さらなるＴＦＴ特性向上の要求から活性層の薄膜
化を進め、ソース・ドレイン間の抵抗を高くする検討が
なされてきた。その結果、光照射による漏れ電流の抑
制、サブスレショルド特性の改善によるＯＮ電流の増加
といった効果が得られている。この時、被レーザアニー
ル層のより一層の薄膜化はレーザの透過を促しガラス基
板を加熱するため、レーザの遮蔽層を用い基板の加熱を
防ぐといった対策がとられている。
【０００３】上記のような薄膜トランジスタにおいて一
般的なＭＯＳトランジスタと同様に、重要なパラメータ
の一つとしてゲート閾値電圧がある。薄膜トランジスタ
集積回路では、これを回路設計上任意の値に設定しなけ
ればならない。ゲート閾値電圧の値は、ゲート酸化膜
厚、チャネル不純物濃度、及び酸化膜中の電荷によって
決定される。これらの値を変えることでゲート閾値電圧
を変化させることが可能であるが、酸化膜中の電荷やゲ
ート酸化膜厚は影響を与える他のパラメータのため自由
に変えることはできない。
般的なＭＯＳトランジスタと同様に、重要なパラメータ
の一つとしてゲート閾値電圧がある。薄膜トランジスタ
集積回路では、これを回路設計上任意の値に設定しなけ
ればならない。ゲート閾値電圧の値は、ゲート酸化膜
厚、チャネル不純物濃度、及び酸化膜中の電荷によって
決定される。これらの値を変えることでゲート閾値電圧
を変化させることが可能であるが、酸化膜中の電荷やゲ
ート酸化膜厚は影響を与える他のパラメータのため自由
に変えることはできない。
【０００４】したがって、従来チャネル不純物濃度の制
御を行うことで、しきい値電圧を制御することが一般的
である。例えば図２に示すように、支持基板（１０１）
であるバリウムホウ珪酸ガラス、及びＳｉＯ2 で形成さ
れたカバー膜（１０２）からなる絶縁性基板上に形成さ
れる薄膜トランジスタにおいては、ソースドレイン電極
（１０３）、及び活性層（１０４）である多結晶Ｓｉ層
の形成後、チャネル不純物濃度が、通常、絶縁膜（１０
５）を介してＢ+ （２００）のイオン注入を行うことで
制御される。ところが、（１）多結晶であるため不純物
の粒界への編析が生じる、（２）Ｂ+ 等の軽元素の注入
は拡散係数が大きい、（３）基板にガラス等の絶縁体を
用いるためチャージアップが生じる、などの理由で精密
なしきい値制御が困難であるという問題があった。
御を行うことで、しきい値電圧を制御することが一般的
である。例えば図２に示すように、支持基板（１０１）
であるバリウムホウ珪酸ガラス、及びＳｉＯ2 で形成さ
れたカバー膜（１０２）からなる絶縁性基板上に形成さ
れる薄膜トランジスタにおいては、ソースドレイン電極
（１０３）、及び活性層（１０４）である多結晶Ｓｉ層
の形成後、チャネル不純物濃度が、通常、絶縁膜（１０
５）を介してＢ+ （２００）のイオン注入を行うことで
制御される。ところが、（１）多結晶であるため不純物
の粒界への編析が生じる、（２）Ｂ+ 等の軽元素の注入
は拡散係数が大きい、（３）基板にガラス等の絶縁体を
用いるためチャージアップが生じる、などの理由で精密
なしきい値制御が困難であるという問題があった。
【０００５】
【発明が解決しようとする課題】そこで、絶縁性基板上
に形成された薄膜トランジスタにおいても精密な閾値制
御を行い、回路動作上必要なトランジスタ特性を得る必
要があった。
に形成された薄膜トランジスタにおいても精密な閾値制
御を行い、回路動作上必要なトランジスタ特性を得る必
要があった。
【０００６】
【課題を解決するための手段】本発明は、基板上に形成
された、ソース・ドレイン電極層、ソース・ドレイン電
極層を覆い、チャネルを形成する活性層、活性層上に形
成した絶縁層、絶縁層上に形成したゲート電極層を備え
た薄膜トランジスタにおいて、基板上部で、かつ活性層
下部に絶縁体を介して導体を形成したことを特徴とする
薄膜トランジスタである。
された、ソース・ドレイン電極層、ソース・ドレイン電
極層を覆い、チャネルを形成する活性層、活性層上に形
成した絶縁層、絶縁層上に形成したゲート電極層を備え
た薄膜トランジスタにおいて、基板上部で、かつ活性層
下部に絶縁体を介して導体を形成したことを特徴とする
薄膜トランジスタである。
【０００７】
【作用】ゲート閾値電圧の値は、ゲート酸化膜厚、チャ
ネル不純物濃度、及び酸化膜中の電荷によって決定され
る。したがってチャネルに対して本来のゲート電極に対
向する位置に電極を形成し、チャネル内にかかる電界を
制御することでトランジスタのゲート電圧に対するドレ
イン電流特性を制御することができる。したがって、閾
値電圧が正または、負方向にシフトしＭＯＳトランジス
タ回路が正常に動作しないような場合においても、シフ
ト量に応じて印可電圧を変化させ必要な特性を得ること
ができる。
ネル不純物濃度、及び酸化膜中の電荷によって決定され
る。したがってチャネルに対して本来のゲート電極に対
向する位置に電極を形成し、チャネル内にかかる電界を
制御することでトランジスタのゲート電圧に対するドレ
イン電流特性を制御することができる。したがって、閾
値電圧が正または、負方向にシフトしＭＯＳトランジス
タ回路が正常に動作しないような場合においても、シフ
ト量に応じて印可電圧を変化させ必要な特性を得ること
ができる。
【０００８】
【実施例】実施例を図１、及び図３により以下に説明す
る。図１は、本発明の１つの実施例として示す薄膜トラ
ンジスタの断面図である。支持基板（１０１）であるバ
リウムホウ珪酸ガラス、及びＳｉＯ2 （厚さ１００ｎ
ｍ）で形成されたカバー膜（１０２）からなる絶縁性基
板上に、Ｍｏ（厚さ１００ｎｍ）からなる導体層（１０
８）、ＳｉＯ2 （厚さ３００ｎｍ）からなる絶縁膜（１
０７）、ｎ+ −Ｓｉ（厚さ１００ｎｍ）からなるソース
ドレイン電極（１０３）、多結晶Ｓｉ（厚さ１００ｎ
ｍ）から成る活性層（１０４）、ＳｉＯ2 （厚さ１５０
ｎｍ）からなるゲート絶縁膜（１０５）及びＡｌ（厚さ
３５０ｎｍ）からなるゲート電極（１０６）が順次積
層、パターニングされ形成される。また、多結晶Ｓｉ活
性層はＣＶＤによる堆積後、ＸｅＣｌエキシマレーザ照
射工程を経て形成されている。このような構造を有する
トランジスタのＩＤ−ＶＧ特性を図３の曲線（Ａ）に、
導体層（１０８）に５Ｖ印加した場合のＩＤ−ＶＧ特性
を図３の曲線（Ｂ）に、それぞれ示す。この時のドレイ
ン電圧は１０Ｖである。
る。図１は、本発明の１つの実施例として示す薄膜トラ
ンジスタの断面図である。支持基板（１０１）であるバ
リウムホウ珪酸ガラス、及びＳｉＯ2 （厚さ１００ｎ
ｍ）で形成されたカバー膜（１０２）からなる絶縁性基
板上に、Ｍｏ（厚さ１００ｎｍ）からなる導体層（１０
８）、ＳｉＯ2 （厚さ３００ｎｍ）からなる絶縁膜（１
０７）、ｎ+ −Ｓｉ（厚さ１００ｎｍ）からなるソース
ドレイン電極（１０３）、多結晶Ｓｉ（厚さ１００ｎ
ｍ）から成る活性層（１０４）、ＳｉＯ2 （厚さ１５０
ｎｍ）からなるゲート絶縁膜（１０５）及びＡｌ（厚さ
３５０ｎｍ）からなるゲート電極（１０６）が順次積
層、パターニングされ形成される。また、多結晶Ｓｉ活
性層はＣＶＤによる堆積後、ＸｅＣｌエキシマレーザ照
射工程を経て形成されている。このような構造を有する
トランジスタのＩＤ−ＶＧ特性を図３の曲線（Ａ）に、
導体層（１０８）に５Ｖ印加した場合のＩＤ−ＶＧ特性
を図３の曲線（Ｂ）に、それぞれ示す。この時のドレイ
ン電圧は１０Ｖである。
【０００９】この結果から、導体層（１０８）に電圧を
印加することによりトランジスタ特性、即ちしきい血電
圧が制御されることが示された。もちろん、上記実施例
に限らずチャネル部に電界を印加する層を有する構造に
おいて、しきい値電圧の制御が可能である。
印加することによりトランジスタ特性、即ちしきい血電
圧が制御されることが示された。もちろん、上記実施例
に限らずチャネル部に電界を印加する層を有する構造に
おいて、しきい値電圧の制御が可能である。
【００１０】
【発明の効果】本発明のトランジスタは、活性層下方に
新たに形成した電極に電圧を印可することにより、チャ
ネル内にかかる電界を変化させることが可能になるた
め、トランジスタ特性、特に閾値電圧の制御に効果を有
する。
新たに形成した電極に電圧を印可することにより、チャ
ネル内にかかる電界を変化させることが可能になるた
め、トランジスタ特性、特に閾値電圧の制御に効果を有
する。
【図１】本発明の一実施例の断面図。
【図２】従来技術の一例を示す断面図。
【図３】本発明の一実施例の結果を示す図。
１０１ 支持基板 １０２ カバー膜 １０３ ソース・ドレイン電極 １０４ 活性層 １０５ ゲート絶縁膜 １０６ ゲート電極 １０７ 絶縁膜 １０８ 導体層
Claims (1)
- 【請求項１】 基板上に形成された、ソース・ドレイン
電極層、前記ソース・ドレイン電極層を覆い、チャネル
を形成する活性層、前記活性層を覆った絶縁層、前記絶
縁層上に形成されたゲート電極層を備えた薄膜トランジ
スタにおいて、前記基板上部で、かつ活性層下部に絶縁
体を介して導体を備えたことを特徴とする薄膜トランジ
スタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1800892A JPH05218432A (ja) | 1992-02-04 | 1992-02-04 | 薄膜トランジスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1800892A JPH05218432A (ja) | 1992-02-04 | 1992-02-04 | 薄膜トランジスタ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05218432A true JPH05218432A (ja) | 1993-08-27 |
Family
ID=11959654
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1800892A Withdrawn JPH05218432A (ja) | 1992-02-04 | 1992-02-04 | 薄膜トランジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05218432A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8405583B2 (en) | 2010-04-05 | 2013-03-26 | Panasonic Corporation | Organic EL display device and control method thereof |
| US8791883B2 (en) | 2010-04-05 | 2014-07-29 | Panasonic Corporation | Organic EL display device and control method thereof |
-
1992
- 1992-02-04 JP JP1800892A patent/JPH05218432A/ja not_active Withdrawn
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8405583B2 (en) | 2010-04-05 | 2013-03-26 | Panasonic Corporation | Organic EL display device and control method thereof |
| US8791883B2 (en) | 2010-04-05 | 2014-07-29 | Panasonic Corporation | Organic EL display device and control method thereof |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100260668B1 (ko) | 액티브 매트릭스 패널 | |
| JPS62232966A (ja) | 薄膜トランジスタの製造方法 | |
| JPH0519830B2 (ja) | ||
| KR100532082B1 (ko) | 다결정 박막트랜지스터 및 그 제조방법 | |
| KR20030061423A (ko) | 반도체층의 도핑방법, 박막 반도체 소자의 제조방법, 및박막 반도체 소자 | |
| JP2006332400A (ja) | 薄膜半導体装置およびその製造方法 | |
| JPH09153624A (ja) | 半導体装置 | |
| JPH0688972A (ja) | 液晶表示装置 | |
| US5985701A (en) | Process for fabricating liquid crystal electro-optical device comprising complementary thin film field effect transistors | |
| JP3008485B2 (ja) | 薄膜トランジスタ | |
| JP4017240B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPH0677131A (ja) | 半導体素子の製造方法 | |
| JPH05218432A (ja) | 薄膜トランジスタ | |
| JPS6273660A (ja) | 薄膜トランジスタ装置とその製造方法 | |
| JPH05275701A (ja) | 薄膜トランジスタ | |
| JPH07249778A (ja) | 表示素子駆動装置およびその製造方法 | |
| JPH06169086A (ja) | 多結晶シリコン薄膜トランジスタ | |
| JP2000068515A (ja) | 薄膜半導体装置の製造方法 | |
| KR100620888B1 (ko) | 비정질 반도체 박막의 결정화 방법을 이용한 박막 트랜지스터의 제조방법 | |
| JP2811763B2 (ja) | 絶縁ゲート型電界効果トランジスタの製造方法 | |
| JP2871262B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP2904984B2 (ja) | 表示装置の製造方法 | |
| JP4387477B2 (ja) | 半導体素子の製造方法 | |
| JPH09237898A (ja) | 多結晶半導体ｔｆｔ、その製造方法、及びｔｆｔ基板 | |
| JPH02252269A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990518 |