JPH05217890A - 半導体装置形成用結晶とその製造方法 - Google Patents

半導体装置形成用結晶とその製造方法

Info

Publication number
JPH05217890A
JPH05217890A JP4016663A JP1666392A JPH05217890A JP H05217890 A JPH05217890 A JP H05217890A JP 4016663 A JP4016663 A JP 4016663A JP 1666392 A JP1666392 A JP 1666392A JP H05217890 A JPH05217890 A JP H05217890A
Authority
JP
Japan
Prior art keywords
crystal
substrate
cdte
semiconductor
plane
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP4016663A
Other languages
English (en)
Other versions
JP3263964B2 (ja
Inventor
Koji Ebe
広治 江部
Akira Sawada
亮 澤田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP01666392A priority Critical patent/JP3263964B2/ja
Priority to US07/987,683 priority patent/US5302232A/en
Priority to GB9301489A priority patent/GB2263708B/en
Priority to FR9300812A priority patent/FR2687010A1/fr
Publication of JPH05217890A publication Critical patent/JPH05217890A/ja
Priority to US08/139,743 priority patent/US5394826A/en
Application granted granted Critical
Publication of JP3263964B2 publication Critical patent/JP3263964B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02562—Tellurides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/46—Sulfur-, selenium- or tellurium-containing compounds
    • C30B29/48—AIIBVI compounds wherein A is Zn, Cd or Hg, and B is S, Se or Te
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02395—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02609—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/973—Substrate orientation

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Recrystallisation Techniques (AREA)
  • Light Receiving Elements (AREA)

Abstract

(57)【要約】 【目的】 赤外線撮像装置形成用結晶に関し、基板とそ
の上にエピタキシャル成長する化合物半導体結晶の間の
格子不整合を少なくした結晶を得ることを目的とする。 【構成】 半導体基板４上に化合物半導体結晶５をエピ
タキシャル成長し、該エピタキシャル成長した化合物半
導体結晶５に受光素子を、前記半導体基板４に前記受光
素子で検知された検知信号を処理する信号処理素子を設
ける半導体装置形成用結晶であって、面方位が（１１
１）面である半導体基板４の＜ｈｋｌ＞（但しｈ＝１、
ｋ＝−１、ｌ＝０）方向と、その上にエピタキシャル成
長する化合物半導体結晶５の＜ｈｋｌ＞（但しｈ＝１、
ｋ＝−１、ｌ＝０）方向とが30度の角度を位置ずれして
エピタキシャル成長されていることで構成する。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は半導体装置形成用結晶お
よびその製造方法に係り、特に赤外線撮像装置の形成用
結晶およびその製造方法に関する。
【０００２】従来より、エネルギーバンドギャップの狭
い水銀・カドミウム・テルル（Hg1- x Cdx Te）のような
化合物半導体結晶に赤外線検知素子のような受光素子を
形成し、シリコン（Si）のような半導体結晶に前記検知
素子で検知された信号を処理する電荷転送素子のような
信号処理素子を形成し、両者の素子同士をインジウムの
金属バンプを用いてバンプ結合してハイブリッド型の赤
外線撮像装置が形成されている。
【０００３】然し、前記した化合物半導体結晶と半導体
結晶は、その熱膨張率が異なっており、両者を金属バン
プで接続すると、該赤外線撮像装置の動作時の液体窒素
温度の低温より、該装置の非動作時の室温まで温度変動
させる間に、前記両者の結晶間の熱膨張率の相違で金属
バンプが位置ずれしたり、或いは亀裂を生じたり、甚だ
しい場合は、金属バンプが剥離したりする現象があり好
ましくない。
【０００４】このことは、該撮像装置の解像度を向上さ
せるために、該検知素子を化合物半導体結晶に高密度に
配置したり、素子の面積を増大させた場合に一層起こり
易い傾向がある。そのため、Si基板上にHg1-x Cdx Te結
晶をエピタキシャル成長して一体化し、このSi基板に信
号処理素子を形成し、前記Hg1-x Cdx Te結晶に赤外線検
知素子のような受光素子を形成することが検討されてい
る。
【０００５】
【従来の技術】Si基板や、GaAs基板、或いはSi基板上に
GaAs層を形成した基板を用い、その上にHg1-x Cdx Te結
晶を成長する場合、まず上記Si基板等の上にバッファ層
としてのCdTe結晶をエピタキシャル成長し、次いでその
上にHg1-x Cdx Te結晶をエピタキシャル成長している
が、従来の方法としては次の二種類がある。 (1) 基板の結晶方位と同じ結晶方位で該基板上にエピタ
キシャル結晶を成長する方法。
【０００６】(a) 例えば（１００）面のSi基板上に（１
００）面を成長面とするCdTe結晶をエピタキシャル成長
する。 (b) 例えば（１１１）面のSi基板上に（１１１）面を成
長面とするCdTe結晶をエピタキシャル成長する。 (2) 基板の結晶方位と異なる結晶方位で該基板上にエピ
タキシャル結晶を成長する。例えば（１００）面のSi基
板上に（１１１）面を成長面とするCdTe結晶をエピタキ
シャル成長する。
【０００７】上記した(1) の場合、Si基板とその上にエ
ピタキシャル成長するCdTe結晶との間の格子不整合が直
接CdTe結晶に影響を及ぼす。格子不整合はSi基板結晶の
格子間隔と、その上に成長するCdTe結晶の格子間隔の不
一致より生じるもので、その両者の格子間隔の比を用い
て格子不整合を示しており、例えばSi基板上にCdTe結晶
を成長した場合は19％、GaAs基板上にCdTe結晶を成長し
た場合は14.6％である。
【０００８】上記した(2) の場合、基板の＜ｈｋｌ＞
（但しｈ＝１，ｋ＝−１，ｌ＝０）で示される結晶軸の
方向に、＜ｈｋｌ＞（但し、ｈ＝−２，ｋ＝１，ｌ＝
１）で示される結晶軸方向、或いは＜ｈｋｌ＞（但し、
ｈ＝２，ｋ＝−１，ｌ＝−１）で示される結晶軸方向が
平行になるようにエピタキシャル結晶を成長した場合、
基板とエピタキシャル結晶の格子不整合は、例えばSi基
板上にCdTe結晶をエピタキシャル成長した場合は3.4
％、GaAs基板上にCdTe結晶をエピタキシャル成長した場
合は1.7 ％と実効的に減少している。
【０００９】然しこの場合でも、成長面が＜ｈｋｌ＞
（但し、ｈ＝１、ｋ＝−１、ｌ＝０）で示される結晶軸
方向でのエピタキシャル結晶と、基板面との間に於ける
格子不整合は、Si基板上にCdTe結晶をエピタキシャル成
長した場合は19％、GaAs基板上にCdTe結晶をエピタキシ
ャル成長した場合は14.6％と(1) の場合と同様に大きい
ので、基板と成長結晶界面に於けるミスフィット転位が
多く発生し、形成されるCdTeのエピタキシャル結晶の結
晶性が劣化する原因となる。
【００１０】
【発明が解決しようとする課題】本発明は上記した半導
体基板と、その上にエピタキシャル成長する化合物半導
体結晶間にミスフィット転位の発生するのが減少した半
導体装置形成用結晶の構造、及びその製造方法の提供を
目的とする。
【００１１】
【課題を解決するための手段】本発明の半導体装置形成
用結晶は、請求項１に示すように、半導体基板上に化合
物半導体結晶をエピタキシャル成長し、該エピタキシャ
ル成長した化合物半導体結晶に受光素子を、前記半導体
基板に前記受光素子で検知された検知信号を処理する信
号処理素子を設ける半導体装置形成用の結晶であって、
面方位が（１１１）面である半導体基板の＜ｈｋl ＞
（但しｈ＝１、ｋ＝−１、l ＝０）方向と、その上にエ
ピタキシャル成長する化合物半導体結晶の＜ｈｋl ＞
（但しｈ＝１、ｋ＝−１、l ＝０）方向とが30度の角度
を位置ずれしてエピタキシャル成長されていることを特
徴とする。
【００１２】また請求項２に示すように、前記半導体基
板がシリコン、ガリウム砒素、或いはシリコン基板上に
ガリウム砒素結晶層を形成した基板であることを特徴と
するものである。
【００１３】また請求項３に示すように前記シリコン、
ガリウム砒素、或いはシリコン基板にガリウム砒素結晶
層を設けた半導体基板の表面が、＜ｈｋl ＞（但しｈ＝
１，ｋ＝−１，l ＝０）で示す結晶軸を中心として±15
度の範囲の方向に1 〜10度オフした（１１１）面で有る
ことを特徴とする。
【００１４】また請求項４に示すように、本発明の半導
体装置形成用の結晶の成長方法は、半導体基板上にカド
ミウム・亜鉛・テルルよりなる化合物半導体結晶をバッ
ファ層として成膜し、該バッファ層上に水銀を含む化合
物半導体結晶を成長することを特徴とするものである。
【００１５】また請求項５に示すように、前記バッファ
層のカドミウム・亜鉛・テルルよりなる化合物半導体結
晶を、Cd1-x Znx Te(x＝0.55) 結晶としたことを特徴と
するものである。
【００１６】また請求項６に示すように、前記半導体基
板を（１１１）面を表面とするシリコン基板とし、水素
ガス雰囲気内で該シリコン基板表面を熱処理し、次いで
該シリコン基板上に、水素ガス雰囲気内で化合物半導体
結晶を成長することを特徴とするものである。
【００１７】
【作用】Si基板と、その上にエピタキシャル成長するCd
Te結晶との境界面内で結晶方位が30度ずれた状態で成長
すると、CdTe結晶の＜ｈｋl ＞（但し、ｈ＝１，ｋ＝−
１，l ＝０）方向の格子間隔が、Si基板の＜ｈｋl ＞
（但し、ｈ＝２，ｋ＝−１，l ＝−１）、或いは、＜ｈ
ｋＬ＞（但し、ｈ＝−２，ｋ＝１，l ＝１）方向の格子
間隔に一致し、実効的な格子不整合が、本来の19％から
3.4 ％に減少するためにミスフィット転位が減少する。
その結果、高品質のCdTe結晶が得られるように成る。
【００１８】このようなCdTe結晶の面方位が成長面内
で、Si基板の面方位に対して30度回転したCdTeで双晶の
ないエピタキシャル結晶を得るには、図２に示すステレ
オ投影図で＜ｈｋｌ＞（但し、ｈ＝１，ｋ＝−１，ｌ＝
０）で示す結晶軸11を中心として、成長面内で±15度の
範囲の方向で、1 〜10度オフした（１１１）面のSi、或
いはGaAs、或いはSi基板上にGaAs層を形成した基板を用
いて、その上にCdTe結晶を成長すると得られる。
【００１９】上記した＜ｈｋｌ＞（但しｈ＝１，ｋ＝−
１，ｌ＝０）で示す結晶軸を中心として、±15度の範囲
の方向で、1 〜10度オフした（１１１）面のSi、或いは
GaAs、或いはSi基板上にGaAs結晶層を形成した基板を用
いて、その上にCdTe結晶をエピタキシャル成長すると良
い理由を下記に述べる。
【００２０】エピタキシャル成長するCdTe結晶は、Te原
子やCd原子が階段状に原子ステップを構成しているが、
この原子ステップの成長方向に向かってCdTe結晶の（２
１１）面が向く性質がある。
【００２１】30度回転して成長するCdTe結晶の（２１
１）面が向く方向は、Si基板の＜ｈｋｌ＞（但し、ｈ＝
１，ｋ＝−１，ｌ＝０）、或いは＜ｈｋｌ＞（但し、ｈ
＝−１，ｋ＝１，ｌ＝０）方向となるので、その一方
向、例えば、＜ｈｋｌ＞（但しｈ＝１，ｋ＝−１，ｌ＝
０）で示す結晶軸方向を中心として成長面内で±１５度
の方向に1 〜10度の角度だけ、オフした（１１１）面の
Si、或いはGaAs、或いはSi基板上にGaAs結晶層を形成し
たエピタキシャル成長用の基板を用いて、その上にCdTe
結晶をエピタキシャル成長すると、エピタキシャル成長
するCdTe結晶の（２１１）面の方向に揃って向くように
なり、双晶の無いエピタキシャル結晶が成長することに
なる。
【００２２】また水素ガス雰囲気内で（１１１）面を表
面とするSi基板に、CdTe結晶を成長する以前に、水素ガ
ス雰囲気内で1000℃でベーキングした後、400 ℃に降温
すると、Si基板表面が水素原子により終端されるので、
（１１１）Si基板表面で典型的に見られる７×７構造の
配列がSi基板表面では起こらなくなり、このSi基板上に
は、該基板の＜ｈｋｌ＞（但し、ｈ＝１，ｋ＝−１，ｌ
＝０）で示す結晶軸方向に対して、エピタキシャル結晶
の＜ｈｋＬ＞（但しｈ＝１，ｋ＝−１，ｌ＝０）で示す
結晶軸方向が30度ずれた良好なCdTe結晶が成長できる。
【００２３】またSi基板上に実効的な格子不整合が０％
となるようにZnTeの組成比x を制御したCd1-x Znx Teを
バッファ層として成膜し、その上にCdTe結晶、またはHg
CdTe結晶をエピタキシャル成長すると、上記Si基板上に
成長面を回転して成長するCdTe結晶、またはHgCdTe結晶
の成長温度の許容幅が拡大する。
【００２４】また蒸気成長結晶の原料ガスのCdを含む有
機化合物ガスや、Teを含む有機化合物ガスの混合割合の
許容幅が大きく採れることが実験的に確認でき、成長条
件の適切な範囲が拡大するので、Si基板上にCdTe結晶、
またはHgCdTeの結晶方位が回転したエピタキシャル成長
が容易となる。
【００２５】
【実施例】以下、図面を用いて本発明の実施例につき詳
細に説明する。図1(a)、および図1(b)は本発明の半導体
装置形成用結晶の説明図で、図1(a)は該装置形成用結晶
に用いるエピタキシャル成長用の基板と、その上にエピ
タキシャル成長したエピタキシャル成長面との関係をス
テレオ投影図で示した状態であり、図1(b)は（１１１）
面のSi基板４上にCdTe結晶５を成長した状態図である。
【００２６】更に説明すると、図1(a)はSi、GaAs、CdTe
結晶等の立方晶系の結晶面間の角度が判るようにしたス
テレオ投影図で、この図に示した面指数はこの立方晶系
の結晶面を示している。そしてこの円の中心部は（１１
１）面で、このステレオ投影円12上にはこの（１１１）
面に対して垂直となる結晶面の面指数を表示している。
【００２７】本発明の半導体装置形成用結晶は図1(a)、
および図1(b)に示すように、（１１１）面を有するSi基
板４上に形成されるCdTe結晶５の＜ｈｋｌ＞（但し、ｈ
＝１，ｋ＝−１，ｌ＝０）方向の結晶軸が、前記（１１
１）面のSi基板の＜ｈｋｌ＞（但し、ｈ＝１，ｋ＝−
１，ｌ＝０）方向の結晶軸11に対して、点線で示すよう
に30度、位置ずれして成長している点にある。
【００２８】このようにSi基板４上にCdTe結晶５を成長
した状態を図3(a)、および図3(a)のＡ−Ａ´線の断面図
の図3(b)に示す。図3(a)と図3(b)に示すように、１はTe
原子で、２は原子面が上側の上側Si原子、３は原子面が
下側の下側Si原子を示す。そしてCd原子面は図示しない
が、このTe原子面上に位置するように成っている。
【００２９】このことを更に詳細に説明すると、図3(c)
に示すように、（１１１）面を基板表面とするSi基板４
の＜ｈｋl ＞（但しｈ＝１，ｋ＝−１，ｌ＝０）で示す
結晶軸方向と、その上にエピタキシャル成長したCdTe結
晶５の＜ｈｋｌ＞（但し、ｈ＝−２，ｋ＝１，ｌ＝１）
で示される結晶軸方向、或いは＜ｈｋｌ＞（但し、ｈ＝
２，ｋ＝−１，ｌ＝−１）で示される結晶軸方向は平行
になるようにして成長している。
【００３０】このようなCdTeの面方位が成長面内で、Si
基板の結晶方位に対して、30度回転したCdTeで双晶の無
いエピタキシャル結晶を得るには、図２に示すステレオ
投影図に於いて＜ｈｋｌ＞（但しｈ＝１，ｋ＝−１，ｌ
＝０）で示す結晶軸11を中心として、成長面内で±15度
の範囲で1 〜10度オフした（１１１）面のSi、或いはGa
As、或いはSi基板上にGaAs結晶層を形成した基板を用い
てその上にCdTe結晶をエピタキシャル成長すると得られ
る。
【００３１】この＜ｈｋｌ＞（但しｈ＝１，ｋ＝−１，
ｌ＝０）で示す結晶軸11を中心として、1 〜10度オフし
た（１１１）面を有するSi基板４を、760torr の水素ガ
ス雰囲気内で、1000℃の温度で20分間ベーキング処理
し、更に基板温度を400 ℃に降下させた状態で保ち、更
にジメチルカドミウムの分圧を1 ×10-2〜1 ×10-3torr
とし、ジエチルテルルの分圧を1 〜1 ×10-2torrの分圧
としたエピタキシャル成長ガスを用い、CdTe結晶５を１
μm の厚さに成長した。
【００３２】このようにエピタキシャル成長したCdTe結
晶の成長面内での結晶の方向性の評価方法について図4
(a)と図4(b)を用いて説明する。図4(a)に示すように、C
dTe結晶５の（１１１）面に対してθ1 ＝19.5度の角度
の位置にCdTe結晶５の（４２２）面があり、この（４２
２）面の位置に入射角θ 2 ＝35.61 度の角度でＸ線を照
射した時に、そのＸ線の回折強度が最大となる。そして
図4(b)に示すように、このような角度でＸ線が入射する
位置に設置した測定治具に、Si基板の結晶方位に対して
成長面内で位置ずれさせたCdTe結晶５を有する前記Si基
板４を設置し、このCdTe結晶５のＸ線の回折強度の最も
大きい位置を探し出す。
【００３３】図5(a)に示すように、ジエチルテルル／ジ
メチルカドミウムのモル比を大きくしてエピタキシャル
成長すると、形成されたCdTe結晶５の（３３３）面のＸ
線回折強度の半値全幅は、図5(a)の曲線に示すように減
少し、CdTe結晶の結晶性が良好に成ることが判る。この
Ｘ線回折強度の半値全幅の曲線は、図5(b)に示すような
曲線であり、縦軸はＸ線の回折強度を示し、このＸ線の
回折強度のピーク値の半分の位置の曲線の幅ｄを半値全
幅として角度θで表示する。そしてこの角度θの値が小
さい程、CdTe結晶の結晶性は良好となる。
【００３４】図6(a)、図6(b)および図6(c)はエピタキシ
ャル成長用基板のSi基板の＜２１１＞方向に対して、そ
の上にエピタキシャル成長するCdTe結晶の＜２１１＞
が、何度成長面内で回転して成長しているかを、ジエチ
ルTe/ ジメチルCdのモル比をパラメータとして示す。
【００３５】図6(a)に示すように、ジエチルTe/ ジメチ
ルCdのモル比が30の場合は、CdTe結晶の＜２１１＞方向
が、Si基板の＜２１１＞方向より、成長面内で30度ずれ
て成長していることが判る。
【００３６】この場合は、オフ方向が＜ｈｋｌ＞（但
し、ｈ＝−２、ｋ＝１、ｌ＝１）である（１１１）面を
有するSi基板上に、CdTe結晶を成長した実験例で、±30
度の位置にＸ線の回折ピークがあり、双晶が発生してい
ることを示している。
【００３７】なお、図6(b)は図6(a)と同様にオフ方向が
＜ｈｋｌ＞（但し、ｈ＝−２、ｋ＝１、ｌ＝１）である
（１１１）面を有するSi基板上に、ジエチルTe/ ジメチ
ルCdのモル比を15と、低下させてCdTe結晶を成長した実
験例で、この場合は成長したCdTe結晶の＜２１１＞方向
は、Si基板の＜２１１＞方向より、60度ずれて成長して
いることが判り、このことはSi基板の＜ｈｋｌ＞（但し
ｈ＝１，ｋ＝−１，ｌ＝０）で示す結晶軸方向と、その
上にエピタキシャル成長するCdTe結晶の＜ｈｋｌ＞（但
しｈ＝１，ｋ＝−１，ｌ＝０）で示す結晶軸方向とが平
行に成長する、つまり従来の結晶成長方位で成長した場
合と同様であり、この場合は実効的な格子不整合の減少
とは成らない。
【００３８】ところが、Si基板を請求項３に示すよう
に、＜ｈｋｌ＞（但し、ｈ＝１、ｋ＝−１、ｌ＝０）で
示す結晶軸方向に、８度オフした（１１１）Si基板を用
い、この基板上に、ジエチルTe/ ジメチルCdのモル比を
30としてCdTe結晶を成長した場合、図6(c)に示すように
＋30度の位置にしか、Ｘ線の回折強度のピークが現れな
い。このことはSi基板のオフ方向を請求項３のように
し、かつジエチルTe/ ジメチルCdのモル比を30とするこ
とで、双晶の無いCdTeの30度回転したエピタキシャル結
晶が得られることを示している。
【００３９】そこで、ジエチルTe／ジメチルCdのモル比
を種々変えて、（１１１）面のSi基板にCdTe結晶をエピ
タキシャル成長したところ、モル比が15より大である
と、CdTe結晶が30度回転して成長し、欠陥の少ない結晶
が得られることが判った。
【００４０】つまり、前記モル比を1.5 、5 、15、20、
30、60、およびジエチルTeのみとして成長させたとこ
ろ、1.5 、5 、15のモル比で成長させた場合は30度回転
して成長せず、従来と同様にミスフィット転位の多いエ
ピタキシャル結晶となり、一方、モル比が20以上では30
度回転して成長したミスフィット転位の少ないエピタキ
シャル結晶が得られた。
【００４１】この実験では、（１１１）Si基板は、何れ
も＜ｈｋｌ＞（但し、ｈ＝２、ｋ＝１、ｌ＝０）方向に
３度オフしたものを用い、かつ成長前に水素処理を行っ
ている。
【００４２】またモル比が60のものは、初期の３分だ
け、モル比60とし、それ以後はモル比30で成長させた。
またジエチルTeのみを用いた場合は、初期の２分だけ、
ジエチルTeのみを流し、それ以後はモル比30で成長させ
たものである。
【００４３】この実験結果より、成長結晶が30度回転す
るか、否かは成長初期の状態で決まり、従って特にジエ
チルTe原料を多く供給することが重要であることが判っ
た。また、上記した実験では基板温度を400 ℃とした
が、更に高くすると、ジエチルTe原料の分解量が増加す
るので、前記モル比が15より小さくとも30度回転した成
長が行い得ると考えられ、また基板のオフ方向を請求項
３のように＜ｈｋｌ＞（但し、ｈ＝１、ｋ＝−１、ｌ＝
０）方向とすると、更に成長条件の範囲が拡大すると思
われる。
【００４４】この結果を表１にまとめて示す。
【００４５】
【表１】
【００４６】また、本発明の他の実施例として、ジエチ
ルTe/ ジメチルCdのモル比を30としたジメチルCdとジエ
チルTeのエピタキシャル成長用ガスに、更にジエチル亜
鉛の有機化合物ガスを、10-2〜10-4torrの分圧で供給し
てエピタキシャル成長する。そしてx ＝0.555 としたCd
1-x Znx TeをSi基板上に前記したように成長面内で30度
位置ずれして成長すると、Si基板とCd1-x Znx Te結晶層
との間の実効的な格子不整合が０％となる。
【００４７】そしてこのCd1-x Znx Teの結晶をバッファ
層として用い、その上にHg1-x CdxTe結晶をエピタキシ
ャル成長すると、Si基板に対して格子不整合のない高品
位の赤外線撮像装置形成用の半導体結晶が得られる。
【００４８】また本発明の他の実施例として、（１１
１）面を有するSi基板にジエチルTe/ジメチルCdのモル
比を60として、成長速度を１μm / 時間として50nmの厚
さでCdTe結晶を成長した後、その上にジエチルTe/ ジメ
チルCdのモル比を15と減少させてCdTe結晶を成長した場
合でも、Si基板上に該Si基板の結晶軸に対して30度回転
移動した結晶軸を有するCdTeのエピタキシャル結晶が成
長できることが実験的に確認できた。
【００４９】また本発明の他の実施例として、水平型反
応管内に設置したSi基板上を通過する水素ガスに担持さ
れたジメチルCdとジエチルTeエピタキシャル成長用ガス
のガス流速を2.5cm/sec に保ち、Si基板の温度を400 ℃
に保つと、直径50mmの（１１１）面のSi基板を用いた場
合、該基板のガス上流側のCdTe結晶の成長速度は２μm
/ 時間となり、ガス下流側のCdTe結晶の成長速度は１μ
m / 時間と減少する。
【００５０】そしてこのような条件下でSi基板上にCdTe
結晶をエピタキシャル成長しても、Siの（１１１）基板
上にCdTe結晶を成長面内で30度回転させた双晶の無いCd
Teのエピタキシャル結晶が得られることをＸ線回折によ
り確認した。
【００５１】なお、本実施例ではいずれもSi基板上にCd
Te結晶をエピタキシャル成長した場合に付いて述べた
が、GaAs基板、或いはGaAs層を形成したSi基板を用いた
場合でも、この基板上に成長するCdTe結晶が成長面内で
30度回転して成長し、基板とCdTe結晶との間の格子不整
合が最も少なくなり、ミスフィット転位の少ないCdTe結
晶が成長することを実験的に確認した。
【００５２】このCdTe結晶はミスフィット転位に起因す
る貫通転位が少ないので、このCdTe結晶をバッファ層と
し、その上に水銀を含む化合物半導体結晶、例えばHg
1-x Cd x Te結晶を形成すると、貫通転位の少ないHg1-x
Cdx Te結晶が成長するので、Si基板を信号処理素子、Hg
1-x Cdx Te結晶を受光素子として用いると、高信頼度の
赤外線撮像装置が得られる。
【００５３】
【発明の効果】以上述べたように本発明によれば、基板
とその上に形成する化合物半導体結晶のヘテロ界面での
格子不整合が小さく成るので、基板とその上に形成する
化合物半導体結晶のミスフィット転位が減少し、該化合
物半導体結晶に高信頼度の受光素子が形成されるので、
高信頼度の赤外線撮像装置が得られる効果がある。
【図面の簡単な説明】
【図１】 本発明の半導体装置形成用結晶の説明図であ
る。
【図２】 本発明の半導体装置形成用結晶に用いるエピ
タキシャル成長用基板の説明図である。
【図３】 本発明の半導体装置形成用結晶の原子配列と
結晶成長方向の説明図である。
【図４】 Ｘ線による面方位の測定方法の説明図であ
る。
【図５】 エピタキシャル成長用ガスのモル比とCdTe結
晶の半値全幅との関係図、およびＸ線回折強度の分布図
である。
【図６】 Si基板の＜２１１＞方向からのずれと、ジエ
チルTe/ ジメチルCdのモル比の関係図である。
【符号の説明】
1 Te原子 2 上側Si原子 3 下側Si原子 4 Si基板 5 CdTe結晶 11 結晶軸 12 ステレオ投影円

Claims (6)

    【特許請求の範囲】
  1. 【請求項１】 半導体基板(4) 上に化合物半導体結晶
    (5) をエピタキシャル成長させて形成した半導体装置形
    成用結晶であって、 面方位が（１１１）面である半導体基板(4) の＜ｈｋｌ
    ＞（但しｈ＝１、ｋ＝−１、ｌ＝０）方向と、その上に
    エピタキシャル成長する化合物半導体結晶(5)の＜ｈｋ
    ｌ＞（但しｈ＝１、ｋ＝−１、ｌ＝０）方向とが30度の
    角度を位置ずれしてエピタキシャル成長されていること
    を特徴とする半導体装置形成用結晶。
  2. 【請求項２】 請求項１記載の半導体基板(4) がシリコ
    ン、ガリウム砒素、或いはシリコン基板上にガリウム砒
    素結晶層を形成した基板であることを特徴とする半導体
    装置形成用結晶。
  3. 【請求項３】 請求項２記載のシリコン、ガリウム砒
    素、或いはシリコン基板にガリウム砒素結晶層を設けた
    半導体基板(4) の表面が、＜ｈｋｌ＞（但しｈ＝１，ｋ
    ＝−１，１＝０）で示す結晶軸を中心として、±15度の
    範囲の方向に1〜10度オフした（１１１）面で有ること
    を特徴とする半導体装置形成用結晶。
  4. 【請求項４】 請求項２、或いは３記載の半導体基板
    (4) 上にカドミウム・亜鉛・テルルよりなる化合物半導
    体結晶をバッファ層として成膜し、該バッファ層上に水
    銀を含む化合物半導体結晶を成長することを特徴とする
    半導体装置形成用結晶の製造方法。
  5. 【請求項５】 請求項４記載のバッファ層のカドミウム
    ・亜鉛・テルルよりなる化合物半導体結晶を、Cd1-x Zn
    x Te(x＝0.55) 結晶としたことを特徴とする半導体装置
    形成用結晶の製造方法。
  6. 【請求項６】 請求項２、或いは３記載の半導体基板
    (4) を（１１１）面を表面とするシリコン基板とし、水
    素ガス雰囲気内で該シリコン基板表面を熱処理し、次い
    で該シリコン基板上に、水素ガス雰囲気内で化合物半導
    体結晶(5) を成長することを特徴とする半導体装置形成
    用結晶の製造方法。
JP01666392A 1992-01-31 1992-01-31 半導体装置形成用結晶とその製造方法 Expired - Fee Related JP3263964B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP01666392A JP3263964B2 (ja) 1992-01-31 1992-01-31 半導体装置形成用結晶とその製造方法
US07/987,683 US5302232A (en) 1992-01-31 1992-12-09 (111) Group II-VI epitaxial layer grown on (111) silicon substrate
GB9301489A GB2263708B (en) 1992-01-31 1993-01-26 II-VI Epitaxial layer on (111) substrate and method
FR9300812A FR2687010A1 (fr) 1992-01-31 1993-01-27 Structure cristalline composite a couche epitaxiale des groupes ii-vi sur substrat de silicium et son procede d'obtention.
US08/139,743 US5394826A (en) 1992-01-31 1993-10-22 Method of (111) group II-VI epitaxial layer grown on (111) silicon substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP01666392A JP3263964B2 (ja) 1992-01-31 1992-01-31 半導体装置形成用結晶とその製造方法

Publications (2)

Publication Number Publication Date
JPH05217890A true JPH05217890A (ja) 1993-08-27
JP3263964B2 JP3263964B2 (ja) 2002-03-11

Family

ID=11922573

Family Applications (1)

Application Number Title Priority Date Filing Date
JP01666392A Expired - Fee Related JP3263964B2 (ja) 1992-01-31 1992-01-31 半導体装置形成用結晶とその製造方法

Country Status (4)

Country Link
US (2) US5302232A (ja)
JP (1) JP3263964B2 (ja)
FR (1) FR2687010A1 (ja)
GB (1) GB2263708B (ja)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5449927A (en) * 1994-05-16 1995-09-12 Santa Barbara Research Center Multilayer buffer structure including II-VI compounds on a silicon substrate
JPH08107068A (ja) * 1994-10-03 1996-04-23 Nec Corp ＭＢＥ法によるＳｉ基板上ＣｄＴｅ成長方法
JP2570646B2 (ja) * 1994-12-13 1997-01-08 日本電気株式会社 Ｓｉベ−ス半導体結晶基板及びその製造方法
GB2302209A (en) * 1994-12-20 1997-01-08 Mitsubishi Electric Corp Method of growing compound semiconductor layer
US5833749A (en) * 1995-01-19 1998-11-10 Nippon Steel Corporation Compound semiconductor substrate and process of producing same
US5998809A (en) * 1995-10-06 1999-12-07 Raytheon Company Room temperature 3-5 micrometer wavelength HgCdTe heterojunction emitter
US6045614A (en) * 1996-03-14 2000-04-04 Raytheon Company Method for epitaxial growth of twin-free, (111)-oriented II-VI alloy films on silicon substrates
US6036770A (en) * 1996-04-04 2000-03-14 Raytheon Company Method of fabricating a laterally continuously graded mercury cadmium telluride layer
US5861626A (en) * 1996-04-04 1999-01-19 Raytheon Ti System, Inc. Mercury cadmium telluride infrared filters and detectors and methods of fabrication
US6091127A (en) * 1997-04-02 2000-07-18 Raytheon Company Integrated infrared detection system
US5998235A (en) 1997-06-26 1999-12-07 Lockheed Martin Corporation Method of fabrication for mercury-based quaternary alloys of infrared sensitive materials
DE19938631A1 (de) * 1999-08-14 2001-02-22 Hatto Schick Verfahren zur Herstellung dünner einkristalliner Schichten
US6872252B2 (en) 2002-03-06 2005-03-29 Agilent Technologies, Inc. Lead-based perovskite buffer for forming indium phosphide on silicon
US7541105B2 (en) * 2006-09-25 2009-06-02 Seagate Technology Llc Epitaxial ferroelectric and magnetic recording structures including graded lattice matching layers
WO2009052475A1 (en) * 2007-10-18 2009-04-23 U.S.A. As Representated By The Administrator Of The National Aeronautics And Space Administration Method of generating x-ray diffraction data for integral detection of twin defects in super-hetero-epitaxial materials
GB2489924A (en) * 2011-04-06 2012-10-17 Isis Innovation Integrating III-V or II-VI devices with high resistivity silicon or germanium substrates
CN102888584B (zh) * 2012-09-17 2014-05-14 上海大学 一种基于金刚石薄膜上沉积CdTe薄膜的方法
US8823146B1 (en) 2013-02-19 2014-09-02 Raytheon Company Semiconductor structure having silicon devices, column III-nitride devices, and column III-non-nitride or column II-VI devices
US9614026B2 (en) 2013-03-13 2017-04-04 The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration High mobility transport layer structures for rhombohedral Si/Ge/SiGe devices
CN106883419B (zh) * 2017-01-19 2020-07-03 湖北大学 一种钴基金属-有机骨架材料的快速合成方法及其应用
EP3586374B1 (en) 2017-02-24 2022-12-28 First Solar, Inc. Method of preparing and treating p-type photovoltaic semiconductor layers

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2078695B (en) * 1980-05-27 1984-06-20 Secr Defence Cadmium mercury telluride deposition
EP0106537B1 (en) * 1982-10-19 1989-01-25 The Secretary of State for Defence in Her Britannic Majesty's Government of the United Kingdom of Great Britain and Organometallic chemical vapour deposition of films
GB2156857B (en) * 1983-11-30 1987-01-14 Philips Electronic Associated Method of manufacturing a semiconductor device
JPS61274313A (ja) * 1985-05-29 1986-12-04 Mitsubishi Electric Corp 半導体装置
JPS61276313A (ja) * 1985-05-31 1986-12-06 Oki Electric Ind Co Ltd 半導体装置の製造方法
US4828938A (en) * 1986-04-11 1989-05-09 Hughes Aircraft Company Method for depositing materials containing tellurium and product
JPS63194322A (ja) * 1987-02-09 1988-08-11 Sharp Corp 化合物半導体基板
JP2563937B2 (ja) * 1987-08-24 1996-12-18 日本電信電話株式会社 ▲ｉｉｉ▼−▲ｖ▼族化合物半導体結晶基板
JPH01231331A (ja) * 1988-03-11 1989-09-14 Seisan Gijutsu Shinko Kyokai 半導体単結晶製造方法
JP2687445B2 (ja) * 1988-06-11 1997-12-08 ソニー株式会社 ヘテロエピタキシャル成長方法

Also Published As

Publication number Publication date
FR2687010B1 (ja) 1995-05-12
US5302232A (en) 1994-04-12
FR2687010A1 (fr) 1993-08-06
US5394826A (en) 1995-03-07
GB2263708B (en) 1995-01-18
GB2263708A (en) 1993-08-04
GB9301489D0 (en) 1993-03-17
JP3263964B2 (ja) 2002-03-11

Similar Documents

Publication Publication Date Title
JP3263964B2 (ja) 半導体装置形成用結晶とその製造方法
JP7290135B2 (ja) 半導体基板の製造方法及びｓｏｉウェーハの製造方法
JP5254195B2 (ja) 基板上に単結晶半導体層を作製する方法
JP3776374B2 (ja) ＳｉＣ単結晶の製造方法，並びにエピタキシャル膜付きＳｉＣウエハの製造方法
JPH0562911A (ja) 半導体超格子の製造方法
JP2570646B2 (ja) Ｓｉベ−ス半導体結晶基板及びその製造方法
AU651568B2 (en) Method for forming crystalline deposited film
JP2845464B2 (ja) 化合物半導体の成長方法
AU623601B2 (en) Method for growth of crystal
JPS6012775B2 (ja) 異質基板上への単結晶半導体層形成方法
JP2737152B2 (ja) Ｓｏｉ形成方法
Mizushima et al. Mechanism of defect formation during low-temperature Si epitaxy on clean Si substrate
JP3055158B2 (ja) 炭化珪素半導体膜の製造方法
JP2651146B2 (ja) 結晶の製造方法
JPH0419700B2 (ja)
JPH07193007A (ja) エピタキシャル成長方法
JPH0478144A (ja) 化合物半導体結晶の製造方法
JP2000306915A (ja) シリコンウエハの製造方法
CN114761627A (zh) 一种生长高质量异质外延单斜氧化镓晶体的方法
JP2003318109A (ja) シリコンエピタキシャルウェーハの製造方法
JP2696928B2 (ja) ヘテロエピタキシャル成長方法
JPH01120011A (ja) ＩｎＰ半導体薄膜の製造方法
JPH08203823A (ja) 半導体基板及びその製造方法
JP3074212B2 (ja) 半導体結晶成長方法
JPH03187213A (ja) 半導体結晶の製造方法

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20011127

LAPS Cancellation because of no payment of annual fees