JPH05216422A - 楕円パターン発生回路 - Google Patents

Abstract

(57)【要約】 【目的】 簡略化された構成で、楕円パターン中心の設
定、大きさの変更も容易に行うことができる楕円パター
ン発生回路を提供する。 【構成】 水平パラボラ波形発生部２０のカウンタ２２
では、負の値の中心水平座標から直線的に正の方向にカ
ウントが行われる。このカウント値は、加算器２４，デ
ータラッチ回路２６による積分器で積分され、水平方向
のパラボラ波形が得られる。同様にして、垂直パラボラ
波形発生部３０では、垂直方向のパラボラ波形が得られ
る。これらを、コンパレート部４０の加算器４２で加算
してコンパレータ４４でしきい値と比較すると、楕円パ
ターンが得られる。

Description

【発明の詳細な説明】

【０００１】

【発明の技術分野】本発明は、例えば画像処理において
特殊効果を得たり、画像情報の検出エリア設定などに用
いる楕円パターン発生回路の改良に関する。

【０００２】

【従来の技術】所望の大きさの楕円パターン（楕円類似
パターンも含む）をテレビジョン画面上に画像信号に同
期して発生させる手法としては、数式による演算を行う
ものがある。理解を容易にするために楕円の特別な場合
である円の場合を例として説明する。画面上の水平方向
の座標をＸ，垂直方向の座標をＹ，円の中心座標をＸ
ｏ，Ｙｏとすると、円の数式は、 （Ｘ−Ｘｏ）²＋（Ｙ−Ｙｏ）²……（１） となる。この計算を、着目する画素の座標データについ
て実行する。そして、その結果を、あらかじめ設定して
おいた定数（円の半径の２乗に相当する）と比較し、そ
の大小関係から着目画素が式（１）及び定数で規定され
た円の内側か外側かが判断される。

【０００３】しかし、このように各画素毎に式（１）の
演算や定数との比較を行うのは、演算回路の規模が大き
くなる。そこで、各画素毎の計算結果をあらかじめ求め
てメモリに格納し、動作時にそれらの計算結果を順次読
み出す。そして、それらをあらかじめ設定した定数と比
較し、大小関係から円の内側か外側かを判断するように
する。

【０００４】

【発明が解決しようとする課題】しかしながら、このよ
うな従来技術では、次のような不都合がある。まず最初
の式（１）の計算を行う方法では、各電子ビームによる
走査が行われる間に、各画素について演算を終了させな
ければならない。従って、演算回路には高速性が要求さ
れることになる。また、式（１）は乗算を含むので、回
路規模が大きくなってしまう。

【０００５】また、その次の方法では、演算はあらかじ
め行われているが、その結果を格納するためのメモリが
必要となる。また、楕円パターンの中心座標の変更を簡
単に行うことができない。本発明は、これらの点に着目
したもので、簡略化された構成で、楕円パターン中心の
設定、大きさの変更も容易に行うことができる楕円パタ
ーン発生回路を提供することをその目的とする。

【０００６】

【課題を解決するための手段】本発明は、対象となる画
像信号に同期して楕円パターンを発生させる楕円パター
ン発生回路において、この回路は、水平方向波形発生手
段と、垂直方向波形発生手段と、コンパレート手段とを
含み、前記各波形発生手段は、該当する方向の画素配列
に対応するクロック信号のタイミングで、所望の中心座
標から直線的に逆の符号方向にカウントを行うカウント
手段と、このカウント手段の出力の積分手段とを各々含
み、前記コンパレート手段は、前記各波形発生手段の出
力の加算手段と、これによる加算結果を所定のしきい値
と比較する比較手段とを備えたことを特徴とする。

【０００７】

【作用】本発明によれば、水平，垂直の各波形発生手段
では、楕円中心を通る水平，垂直の各座標から逆の符号
方向に、例えば座標が負であれば正の方向に直線的にカ
ウントが行われる。これらのカウント値が積分される
と、中心座標分のカウント時点で符号が逆転するため、
パラボラ波形が各々得られる。これらの波形が加算され
て、所定のしきい値と比較されると、楕円パターンが得
られる。

【０００８】

【実施例】以下、本発明にかかる楕円パターン発生回路
の一実施例について、添付図面を参照しながら説明す
る。図１には、本実施例の構成が示されている。同図に
おいて、楕円パターン発生回路１０は、水平パラボラ波
形発生部２０，垂直パラボラ波形発生部３０，及びコン
パレート部４０によって構成されている。まず、水平パ
ラボラ波形発生部２０の入力側には、９ビットのカウン
タ２２が設けられている。このカウンタ２２には、楕円
中心の水平座標が入力されている。また、そのロード
（LOAD）入力側には、水平同期信号ＨＤが入力されてお
り、クロック（CK）入力側には水平方向の画素配列に対
応するクロック信号ＣＬＫが入力されている。

【０００９】このようなカウンタ２２の出力側は、１４
ビットの加算器２４に接続されている。この加算器２４
の出力例側には、１４ビットのデータラッチ回路２６が
接続されている。そして、このデータラッチ回路２６の
出力側は、加算器２４及びコンパレート部４０の入力側
に各々接続されている。データラッチ回路２６のクロッ
ク入力側には、カウンタ２２と同様にクロック信号ＣＬ
Ｋが入力されており、クリア（CL）入力側には水平同期
信号ＨＤが入力されている。

【００１０】次に、垂直パラボラ波形発生部３０の入力
側には、９ビットのカウンタ３２が設けられている。そ
して、このカウンタ３２の出力側には、水平パラボラ波
形発生部２０と同様に、１４ビットの加算器３４，１４
ビットのデータラッチ回路３６が各々設けられており、
同様の入出力の接続となっている。なお、カウンタ３２
のロード入力側及びデータラッチ回路３６のクリア入力
側には、垂直同期信号ＶＤが入力されており、それらの
クロック入力側には水平同期信号ＨＤが各々入力されて
いる。

【００１１】次に、データラッチ回路２６，３６の出力
側は、コンパレート部４０の１５ビットの加算器４２の
入力側に各々接続されている。この加算器４２の出力側
は、１５ビットのコンパレータ４４の一方の比較入力側
に接続されている。このコンパレータ４４の他方の比較
入力側には、所望のしきい値が入力されており、このコ
ンパレータ４４の出力が楕円パターン出力側となってい
る。

【００１２】以上の各部のうち、水平パラボラ波形発生
部２０はカウンタ２２の出力を積分する構成となってい
る。カウンタ２２は、負論理で表現されている水平同期
信号ＨＤの入力のタイミングで、楕円中心水平座標がプ
リセットされるようになっている。楕円中心水平座標
は、２の補数で表現されており、その極性反転された負
の符号のものがカウンタ２２に入力されている。また、
カウンタ２２のプリセットに伴って、データラッチ回路
２６がクリアされるようになっている。

【００１３】そして、クロック信号が歩進すると、カウ
ンタ２２はプリセット値から「１」ずつカウントアップ
し、データラッチ回路２６はクロック信号の立ち上がり
エッジでデータを読み込む動作を行うように構成されて
いる。なお、クロック信号は水平方向における画素配列
に対応している。

【００１４】垂直パラボラ波形発生部３０も基本的に
は、水平パラボラ波形発生部２０と同様の構成になって
いる。しかし、カウンタ２２のプリセット，データラッ
チ回路３６のクリアには、負論理で表現されている垂直
同期信号ＶＤが用いられており、カウンタ３２のカウン
トアップ，データラッチ回路３６のデータラッチには、
水平同期信号ＨＤが用いられている。

【００１５】次に、以上のように構成された本実施例の
動作について、図２及び図３を参照しながら説明する。
なお、図２には積分によるパラボラ波形の生成の様子が
示されており、図３には全体の動作が概念的に示されて
いる。

【００１６】最初に、水平パラボラ波形発生部２０の動
作から説明する。水平同期信号ＨＤが入力されると、カ
ウンタ２２では楕円中心水平座標がロード，すなわちプ
リセットされる。同時に、水平同期信号ＨＤの入力によ
ってデータラッチ回路２６がクリアされる。従って、そ
の出力は「０」となり、加算器２４には、カウンタ２２
のプリセット値のみが入力された状態となる。

【００１７】次に、この状態でクロック信号ＣＬＫのみ
が入力されると、カウンタ２２はプリセットされた負の
値から「１」ずつカウントアップすることになる。すな
わち、カウンタ２２の出力はクロック信号ＣＬＫの入力
に対して、図２（Ａ）に示すように直線的に変化してゆ
く。

【００１８】他方、データラッチ回路２６では、クロッ
ク信号ＣＬＫの入力に基づいて加算器２４の出力がラッ
チされ、この値が加算器２４の入力側にフィードバック
されることになる。このような動作が繰り返し行われる
と、結果的にカウンタ２２の出力が積分されてデータラ
ッチ回路２６から出力されることになる。

【００１９】ところで、カウンタ２２の出力は、図２
（Ａ）に示すように最初のうちは負の値である。従っ
て、加算器２４及びデータラッチ回路２６による積分値
は負の方向に大きくなる。しかし、カウンタ２２の出力
はやがて「０」になるとともに、その後は正の値に転ず
る。従って、その積分値は正の方向に変化するようにな
る。これにより、データラッチ回路２６の出力は、同図
（Ｂ）に示すように変化し、水平方向のパラボラ波形が
得られることになる。

【００２０】次に、垂直パラボラ波形発生部３０の動作
について説明する。基本的な動作は、上述した水平パラ
ボラ波形発生部２０と同様である。ただし、この場合に
は垂直方向であるから、水平同期信号ＨＤの代わりに垂
直同期信号ＶＤが用いられ、クロック信号ＣＬＫのかわ
りに垂直方向の画素配列に対応する水平同期信号ＨＤが
用いられる。

【００２１】次に、以上のようにして得られた水平，垂
直の各パラボラ波形は、コンパレート部４０の加算器４
２に入力されて加算され、加算値はコンパレータ４４で
しきい値と比較される。図３にはこの様子が示されてお
り、水平パラボラ波形発生部２０の出力は、同図（Ａ）
に示すように水平方向のパラボラ波形となる。上述した
図２（Ｂ）の波形は、同図（Ａ）を矢印Ｆから見た波形
に相当する。同様に、垂直パラボラ波形発生部３０の出
力は、同図（Ｂ）に示すように垂直方向のパラボラ波形
となる。

【００２２】これらを加算すると、同図（Ｃ）に示す紡
錘形となる。しきい値は、紡錘形を切る平面に相当し、
その値を変化させると楕円波形を切る位置が変化するこ
とになる。このように、本実施例では楕円波形は上に開
いた形であるので、しきい値Ａ，加算値Ｂに対してＡ＞
Ｂであれば楕円の内側，Ａ＜Ｂであれば楕円の外側とい
うことになる。従って、コンパレータ４４の出力の論理
値によって、楕円パターン５０が表されることになる。

【００２３】ここで、図３（Ｃ）に示したように、しき
い値を変化させれば楕円パターンの大きさを変化させる
ことができる。また、画面上における楕円の位置は、水
平，垂直の中心座標の値を変更することで容易に実行可
能である。しきい値を画像信号に同期して変化させるよ
うにしても、種々のパターンを得ることができる。

【００２４】更に、加算器２４とデータラッチ回路２
６，あるいは加算器３４とデータラッチ回路３６による
積分の程度を変更すれば、図２（Ｂ）に示したパラボラ
波形が変化し、楕円の形状が変化することになる。図４
にはその一例が示されており、垂直パラボラ波形発生部
６０のデータラッチ回路３６のクロック入力側には、カ
ウンタ６２が接続されている。なお、他の構成部分は前
記実施例と同様である。

【００２５】このカウンタ６２は、図５に詳細に示すよ
うに、ロード入力側には水平同期信号ＨＤが入力されて
おり、クロック入力側にはクロック信号ＣＬＫが入力さ
れている。また、ＤＡ〜ＤＤ入力側には積分速度が４ビ
ットで入力されており、キャリアウト（CARRY OUT）側
とイネーブル（ENABLE）側との間にインバータ６４が接
続されている。そして、４ビットのカウント出力中のＱ
Ａがデータラッチ回路３６のクロック入力側に接続され
ている。

【００２６】次に、このようなカウンタ６２の動作を図
６のタイムチャートを参照しながら説明する。水平同期
信号ＨＤが入力されて論理値の「Ｌ」となると（同図
（Ｂ），時刻ＴＡ参照）、ＤＡ〜ＤＤに入力されている
積分速度（図示の例では「９」）がロードされてプリセ
ットされ、これがＱＡ〜ＱＤに出力される（同図（Ｃ）
〜（Ｆ）時刻ＴＡ参照）。

【００２７】この状態でクロック信号ＣＬＫが入力され
ると、その入力毎にカウント値が歩進し、ＱＡ〜ＱＤ出
力はプリセット値「９」から１０，１１，１２，……と
１５までカウントアップする（同図（Ｃ）〜（Ｆ），時
刻ＴＢ〜ＴＣ参照）。この時点でキャリアウト出力が論
理値の「Ｈ」となるが（同図（Ｇ）参照）、これに基づ
いてインバータ６４によりイネーブル側が論理値の
「Ｌ」となる（同図（Ｈ）参照）。このため、以降のク
ロック信号入力によるカウント動作は停止されることに
なる。すなわち、カウンタ６２では、次の水平同期信号
ＨＤの入力があるまでカウント動作が行われず、ＱＡ〜
ＱＤ出力は変化しないことになる。

【００２８】このような動作が、水平同期信号ＨＤの入
力毎に繰り返し行われる。そして、ＱＡから出力された
パルスに基づいて、データラッチ回路３６のデータラッ
チが行われ、更に加算器３４へのフィードバックが行わ
れて積分が行われることになる。従って、そのパルス数
を変化させれば、積分の程度が変化して結果的に楕円パ
ターン５０の形状が変化することになる。

【００２９】水平同期信号１つ当りいくつのパルスを出
力するかは、カウンタ６２のＤＡ〜ＤＤに入力されてい
る積分速度を変更すればよい。例えば、必要なパルス数
をＮとすると、１５−２Ｎを積分速度としてプリセット
するようにすればよい。

【００３０】なお、本発明は何ら上記実施例に限定され
るものではなく、例えば回路構成は同様の作用を奏する
ように種々設計変更が可能であり、これらのものも含ま
れる。また、上記実施例では、負の値からカウントアッ
プし、そのカウント値を積分することとしたが、正の値
からカウントダウンしてそのカウント値を積分してもよ
い。この場合には下に開く楕円になる。

【００３１】

【発明の効果】以上説明したように、本発明による楕円
パターン発生回路によれば、直線的に出力が変化するカ
ウンタの出力の積分を行うこととしたので、乗算回路や
メモリを必要とすることなく、簡便に楕円パターンを得
ることができる。また、楕円中心，波形，あるいは大き
さを所望に応じて容易に変更することができるという効
果もある。

【図面の簡単な説明】

【図１】本発明による楕円パターン発生回路の一実施例
を示す構成図である。

【図２】前記実施例における水平パラボラ波形発生部の
作用を示すグラフである。

【図３】前記実施例によるコンパレート部の作用を概念
的に示す説明図である。

【図４】本発明の他の実施例を示す主要部の構成図であ
る。

【図５】前記実施例におけるカウンタ６２を詳細に示す
説明図である。

【図６】前記カウンタ６２の動作を示すタイムチャート
である。

【符号の説明】

１０…楕円パターン発生回路、２０…水平パラボラ波形
発生部（水平方向波形発生手段）、２２，３２…カウン
タ（カウント手段）、２４，３４…加算器（積分手
段）、２６，３６…データラッチ回路（積分手段）、３
０，６０…垂直パラボラ波形発生部（垂直方向波形発生
手段）、４０…コンパレート部（コンパレート手段）、
４２…加算器（加算手段）、４４…コンパレータ（比較
手段）、５０…楕円パターン、６２…カウンタ、６４…
インバータ。

Claims (1)

【特許請求の範囲】
1. 【請求項１】 対象となる画像信号に同期して楕円パタ
   ーンを発生させる楕円パターン発生回路において、この
   回路は、水平方向波形発生手段と、垂直方向波形発生手
   段と、コンパレート手段とを含み、前記各波形発生手段
   は、該当する方向の画素配列に対応するクロック信号の
   タイミングで、所望の中心座標から直線的に逆の符号方
   向にカウントを行うカウント手段と、このカウント手段
   の出力の積分手段とを各々含み、前記コンパレート手段
   は、前記各波形発生手段の出力の加算手段と、これによ
   る加算結果を所定のしきい値と比較する比較手段とを備
   えたことを特徴とする楕円パターン発生回路。