JPH05211171A - ガリウム砒素半導体素子の製造方法 - Google Patents
ガリウム砒素半導体素子の製造方法Info
- Publication number
- JPH05211171A JPH05211171A JP3046966A JP4696691A JPH05211171A JP H05211171 A JPH05211171 A JP H05211171A JP 3046966 A JP3046966 A JP 3046966A JP 4696691 A JP4696691 A JP 4696691A JP H05211171 A JPH05211171 A JP H05211171A
- Authority
- JP
- Japan
- Prior art keywords
- gallium arsenide
- tungsten
- gate
- semiconductor device
- arsenide semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 229910001218 Gallium arsenide Inorganic materials 0.000 title claims abstract description 61
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 title claims description 60
- 238000004519 manufacturing process Methods 0.000 title claims description 32
- 239000004065 semiconductor Substances 0.000 title claims description 24
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 34
- 238000000034 method Methods 0.000 claims abstract description 32
- 239000000758 substrate Substances 0.000 claims abstract description 23
- 239000012535 impurity Substances 0.000 claims abstract description 18
- 238000002513 implantation Methods 0.000 claims abstract description 11
- 239000007769 metal material Substances 0.000 claims abstract description 7
- 230000008018 melting Effects 0.000 claims description 48
- 238000002844 melting Methods 0.000 claims description 48
- 239000010410 layer Substances 0.000 claims description 26
- 229910052751 metal Inorganic materials 0.000 claims description 16
- 239000002184 metal Substances 0.000 claims description 16
- 229910052721 tungsten Inorganic materials 0.000 claims description 16
- 239000010937 tungsten Substances 0.000 claims description 16
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 12
- 239000011819 refractory material Substances 0.000 claims description 8
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 7
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 claims description 7
- 229910000838 Al alloy Inorganic materials 0.000 claims description 6
- UTSDGYKWHMMTDM-UHFFFAOYSA-N alumane;tungsten Chemical compound [AlH3].[W] UTSDGYKWHMMTDM-UHFFFAOYSA-N 0.000 claims description 6
- YDZCRUKBEHUJPS-UHFFFAOYSA-N [N].[W].[Si] Chemical compound [N].[W].[Si] YDZCRUKBEHUJPS-UHFFFAOYSA-N 0.000 claims description 5
- 238000005566 electron beam evaporation Methods 0.000 claims description 5
- 229910017464 nitrogen compound Inorganic materials 0.000 claims description 5
- 239000003960 organic solvent Substances 0.000 claims description 5
- 239000010931 gold Substances 0.000 claims description 4
- 238000010884 ion-beam technique Methods 0.000 claims description 4
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 claims description 4
- 229910021342 tungsten silicide Inorganic materials 0.000 claims description 4
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 claims description 3
- 229910052782 aluminium Inorganic materials 0.000 claims description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 3
- MVPPADPHJFYWMZ-UHFFFAOYSA-N chlorobenzene Chemical compound ClC1=CC=CC=C1 MVPPADPHJFYWMZ-UHFFFAOYSA-N 0.000 claims description 3
- 238000001704 evaporation Methods 0.000 claims description 3
- 230000008020 evaporation Effects 0.000 claims description 3
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 3
- 229910052737 gold Inorganic materials 0.000 claims description 3
- 229910052759 nickel Inorganic materials 0.000 claims description 3
- 229910052697 platinum Inorganic materials 0.000 claims description 3
- 229910052709 silver Inorganic materials 0.000 claims description 3
- 239000004332 silver Substances 0.000 claims description 3
- 239000002356 single layer Substances 0.000 claims description 2
- 239000000126 substance Substances 0.000 claims description 2
- -1 tungsten nitride Chemical class 0.000 claims 4
- 206010010144 Completed suicide Diseases 0.000 claims 1
- 238000001771 vacuum deposition Methods 0.000 claims 1
- 238000007740 vapor deposition Methods 0.000 claims 1
- 239000000463 material Substances 0.000 abstract description 14
- 238000001312 dry etching Methods 0.000 abstract description 4
- 230000002265 prevention Effects 0.000 abstract 1
- 239000010408 film Substances 0.000 description 30
- 230000005669 field effect Effects 0.000 description 7
- 238000004544 sputter deposition Methods 0.000 description 6
- 239000010409 thin film Substances 0.000 description 6
- 238000000151 deposition Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 230000004888 barrier function Effects 0.000 description 3
- 238000001020 plasma etching Methods 0.000 description 3
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- 230000003213 activating effect Effects 0.000 description 2
- IVHJCRXBQPGLOV-UHFFFAOYSA-N azanylidynetungsten Chemical compound [W]#N IVHJCRXBQPGLOV-UHFFFAOYSA-N 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910008807 WSiN Inorganic materials 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000007737 ion beam deposition Methods 0.000 description 1
- 238000010849 ion bombardment Methods 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 239000003870 refractory metal Substances 0.000 description 1
- WNUPENMBHHEARK-UHFFFAOYSA-N silicon tungsten Chemical compound [Si].[W] WNUPENMBHHEARK-UHFFFAOYSA-N 0.000 description 1
- 150000003658 tungsten compounds Chemical class 0.000 description 1
- 238000007738 vacuum evaporation Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/45—Ohmic electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/102—Material of the semiconductor or solid state bodies
- H01L2924/1025—Semiconducting materials
- H01L2924/1026—Compound semiconductors
- H01L2924/1032—III-V
- H01L2924/10329—Gallium arsenide [GaAs]
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Junction Field-Effect Transistors (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】
【目的】 高融点ゲートを形成する工程とドライエッチ
ングを行う工程において、イオン損傷がないようにす
る。 【構成】 ＧａＡｓの基板（１１）にｎ型不純物注入層
（１１ａ）を形成し、オーバーハング（１３ａ）を有す
るホトレジスト膜（１３）を形成し、第１高融点材料
（１４ａ）と第２金属材料（１５ａ）を順次に蒸着して
リフトオフ法で第１高融点ゲート（１４）と第２金属ゲ
ート（１５）を有する２層構造のゲートを規定し、ソー
スとドレーン領域（１１ｂ）を形成し、前記ソースとド
レーン領域（１１ｂ）上にオーミックコンタクト（１
７）を形成する。
ングを行う工程において、イオン損傷がないようにす
る。 【構成】 ＧａＡｓの基板（１１）にｎ型不純物注入層
（１１ａ）を形成し、オーバーハング（１３ａ）を有す
るホトレジスト膜（１３）を形成し、第１高融点材料
（１４ａ）と第２金属材料（１５ａ）を順次に蒸着して
リフトオフ法で第１高融点ゲート（１４）と第２金属ゲ
ート（１５）を有する２層構造のゲートを規定し、ソー
スとドレーン領域（１１ｂ）を形成し、前記ソースとド
レーン領域（１１ｂ）上にオーミックコンタクト（１
７）を形成する。
Description
【０００１】
【産業上の利用分野】本発明はガリウム砒素（ＧａＡ
ｓ）半導体素子の製造方法に関し、特に、簡単な製造工
程により高融点ゲートを用いたガリウム砒素半導体素子
の製造方法に関する。
ｓ）半導体素子の製造方法に関し、特に、簡単な製造工
程により高融点ゲートを用いたガリウム砒素半導体素子
の製造方法に関する。
【０００２】
【従来の技術】一般的に、ガリウム砒素ＭＥＳ電界効果
トランジスター（ＧａＡｓ ＭＥＳＦＥＴ：ＧａＡｓ
Ｍｅｔａｌ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ
−Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）を用いた集積
素子を製造する方法のうち、高融点ゲートを利用した方
法は、工程を簡単にすることができるため、高集積化に
大変有利であることは既に知られている。
トランジスター（ＧａＡｓ ＭＥＳＦＥＴ：ＧａＡｓ
Ｍｅｔａｌ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ
−Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）を用いた集積
素子を製造する方法のうち、高融点ゲートを利用した方
法は、工程を簡単にすることができるため、高集積化に
大変有利であることは既に知られている。
【０００３】故に、従来は図５に示す通り、ガリウム砒
素の基板（１０１）上にホトレジスト膜（１０２）を部
分的に塗布した後、ホトレジスト膜（１０２）によりマ
スクされていない部分にｎ型不純物をイオン注入してガ
リウム砒素基板（１０１）上にｎ型不純物注入層（１０
１ａ）を形成する（図５（Ａ））。
素の基板（１０１）上にホトレジスト膜（１０２）を部
分的に塗布した後、ホトレジスト膜（１０２）によりマ
スクされていない部分にｎ型不純物をイオン注入してガ
リウム砒素基板（１０１）上にｎ型不純物注入層（１０
１ａ）を形成する（図５（Ａ））。
【０００４】ホトレジスト膜（１０２）を除去し、その
後、ガリウム砒素基板（１０１）上に、高融点材料薄膜
（１０３）をスパッタリング法で蒸着する（図５
（Ｂ））。
後、ガリウム砒素基板（１０１）上に、高融点材料薄膜
（１０３）をスパッタリング法で蒸着する（図５
（Ｂ））。
【０００５】高融点材料薄膜（１０３）の上面にホトレ
ジスト膜（１０４）を形成し、そのホトレジスト膜（１
０４）にゲートパターンを形成する（図５（Ｃ））。こ
のゲートパターンをマスクにして、高融点材料薄膜（１
０３）を反応性イオンエッチングによりドライエッチン
グ処理して除去し、その後、ホトレジスト膜（１０４）
も除去して高融点ゲート（１０５）を形成する（図５
（Ｄ））。
ジスト膜（１０４）を形成し、そのホトレジスト膜（１
０４）にゲートパターンを形成する（図５（Ｃ））。こ
のゲートパターンをマスクにして、高融点材料薄膜（１
０３）を反応性イオンエッチングによりドライエッチン
グ処理して除去し、その後、ホトレジスト膜（１０４）
も除去して高融点ゲート（１０５）を形成する（図５
（Ｄ））。
【０００６】更に、高融点ゲート（１０５）の両側にホ
トレジスト膜（１０６）を部分的に塗布し、高濃度ｎ型
不純物をイオン注入し、ｎ型不純物注入層（１０１ａ）
の両側にソース，ドレーン領域になる高濃度ｎ型不純物
注入層（１０１ｂ）を形成する（図５（Ｅ））。
トレジスト膜（１０６）を部分的に塗布し、高濃度ｎ型
不純物をイオン注入し、ｎ型不純物注入層（１０１ａ）
の両側にソース，ドレーン領域になる高濃度ｎ型不純物
注入層（１０１ｂ）を形成する（図５（Ｅ））。
【０００７】各注入層（１０１ａ）（１０１ｂ）を活性
化し、高融点ゲート（１０５）の両側にオーミックコン
タクト（１０７）を形成し、その後、ホトレジスト膜
（１０８）を除去する（図５（Ｆ））。以上の工程によ
り、高融点ゲートが完成される。
化し、高融点ゲート（１０５）の両側にオーミックコン
タクト（１０７）を形成し、その後、ホトレジスト膜
（１０８）を除去する（図５（Ｆ））。以上の工程によ
り、高融点ゲートが完成される。
【０００８】そして、日本国特許（特願昭６０−１６７
４７６：半導体装置の製造方法）にはＷＳｉｘをゲート
材料としてガリウム砒素ＭＥＳ 電界効果トランジスタ
ーを製造する方法が記載されている。これは、Ｗ5 Ｓｉ
3 を２０００Å〜５０００Å程度の厚さで蒸着した後、
ＳＦ6 気体を利用した反応性イオンエッチング法で高融
点ゲートを形成し、形成されたゲートをマスクにして高
濃度ｎ型不純物をイオン注入し、ソースドレーン領域を
形成することにより、ガリウム砒素ＭＥＳ電界効果トラ
ンジスターを製造する方法である。
４７６：半導体装置の製造方法）にはＷＳｉｘをゲート
材料としてガリウム砒素ＭＥＳ 電界効果トランジスタ
ーを製造する方法が記載されている。これは、Ｗ5 Ｓｉ
3 を２０００Å〜５０００Å程度の厚さで蒸着した後、
ＳＦ6 気体を利用した反応性イオンエッチング法で高融
点ゲートを形成し、形成されたゲートをマスクにして高
濃度ｎ型不純物をイオン注入し、ソースドレーン領域を
形成することにより、ガリウム砒素ＭＥＳ電界効果トラ
ンジスターを製造する方法である。
【０００９】米国特許（４，５８６，０６３：タングス
テン−アルミニウム合金を用いたショットキーバリアゲ
ートＦＥＴ）には、ＷＡｌをスパッタリング法で蒸着
し、ＣＦ4 プラズマでエッチングしてゲートを形成し、
形成されたゲートをマスクにしてｎ型不純物をガリウム
砒素の内部へイオン注入してＦＥＴを製造する例が記載
されている。
テン−アルミニウム合金を用いたショットキーバリアゲ
ートＦＥＴ）には、ＷＡｌをスパッタリング法で蒸着
し、ＣＦ4 プラズマでエッチングしてゲートを形成し、
形成されたゲートをマスクにしてｎ型不純物をガリウム
砒素の内部へイオン注入してＦＥＴを製造する例が記載
されている。
【００１０】しかし、上記のような従来の方法は、選択
された高融点材料に差異があるが、スパッタリングを利
用して高融点材料をガリウム砒素の基板上に蒸着し、ホ
トレジスト膜をマスクにして、高融点薄膜を反応性イオ
ンエッチングするものであって、高融点材料であるタン
グステンシリサイドは高融点である反面、純タングステ
ンに比べて電気抵抗が大きいため、ＶＬＳＩやマイクロ
ウェーブ素子への応用には適正でなかった。
された高融点材料に差異があるが、スパッタリングを利
用して高融点材料をガリウム砒素の基板上に蒸着し、ホ
トレジスト膜をマスクにして、高融点薄膜を反応性イオ
ンエッチングするものであって、高融点材料であるタン
グステンシリサイドは高融点である反面、純タングステ
ンに比べて電気抵抗が大きいため、ＶＬＳＩやマイクロ
ウェーブ素子への応用には適正でなかった。
【００１１】高融点ゲートの電気抵抗を低くする方法と
しては、電気抵抗が大きい高融点材料の上に電気抵抗の
低い金属を被せてゲートを二層構造にする方法が知られ
ている。例えば、日本特許（昭６１−７０６７４：ガリ
ウム砒素電界トランジスタ）では、第１層はＷを約５０
０Å程度の厚さにスパッタリング法により被着させ、第
２層はＴａＷＳｉを約２５００Å程度の厚さにスパッタ
リング法で蒸着することにより２層構造のゲートを製造
し、抵抗の低い高融点ゲートを形成し、ガリウム砒素Ｆ
ＥＴを製造する例が記載されている。
しては、電気抵抗が大きい高融点材料の上に電気抵抗の
低い金属を被せてゲートを二層構造にする方法が知られ
ている。例えば、日本特許（昭６１−７０６７４：ガリ
ウム砒素電界トランジスタ）では、第１層はＷを約５０
０Å程度の厚さにスパッタリング法により被着させ、第
２層はＴａＷＳｉを約２５００Å程度の厚さにスパッタ
リング法で蒸着することにより２層構造のゲートを製造
し、抵抗の低い高融点ゲートを形成し、ガリウム砒素Ｆ
ＥＴを製造する例が記載されている。
【００１２】一方、日本特許（昭５１−７９２６４：ガ
リウム砒素ショットキーゲート型電界効果トランジスタ
ーの製造方法）では、ＷＳｉとＡｌを順次に蒸着した
後、その上にホトレジスト膜を用いてゲートパターンを
形成し、ホトレジスト膜をマスクにしてＡｌを燐酸（Ｈ
3 ＰＯ4 ）によりエッチングし、ついで、ＷＳｉを反応
性イオンエッチングでパターンを形成して、２層構造の
ゲートを形成し、高融点ゲートの抵抗が低いガリウム砒
素電界効果トランジスターを製造する例が記載されてい
る。
リウム砒素ショットキーゲート型電界効果トランジスタ
ーの製造方法）では、ＷＳｉとＡｌを順次に蒸着した
後、その上にホトレジスト膜を用いてゲートパターンを
形成し、ホトレジスト膜をマスクにしてＡｌを燐酸（Ｈ
3 ＰＯ4 ）によりエッチングし、ついで、ＷＳｉを反応
性イオンエッチングでパターンを形成して、２層構造の
ゲートを形成し、高融点ゲートの抵抗が低いガリウム砒
素電界効果トランジスターを製造する例が記載されてい
る。
【００１３】
【発明が解決しようとする課題】しかし、上記のような
従来の方法では、ドライエッチングの条件が材料によっ
て異なるため、エッチング終点が分り難いという問題点
があった。
従来の方法では、ドライエッチングの条件が材料によっ
て異なるため、エッチング終点が分り難いという問題点
があった。
【００１４】特に、図５の製造方法によると、高融点材
料薄膜（１３）をスパッタリングしたり、イオンエッチ
ングをするとき、ガリウム砒素基板（１０１）がイオン
損傷を受けるようになる。ガリウム砒素の基板（１０
１）がイオン損傷を受けると、各注入層（１０１ａ，１
０１ｂ）を活性化するとき、高融点ゲート（１０５）と
ガリウム砒素基板（１０１）の反応が促進され、ゲート
（１０５）の高融点特性が低下するという問題点があっ
た。
料薄膜（１３）をスパッタリングしたり、イオンエッチ
ングをするとき、ガリウム砒素基板（１０１）がイオン
損傷を受けるようになる。ガリウム砒素の基板（１０
１）がイオン損傷を受けると、各注入層（１０１ａ，１
０１ｂ）を活性化するとき、高融点ゲート（１０５）と
ガリウム砒素基板（１０１）の反応が促進され、ゲート
（１０５）の高融点特性が低下するという問題点があっ
た。
【００１５】本発明の目的は、高融点ゲートを形成する
工程と、ドライエッチングを行う工程において、イオン
損傷がないようにしたガリウム砒素半導体素子を提供す
ることにある。
工程と、ドライエッチングを行う工程において、イオン
損傷がないようにしたガリウム砒素半導体素子を提供す
ることにある。
【００１６】
【課題を解決するための手段】この目的を達成するため
に、本発明は、ＧａＡｓ基板（１１）にｎ型不純物注入
層（１１ａ）を形成するステップと、オーバーハング
（１３ａ）を有するホトレジスト膜（１３）を形成する
ステップと、第１高融点材料（１４ａ）と第２金属材料
（１５ａ）を順次に蒸着した後、リフトオフ法で第１高
融点ゲート（１４）と第２金属ゲート（１５）を有する
２層ゲートを規定するステップと、ソースとドレーン領
域（１１ｂ）を形成するステップと、前記ソースとドレ
ーン領域（１１ｂ）上にオーミックコンタクト（１７）
を形成するステップとを備えたことを特徴とする。
に、本発明は、ＧａＡｓ基板（１１）にｎ型不純物注入
層（１１ａ）を形成するステップと、オーバーハング
（１３ａ）を有するホトレジスト膜（１３）を形成する
ステップと、第１高融点材料（１４ａ）と第２金属材料
（１５ａ）を順次に蒸着した後、リフトオフ法で第１高
融点ゲート（１４）と第２金属ゲート（１５）を有する
２層ゲートを規定するステップと、ソースとドレーン領
域（１１ｂ）を形成するステップと、前記ソースとドレ
ーン領域（１１ｂ）上にオーミックコンタクト（１７）
を形成するステップとを備えたことを特徴とする。
【００１７】更に、本発明は、ガリウム砒素の基板（１
１）にｎ型不純物注入層（１１ａ）を形成するステップ
と、オーバーハング（１３ａ）を有するホトレジスト膜
（１３）を形成するステップと、有機溶媒を用いたリフ
トオフ法により高融点物質よりなる単一層の高融点ゲー
ト（１４）を規定するステップと、ソースとドレーン領
域（１１ｂ）を形成するステップと、前記ソースとドレ
ーン領域（１１ｂ）上にオーミックコンタクト（１７）
を形成するステップとを備えたことを特徴とする。
１）にｎ型不純物注入層（１１ａ）を形成するステップ
と、オーバーハング（１３ａ）を有するホトレジスト膜
（１３）を形成するステップと、有機溶媒を用いたリフ
トオフ法により高融点物質よりなる単一層の高融点ゲー
ト（１４）を規定するステップと、ソースとドレーン領
域（１１ｂ）を形成するステップと、前記ソースとドレ
ーン領域（１１ｂ）上にオーミックコンタクト（１７）
を形成するステップとを備えたことを特徴とする。
【００１８】
【実施例】本発明の実施例を図面を参照して詳細に説明
する。
する。
【００１９】図１はリフトオフ法により高融点ゲートを
形成する過程を示す。図１（Ａ）はガリウム砒素の基板
（１）上にホトレジスト膜（２）を蒸着し、オーバーハ
ング（２ａ）を有するように形成した状態を示す。
形成する過程を示す。図１（Ａ）はガリウム砒素の基板
（１）上にホトレジスト膜（２）を蒸着し、オーバーハ
ング（２ａ）を有するように形成した状態を示す。
【００２０】ここで、ホトレジスト膜（２）のオーバー
ハング（２ａ）はモノクロロベンゼンで５〜１５分間処
理した後、露光により容易に形成される。そして、常温
でも表面にイオン衝撃がほとんどなく、均一な薄膜を形
成させるイオンビーム蒸着法により、タングステン
（Ｗ），硅化タングステン（ＷＳｉ），タングステンア
ルミニウム合金（ＷＡｌ），窒化タングステン（ＷＮ
ｘ），タングステン−硅素−窒化化合物（ＷＳｉ）等の
高融点材料を２０００Å〜５０００Åの厚さに蒸着し、
ガリウム砒素の基板（１）上には高融点ゲートパターン
（３）を蒸着し、ホトレジスト膜（２）の上には高融点
材料（３ａ）を蒸着する。この状態を図１（Ｂ）に示
す。
ハング（２ａ）はモノクロロベンゼンで５〜１５分間処
理した後、露光により容易に形成される。そして、常温
でも表面にイオン衝撃がほとんどなく、均一な薄膜を形
成させるイオンビーム蒸着法により、タングステン
（Ｗ），硅化タングステン（ＷＳｉ），タングステンア
ルミニウム合金（ＷＡｌ），窒化タングステン（ＷＮ
ｘ），タングステン−硅素−窒化化合物（ＷＳｉ）等の
高融点材料を２０００Å〜５０００Åの厚さに蒸着し、
ガリウム砒素の基板（１）上には高融点ゲートパターン
（３）を蒸着し、ホトレジスト膜（２）の上には高融点
材料（３ａ）を蒸着する。この状態を図１（Ｂ）に示
す。
【００２１】次に、有機溶媒によりガリウム砒素の基板
（１）を洗浄してホトレジスト膜（２）とその上の高融
点材料（３ａ）を除去し、図１（Ｃ）に示すように、ガ
リウム砒素の基板（１）上に高融点ゲートパターン
（３）だけを残す。
（１）を洗浄してホトレジスト膜（２）とその上の高融
点材料（３ａ）を除去し、図１（Ｃ）に示すように、ガ
リウム砒素の基板（１）上に高融点ゲートパターン
（３）だけを残す。
【００２２】図２は２層構造の高融点ゲートをリフトオ
フ法により製造する工程を示す。ガリウム砒素の基板
（１）上にホトレジスト膜（２）を塗布しオーバーハン
グ（２ａ）を有するように形成する（図２（Ａ））。全
体的に、上面にタングステンまたはタングステン化合物
の第１層金属をイオンビーム蒸着や電子線蒸着により、
５００Å〜３０００Åの厚さで蒸着する。ガリウム砒素
の基板（１）上には第１高融点ゲートパターン（３）が
蒸着され、ホトレジスト膜（２）の上面には第１高融点
材料（３ａ）が蒸着される（図２（Ｂ））。
フ法により製造する工程を示す。ガリウム砒素の基板
（１）上にホトレジスト膜（２）を塗布しオーバーハン
グ（２ａ）を有するように形成する（図２（Ａ））。全
体的に、上面にタングステンまたはタングステン化合物
の第１層金属をイオンビーム蒸着や電子線蒸着により、
５００Å〜３０００Åの厚さで蒸着する。ガリウム砒素
の基板（１）上には第１高融点ゲートパターン（３）が
蒸着され、ホトレジスト膜（２）の上面には第１高融点
材料（３ａ）が蒸着される（図２（Ｂ））。
【００２３】この際、第１高融点ゲートパターン（３）
の厚さがあまり薄過ぎると、ゲートを形成した後に活性
化熱処理段階でゲートの高融点が低下するという欠点が
あり、他方、厚さがあまり厚過ぎる場合には高融点材料
の内部応力により薄膜の応力が大きくなるという欠点が
あるため、適正な厚さ５００Å〜３０００Åを維持する
のが望ましい。
の厚さがあまり薄過ぎると、ゲートを形成した後に活性
化熱処理段階でゲートの高融点が低下するという欠点が
あり、他方、厚さがあまり厚過ぎる場合には高融点材料
の内部応力により薄膜の応力が大きくなるという欠点が
あるため、適正な厚さ５００Å〜３０００Åを維持する
のが望ましい。
【００２４】なお、第１層金属の上面にさらに電気抵抗
の低い金（Ａｕ），アルミニウム（Ａｌ），銀（Ａ
ｇ），白金（Ｐｔ），ニッケル（Ｎｉ），タングステン
（Ｗ）等の第２層金属を、イオンビーム蒸着，電子線蒸
着または真空蒸着により、２０００Å〜５０００Åの厚
さで蒸着し、第１高融点ゲートパターン（３）の上に、
第２金属ゲートパターン（４）を形成し、第１高融点材
料（３ａ）の上面に第２金属材料（４ａ）を形成し、ゲ
ート電気抵抗を低くすることができる（図２（Ｃ））。
の低い金（Ａｕ），アルミニウム（Ａｌ），銀（Ａ
ｇ），白金（Ｐｔ），ニッケル（Ｎｉ），タングステン
（Ｗ）等の第２層金属を、イオンビーム蒸着，電子線蒸
着または真空蒸着により、２０００Å〜５０００Åの厚
さで蒸着し、第１高融点ゲートパターン（３）の上に、
第２金属ゲートパターン（４）を形成し、第１高融点材
料（３ａ）の上面に第２金属材料（４ａ）を形成し、ゲ
ート電気抵抗を低くすることができる（図２（Ｃ））。
【００２５】次に、有機溶媒でホトレジスト膜（２）を
洗浄し、第１高融点材料（３ａ）と第２金属材料（４
ａ）をリフトオフさせ、ガリウム砒素の基板（１）上に
第１高融点ゲートパターン（３）と第２金属ゲートパタ
ーン（４）のみを残す（図２（Ｄ））。従って、２層ゲ
ートのシート抵抗が第１高融点ゲートパターンのみがあ
る場合の１０Ω／□〜１００Ω／□から１Ω／□に減少
するようになる。
洗浄し、第１高融点材料（３ａ）と第２金属材料（４
ａ）をリフトオフさせ、ガリウム砒素の基板（１）上に
第１高融点ゲートパターン（３）と第２金属ゲートパタ
ーン（４）のみを残す（図２（Ｄ））。従って、２層ゲ
ートのシート抵抗が第１高融点ゲートパターンのみがあ
る場合の１０Ω／□〜１００Ω／□から１Ω／□に減少
するようになる。
【００２６】図３はＭＥＳ電界効果トランジスターを製
造する工程を示す。図３（Ａ）はガリウム砒素の基板
（１１）上にホトレジスト膜（１２）を蒸着した後、一
部を除去し、その除去された部分を通じてｎ型不純物を
イオン注入法により注入し、活性化領域であるｎ型不純
物注入層（１１ａ）を形成した状態を示す。
造する工程を示す。図３（Ａ）はガリウム砒素の基板
（１１）上にホトレジスト膜（１２）を蒸着した後、一
部を除去し、その除去された部分を通じてｎ型不純物を
イオン注入法により注入し、活性化領域であるｎ型不純
物注入層（１１ａ）を形成した状態を示す。
【００２７】図３（Ｂ）はホトレジスト膜（１２）を除
去した後、オーバーハング（１３ａ）を有するホトレジ
スト膜パターン（１３）を形成した状態を示す。図３
（Ｃ）はオーバーハング（１３ａ）を有するホトレジス
ト膜パターン（１３）を利用して、ガリウム砒素の基板
（１１）のｎ型不純物注入層（１１ａ）の上面に、第１
高融点ゲートパターン（１４）と第２金属ゲートパター
ン（１５）を順次に蒸着するとともに、ホトレジスト膜
（１３）の上面に第１高融点材料（１４ａ）と第２金属
材料（１５ａ）を順次に蒸着した状態を示す。
去した後、オーバーハング（１３ａ）を有するホトレジ
スト膜パターン（１３）を形成した状態を示す。図３
（Ｃ）はオーバーハング（１３ａ）を有するホトレジス
ト膜パターン（１３）を利用して、ガリウム砒素の基板
（１１）のｎ型不純物注入層（１１ａ）の上面に、第１
高融点ゲートパターン（１４）と第２金属ゲートパター
ン（１５）を順次に蒸着するとともに、ホトレジスト膜
（１３）の上面に第１高融点材料（１４ａ）と第２金属
材料（１５ａ）を順次に蒸着した状態を示す。
【００２８】図３（Ｄ）はホトレジスト膜パターン（１
３）はその上面に蒸着された第１高融点材料（１４ａ）
と第２金属材料（１５ａ）をリフトオフしてゲートパタ
ーンである第１高融点ゲートパターン（１４）と第２金
属ゲートパターン（１５）の２層構造を形成した状態を
示す。
３）はその上面に蒸着された第１高融点材料（１４ａ）
と第２金属材料（１５ａ）をリフトオフしてゲートパタ
ーンである第１高融点ゲートパターン（１４）と第２金
属ゲートパターン（１５）の２層構造を形成した状態を
示す。
【００２９】図３（Ｅ）は第１高融点ゲートパターン
（１４）と第２金属ゲートパターン（１５）のゲートパ
ターンの両側に若干間隔をあけてホトレジスト膜（１
６）を形成し、ゲートパターンとホトレジスト膜（１
６）をマスクにして高濃度ｎ型不純物をイオン注入する
ことにより、ソースとドレーンの領域を形成し、その
後、高濃度ｎ型不純物を活性化するために８００℃〜８
５０℃で熱処理した状態を示す。図３（Ｆ）はソースと
ドレーンの領域になる高濃度ｎ型不純物注入層（１１
ｂ）の上面にオーミックコンタクト（１７）を形成する
ことにより、ガリウム砒素ＭＥＳ電界効果トランジスタ
ーを完成した状態を示す。
（１４）と第２金属ゲートパターン（１５）のゲートパ
ターンの両側に若干間隔をあけてホトレジスト膜（１
６）を形成し、ゲートパターンとホトレジスト膜（１
６）をマスクにして高濃度ｎ型不純物をイオン注入する
ことにより、ソースとドレーンの領域を形成し、その
後、高濃度ｎ型不純物を活性化するために８００℃〜８
５０℃で熱処理した状態を示す。図３（Ｆ）はソースと
ドレーンの領域になる高濃度ｎ型不純物注入層（１１
ｂ）の上面にオーミックコンタクト（１７）を形成する
ことにより、ガリウム砒素ＭＥＳ電界効果トランジスタ
ーを完成した状態を示す。
【００３０】図４はリフトオフ法により形成された高融
点ゲートのガリウム砒素に対するショットキー特性を示
す。これは、高融点金属であるタングステン（Ｗ）、窒
化タングステン（ＷＮ），タングステン−硅素−窒素化
合物（ＷＳｉＮ），ｎ型ガリウム砒素のダイオードを製
造し、ファーナスアニールをした後、ダイオードのショ
ットキー特性を測定して求めたダイオード信頼度指数
（ｉｄｅａｌｉｔｙ ｆａｃｔｏｒ）とショットキー障
壁高さを示したものである。図から、約８５０℃までは
ダイオード信頼度指数とショットキー障壁高さが熱的に
安定しており、従来のスパッタリングにより形成された
高融点金属は８００℃までは熱的に安定している。
点ゲートのガリウム砒素に対するショットキー特性を示
す。これは、高融点金属であるタングステン（Ｗ）、窒
化タングステン（ＷＮ），タングステン−硅素−窒素化
合物（ＷＳｉＮ），ｎ型ガリウム砒素のダイオードを製
造し、ファーナスアニールをした後、ダイオードのショ
ットキー特性を測定して求めたダイオード信頼度指数
（ｉｄｅａｌｉｔｙ ｆａｃｔｏｒ）とショットキー障
壁高さを示したものである。図から、約８５０℃までは
ダイオード信頼度指数とショットキー障壁高さが熱的に
安定しており、従来のスパッタリングにより形成された
高融点金属は８００℃までは熱的に安定している。
【００３１】
【発明の効果】本発明によれば、ガリウム砒素ＭＥＳ電
界効果トランジスタの製造工程が簡単になる。ゲートパ
ターンを形成するとき、ガリウム砒素の基板はイオン損
傷を与えないので、リーク電流が生じない。また、高融
点特性が優れたＧａＡｓ半導体素子を提供することがで
きる。
界効果トランジスタの製造工程が簡単になる。ゲートパ
ターンを形成するとき、ガリウム砒素の基板はイオン損
傷を与えないので、リーク電流が生じない。また、高融
点特性が優れたＧａＡｓ半導体素子を提供することがで
きる。
【００３２】また、２層構造のゲートを利用した場合に
は、ゲート抵抗が低いため、超高速度動作のディジタル
集積素子またはマイクロウエーブ素子の製造にも適応で
きる。
は、ゲート抵抗が低いため、超高速度動作のディジタル
集積素子またはマイクロウエーブ素子の製造にも適応で
きる。
【図１】本発明一実施例の高融点ゲートの製造工程を説
明する説明図である。
明する説明図である。
【図２】２層高融点ゲートの製造工程を説明する説明図
である。
である。
【図３】ＧａＡｓ ＭＥＳ ＦＥＴの製造工程を説明す
る説明図である。
る説明図である。
【図４】ＧａＡｓダイオードのショットキー特性を示す
図である。
図である。
【図５】従来のゲート製造工程を説明する説明図であ
る。
る。
１ ＧａＡｓ基板 ２ フォトレジスト ３ 高融点ゲート
フロントページの続き (72)発明者 チョル スン 朴 大韓民国 大田市 ユソン区 ドリョン洞 383−３ ウソンアパート ナンバー102 −203 (72)発明者 ドージン 金 大韓民国 大田市 中区 オリュ洞 175 −１ 三星アパート ナンバー６−1309 (72)発明者 ジン ヨン カン 大韓民国 大田市 ユソン区 ドリョン洞 383−３ ウソンアパート ナンバー102 −503
Claims (14)
- 【請求項１】 ＧａＡｓ基板（１１）にｎ型不純物注入
層（１１ａ）を形成するステップと、 オーバーハング（１３ａ）を有するホトレジスト膜（１
３）を形成するステップと、 第１高融点材料（１４ａ）と第２金属材料（１５ａ）を
順次に蒸着した後、リフトオフ法で第１高融点ゲート
（１４）と第２金属ゲート（１５）を有する２層ゲート
を規定するステップと、 ソースとドレーン領域（１１ｂ）を形成するステップ
と、 前記ソースとドレーン領域（１１ｂ）上にオーミックコ
ンタクト（１７）を形成するステップとを備えたことを
特徴とするガリウム砒素半導体素子の製造方法。 - 【請求項２】 請求項１において、ホトレジスト膜（１
３）のオーバーハング（１３ａ）は、モノクロロベンゼ
ンで５〜１５分間処理した後、露光して形成したことを
特徴とするガリウム砒素半導体素子の製造方法。 - 【請求項３】 請求項１において、リフトオフは有機溶
媒内で行うことを特徴とするガリウム砒素半導体素子の
製造方法。 - 【請求項４】 請求項１において、第１高融点ゲート
（１４）はタングステン，タングステンアルミニウム合
金，硅化タングステン，窒化タングステンおよびタング
ステン−硅素−窒素化合物のうちの１つをイオンビーム
蒸着して形成したことを特徴とするガリウム砒素半導体
素子の製造方法。 - 【請求項５】 請求項１において、第１高融点ゲート
（１４）はタングステン，タングステンアルミニウム合
金，硅化タングステン，窒化タングステン，およびタン
グステン−硅素−窒素化合物のうちの１つを電子線蒸着
して形成したことを特徴とするガリウム砒素半導体素子
の製造方法。 - 【請求項６】 請求項４または請求項５のいずれかの項
において、第１高融点ゲート（１４）は５００Å〜３０
００Åの厚さに蒸着されることを特徴とするガリウム砒
素半導体素子の製造方法。 - 【請求項７】 請求項１において、第２金属ゲート（１
５）は銀，アルミニウム，白金，ニッケル，タングステ
ン，または金のうちのいずれか１つを真空蒸着法により
蒸着して形成したことを特徴とするガリウム砒素半導体
素子の製造方法。 - 【請求項８】 請求項１において、第２金属ゲート（１
５）は銀，アルミニウム，白金，ニッケル，タングステ
ン，または金のうちのいずれか１つを電子線蒸着法によ
り形成したことを特徴とするガリウム砒素半導体素子の
製造方法。 - 【請求項９】 請求項７または請求項８のいずれかの項
において、第２金属ゲート（１５）は２０００Å〜５０
００Åの厚さに蒸着されることを特徴とするガリウム砒
素半導体素子の製造方法。 - 【請求項１０】 ガリウム砒素の基板（１１）にｎ型不
純物注入層（１１ａ）を形成するステップと、 オーバーハング（１３ａ）を有するホトレジスト膜（１
３）を形成するステップと、 有機溶媒を用いたリフトオフ法により高融点物質よりな
る単一層の高融点ゲート（１４）を規定するステップ
と、 ソースとドレーン領域（１１ｂ）を形成するステップ
と、 前記ソースとドレーン領域（１１ｂ）上にオーミックコ
ンタクト（１７）を形成するステップとを備えたことを
特徴とするガリウム砒素半導体素子の製造方法、 - 【請求項１１】 請求項１０において、ホトレジスト膜
（１３）のオーバーハング（１３ｄ）はモノクロロベン
ゼンで５〜１５分間処理した後、露光して形成したこと
を特徴とするガリウム砒素半導体素子の製造方法。 - 【請求項１２】 請求項１０において、高融点ゲート
（１４）はタングステン，タングステンアルミニウム合
金，硅化タングステン，窒化タングステン，またはタン
グステン−硅素−窒素化合物のうちの１つをイオンビー
ム蒸着して形成したことを特徴とするガリウム砒素半導
体素子の製造方法。 - 【請求項１３】 請求項１０において、高融点ゲート
（１４）はタングステン，タングステンアルミニウム合
金，硅化タングステン，窒化タングステン，タングステ
ン−硅素−窒素化合物のうちの１つを電子線蒸着法によ
り形成されることを特徴とするガリウム砒素半導体素子
の製造方法。 - 【請求項１４】 請求項１２または請求項１３のいずれ
かの項において、高融点ゲート（１４）は２００Å〜５
００Åの厚さに蒸着されることを特徴とするガリウム砒
素半導体素子の製造方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019900003291A KR920007357B1 (ko) | 1990-03-12 | 1990-03-12 | 내열성 게이트를 이용한 갈륨비소 반도체 소자의 제조방법 |
| KR1990-3291 | 1990-03-12 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05211171A true JPH05211171A (ja) | 1993-08-20 |
Family
ID=19296904
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3046966A Pending JPH05211171A (ja) | 1990-03-12 | 1991-03-12 | ガリウム砒素半導体素子の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JPH05211171A (ja) |
| KR (1) | KR920007357B1 (ja) |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54121114A (en) * | 1978-02-24 | 1979-09-20 | Ibm | Method of correcting developing profile of photoresist |
| JPS55105326A (en) * | 1979-02-07 | 1980-08-12 | Matsushita Electronics Corp | Manufacturing method of electrode of semiconductor device |
| JPS57204123A (en) * | 1981-06-10 | 1982-12-14 | Hitachi Ltd | Forming method for resist stencil mask |
| JPS5950567A (ja) * | 1982-09-16 | 1984-03-23 | Hitachi Ltd | 電界効果トランジスタの製造方法 |
| JPS59119765A (ja) * | 1982-12-27 | 1984-07-11 | Fujitsu Ltd | 電界効果型半導体装置の製造方法 |
| JPS6068662A (ja) * | 1983-09-26 | 1985-04-19 | Toshiba Corp | 半導体装置およびその製造方法 |
| JPS61150281A (ja) * | 1984-12-24 | 1986-07-08 | Toshiba Corp | 半導体装置の製造方法 |
| JPS61201428A (ja) * | 1985-03-04 | 1986-09-06 | Mitsubishi Electric Corp | 逆台形パタ−ン形成方法 |
-
1990
- 1990-03-12 KR KR1019900003291A patent/KR920007357B1/ko not_active IP Right Cessation
-
1991
- 1991-03-12 JP JP3046966A patent/JPH05211171A/ja active Pending
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54121114A (en) * | 1978-02-24 | 1979-09-20 | Ibm | Method of correcting developing profile of photoresist |
| JPS55105326A (en) * | 1979-02-07 | 1980-08-12 | Matsushita Electronics Corp | Manufacturing method of electrode of semiconductor device |
| JPS57204123A (en) * | 1981-06-10 | 1982-12-14 | Hitachi Ltd | Forming method for resist stencil mask |
| JPS5950567A (ja) * | 1982-09-16 | 1984-03-23 | Hitachi Ltd | 電界効果トランジスタの製造方法 |
| JPS59119765A (ja) * | 1982-12-27 | 1984-07-11 | Fujitsu Ltd | 電界効果型半導体装置の製造方法 |
| JPS6068662A (ja) * | 1983-09-26 | 1985-04-19 | Toshiba Corp | 半導体装置およびその製造方法 |
| JPS61150281A (ja) * | 1984-12-24 | 1986-07-08 | Toshiba Corp | 半導体装置の製造方法 |
| JPS61201428A (ja) * | 1985-03-04 | 1986-09-06 | Mitsubishi Electric Corp | 逆台形パタ−ン形成方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR920007357B1 (ko) | 1992-08-31 |
| KR910017621A (ko) | 1991-11-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5970370A (en) | Manufacturing capping layer for the fabrication of cobalt salicide structures | |
| US4141022A (en) | Refractory metal contacts for IGFETS | |
| US5736461A (en) | Self-aligned cobalt silicide on MOS integrated circuits | |
| US4920073A (en) | Selective silicidation process using a titanium nitride protective layer | |
| US4545115A (en) | Method and apparatus for making ohmic and/or Schottky barrier contacts to semiconductor substrates | |
| KR100235361B1 (ko) | 반도체 장치 제조 방법(Method of fabricating semiconductor device) | |
| JP2673109B2 (ja) | 自己整列型のｔ−ゲートガリウム砒素の金属半導体の電界効果トランジスタの製造方法 | |
| US4997779A (en) | Method of making asymmetrical gate field effect transistor | |
| KR100280905B1 (ko) | 이온금속 플라즈마 증착을 이용한 금속 샐리사이드 공정 | |
| US5225360A (en) | Manufacturing method of self-aligned GaAs FET using refractory gate of dual structure | |
| US5389564A (en) | Method of forming a GaAs FET having etched ohmic contacts | |
| JPH0621099A (ja) | ＧａＡｓ ＭＥＳＦＥＴの製造方法 | |
| US5229323A (en) | Method for manufacturing a semiconductor device with Schottky electrodes | |
| JPH0653241A (ja) | 電界効果トランジスタの製造方法 | |
| JPH05211171A (ja) | ガリウム砒素半導体素子の製造方法 | |
| US5350711A (en) | Method of fabricating high temperature refractory metal nitride contact and interconnect structure | |
| JP4147441B2 (ja) | 化合物半導体装置 | |
| KR100190060B1 (ko) | 실리사이드 형성 방법 | |
| JP3035917B2 (ja) | 電界効果型半導体装置及びその製造方法 | |
| KR20030086932A (ko) | 트랜지스터용 게이트 구조체 및 그 제조 방법 | |
| JP2002261044A (ja) | 半導体装置の製造方法および半導体装置 | |
| JP3072335B2 (ja) | 電界効果トランジスタの製造方法 | |
| JP4280121B2 (ja) | 半導体装置の製造方法 | |
| JPH05167063A (ja) | オーミック電極とその形成方法及び半導体装置 | |
| JP2567845B2 (ja) | 電界効果トランジスタの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19950908 |