JPH05208292A - 多層はんだ材箔とその製造方法 - Google Patents

多層はんだ材箔とその製造方法

Info

Publication number
JPH05208292A
JPH05208292A JP1557992A JP1557992A JPH05208292A JP H05208292 A JPH05208292 A JP H05208292A JP 1557992 A JP1557992 A JP 1557992A JP 1557992 A JP1557992 A JP 1557992A JP H05208292 A JPH05208292 A JP H05208292A
Authority
JP
Japan
Prior art keywords
solder material
layer
foil
core material
material foil
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP1557992A
Other languages
English (en)
Inventor
Akira Hayashi
明 林
Akira Mori
暁 森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Materials Corp
Original Assignee
Mitsubishi Materials Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Materials Corp filed Critical Mitsubishi Materials Corp
Priority to JP1557992A priority Critical patent/JPH05208292A/ja
Publication of JPH05208292A publication Critical patent/JPH05208292A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457Solder materials or compositions; Methods of application thereof
    • H05K3/3478Applying solder preforms; Transferring prefabricated solder patterns

Landscapes

  • Pressure Welding/Diffusion-Bonding (AREA)

Abstract

(57)【要約】 【目的】 はんだ付け時のボイド発生量を低減でき、大
型半導体素子を高い信頼性でダイボンドしたり、高い信
頼性でパッケージ内に気密封止することができるように
する。 【構成】 鉛または鉛合金を主成分とした芯材にはんだ
材からなる表面材を圧力を加えつつ接合した。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、例えば大型ICやLS
I等の大型半導体素子をダイボンドしたり、これら半導
体素子をパッケージ内に封入するために蓋をはんだ付け
する際などに好適に使用できる多層はんだ材箔とその製
造方法に関する。
【0002】
【従来の技術と発明が解決しようとする課題】例えば、
20mm角以上の大きさの大型半導体素子(チップ)を
用いた半導体装置において、半導体素子をセラミックス
製のパッケージに固定する方法としては、図3に示すよ
うな、いわゆるダイボンディング法が採用されている。
この方法は、予めパッケージ1の所定位置に銀メッキ2
等を施しておき、この銀メッキ2上にはんだ材箔3を介
して半導体素子4を載置し、前記はんだ材箔3を加熱溶
融することにより、半導体素子4をパッケージ1に固定
する方法である。この方法では、ダイボンド部5の信頼
性、特に寿命特性を確保するために、通常、鉛95重量
%−錫5重量%(融点314℃)の組成のはんだ材箔が
用いられていた。
【0003】ところで近年、半導体素子の集積度が高ま
り、半導体素子からの発熱量が増大するにつれ、パッケ
ージ1と素子4との熱膨張量の差が大きくなり、ダイボ
ンド部5の信頼性が不十分となってきた。例えば、従来
のはんだ材箔3を用いた場合は、図4に示すように、は
んだ付け時に微少なボイド6が生じる。半導体素子4か
らの発熱量が小であった時には、このボイド6がダイボ
ンド部5の信頼性に与える影響は小さかったが、素子4
の発熱量が増大してパッケージ1と素子4の熱膨張量の
差が大になると、このボイド6の部分から亀裂等が発生
して接合状態が損なわれるためダイボンド部5の信頼性
が損なわれていた。
【0004】また半導体素子4をパッケージ1内に封止
するには、一般に図5に示すように、パッケージ1に形
成された凹部7に半導体素子4を取り付け、この凹部7
の開口をFe−42Ni(鉄を主成分としニッケルが4
2重量%配合されていることを示す。以下同様。)製の
蓋8をはんだ材付けすることにより封止していた。とこ
ろで半導体素子4は大型化してもパッケージ1のサイズ
を大きくすることは避けなければならないので、半導体
素子4の大型化に伴い、図6(a)に示す状態から
(b)に示す状態に蓋8とパッケージ1との重なり代1
2が狭くなりつつある。このため蓋8のはんだ付けに前
記はんだ材を用いると、はんだ付け時に発生したボイド
6により気密性が損なわれる可能性が増大して信頼性が
低下する危惧があった。
【0005】本発明は前記事情に鑑みてなされたもの
で、集積度の高い半導体素子を高い信頼性でダイボンド
したり、高い信頼性でパッケージ内に気密封止すること
ができる多層はんだ材箔とその製造方法を提供すること
を目的とする。
【0006】
【課題を解決するための手段】本発明者らは前記課題を
解決すべく鋭意研究を重ねた結果、ボイドの発生量はは
んだ材の溶解量とはんだ材中の酸素濃度などに依存して
いることの知見を得、本願発明に想到した。
【0007】本発明の多層はんだ材箔は、鉛または鉛合
金を主成分とした芯材層の表面にはんだ材からなる表面
層が圧接されたものである。表面層は、芯材層の片面の
みに設けられていても表裏両面に設けられていても良
い。また表面層は芯材層に直接接するように設けられて
いても良いが、これらの間に、酸素を含まない適宜な層
を介して設けても良い。表面層をなすはんだ材は芯材層
をなす材料よりも融点が低いものであることが望まし
い。表面層をなす材料と芯材層をなす材料の融点の差は
10℃以上あることが望ましい。本発明の多層はんだ材
箔は、鉛または鉛合金を主成分とした芯材にはんだ材か
らなる表面材を圧力を加えつつ接合することによって製
造できる。このように製造する場合、芯材と表面材を接
合する直前に、接合される面を処理して新生面とすると
良い。この処理法としては、スコッチブライト(住友3
M社製)等の研磨材を用いて当該面を研磨する方法があ
る。この後、接合される面を溶剤で洗浄するとより良い
結果が得られる。この時の溶剤としては、アセトン、ト
ルエン等の各種有機溶剤が好適に用いられる。前記圧力
を加えつつ接合する方法としては、圧延法が好適であ
る。圧延法によって多層はんだ材箔を製造する場合は、
少なくとも1回は25%以上の圧下率で圧延を行うこと
が望ましい。圧下率が25%以上の圧延を全く行わない
と、冷間圧延法では芯材層と表面層とが全く接合しない
か、部分的に剥離を生じてしまう。
【0008】
【作用】請求項1の多層はんだ材箔は、鉛または鉛合金
を主成分とした芯材層の表面にはんだ材製の表面層が圧
接されたものなので、ダイボンドされた部分や蓋付けさ
れた部分に生じる応力を緩和するために必要なこれらの
部分の厚さを鉛、鉛合金からなる軟質の芯材層によって
確保できる。この結果この多層はんだ材箔によれば、は
んだ材の量を減らすことができる。従ってこの多層はん
だ材箔によれば、はんだ付け時のボイド発生量を低減で
きる。またこの請求項1の多層はんだ材箔は、芯材層と
表面層が圧接されたものなので、芯材層と表面層との接
合をこれらを酸化性雰囲気にさらさずに行うことがで
き、芯材層と表面層との界面に酸化膜が介在し難い。芯
材層の表面に酸化膜が存在すると、はんだ材が溶解した
ときはじかれて玉状になってしまい、この結果はんだ材
の層にボイドが発生する。この多層はんだ材箔では、製
造時に酸化膜が生成するのを避けることができるので、
この問題を回避できる。従ってこの点でもこの多層はん
だ材箔は、ボイドが発生し難いものとなる。請求項2の
多層はんだ材箔は、表面層をなすはんだ材として芯材層
をなす材料よりも融点が低いものを用いたので、ろう付
け時には、表面層のみを溶解させることができる。請求
項3の製造方法では、鉛または鉛合金を主成分とした芯
材にはんだ材製の表面材を圧力を加えて接合するので、
芯材と表面材とを酸化雰囲気にさらさずにこれらを接合
でき、これらの界面に酸化膜が生じるのを防止できる。
請求項4の製造方法では、芯材に表面材を接合する直前
に、接合する面を処理して新生面とするので、芯材と表
面材との間に酸化膜が介在するのをより確実に防止でき
る。さらに請求項5の製造方法では、接合面を処理して
新生面を形成したあと接合面を溶剤で処理するので、そ
れら面を脱脂することができ芯材と表面材とをより清浄
な状態で接合できる。加えて請求項6の製造方法では、
芯材と表面材とを圧延によって接合するので、安定した
品質の物を大量に安価に生産できる。請求項7の製造方
法では、少なくとも1回、25%以上の圧下率で圧延を
行うので、冷間圧延法により、芯材に表面材を確実にク
ラッドできる。
【0009】
【実施例】以下、図面を参照して本発明の多層はんだ材
箔とその製造方法を詳しく説明する。
【0010】(実施例1)まず下記表1に示した組成の鉛
合金を予備成形して、厚さ20mm、幅50mm、長さ
100mmの芯材を作成した。他方下記表1に示した組
成のはんだ材を予備成形して、厚さ1mm、幅50m
m、長さ100mmの表面材を作成した。前記芯材の表
裏両面と表面材の表面をスコッチブライトで研磨し、つ
いでアセトンで拭いた。この後直ちに、芯材の表裏両面
に表面材の表面が接するようにこれらを重ね合わせた。
ついでこの積層物の一端をハンマーでたたいて、図1に
示すようにテーパー状に成形し、その先端を11mmに
した。このものを複数製作し、これらを圧下率を変えて
圧延機に1回ずつかけて良好なクラッドを行えるか否か
を調べた。試みた圧下率は5%、10%、20%、22
%、28%、29%および30%であった。結果を表1
に示す。
【0011】
【表1】
【0012】この結果から、芯材に表面材をクラッドす
るには圧下率を25%以上に設定する必要があることが
判明した。なお圧下率が不足の場合は、芯材のみ圧延さ
れ表面材は圧延されなかった。
【0013】(実施例2)図2に示したような、芯材層
21の表裏面に表面層22を設けた三層構造のはんだ材
箔を圧延法により作成した。各三層構造はんだ材箔の仕
様は下記表2に示す通りであった。他方比較のために、
蒸着法により三層構造のはんだ材箔を、圧延法により単
層のはんだ材箔を作成した。そしてこれらはんだ材箔を
用いて、ダイボンドおよび蓋付けを行い、その評価を行
った。これら作成されたはんだ材箔の構成、はんだ材箔
の製造方法、ダイボンドした試料の作成方法および蓋付
けした試料の作成方法、それらの評価方法、および試験
結果を以下に示す。
【0014】
【表2】
【0015】圧延法による三層構造のはんだ材箔の製造
方法 所定の組成になるように計量した各成分元素を、窒素ガ
ス雰囲気下で、グラファイト製るつぼに投入し高周波溶
解炉で溶解した。これをグラファイト製モールドで鋳造
することにより、芯材層となる芯材と表面層となる表面
材を製造した。つぎにこれら素板をそれぞれ表3に示す
厚さまでそれぞれ圧延した。
【0016】
【表3】
【0017】つぎにこれら素板の表面をスコッチブライ
トで研磨し、その後、アセトン中で洗浄した。この後、
表面材2枚で芯材を挟み、これを圧延した。第1回目の
圧延処理は、圧下率を約50%に設定して行った。その
後の圧下率は適当に設定し、所定の厚さのはんだ材箔と
なるまで圧延を繰り返した。この圧延処理は室温で行っ
た。得られた三層構造のはんだ材箔の各層の厚さは、上
記表2に示した通りである。
【0018】真空蒸着法による三層構造のはんだ材箔の
製造方法 まず所定の組成、厚さを有する芯材層となる板材を製作
した。他方、3つの抵抗加熱式ボートを有する真空蒸着
装置に表面層となる金属材をセットした。ついでこの真
空蒸着装置に、芯材層となる板材をセットし、順次ボー
トを加熱して、芯材層の表裏に所定の厚さの表面層を蒸
着し、3層構造のはんだ材箔を作成した。この蒸着処理
時の真空度は5×10-4Paであった。
【0019】圧延法による単層構造のはんだ材箔の製造
方法 所定の組成となるように計量した各成分をグラファイト
るつぼに入れて窒素雰囲気中で高周波溶解炉で溶解し、
ついでグラファイトモールドに流し込み板状に鋳造し
た。ついでこれを圧延して所定の厚さの単層構造のはん
だ材箔を得た。
【0020】ダイボンド作業方法 表2のはんだ材箔を22mm×22mmの正方形に
切断した。 シリコンウエハ(厚さ0.5mm)の裏面にチタン
を厚さ0.1μmに、ニッケルを厚さ2μmに、金を厚
さ0.2μmにスパッタ法でメタライズした。ついでこ
のシリコンウエハを20mm×20mmにダイシングし
た。 Fe−42%Ni合金からなる厚さ0.15mmの
板に金メッキを施した。 この金メッキされた板に前記の正方形に切断され
たはんだ材箔を用いてのダイシングされたシリコンウ
エハをダイボンドした。この作業は窒素雰囲気で行っ
た。 またこの時の温度条件は次の通りであった。 圧延法による三層構造のはんだ材箔の場合……210℃に1分間保持 蒸着法による三層構造のはんだ材箔の場合…… 同上 圧延法による単層構造のはんだ材箔の場合……310℃に1分間保持
【0021】ダイボンド試料の評価方法 軟X線でダイボンド部の欠陥率(ダイボンド部5全体に
対するボイド6の占める面積の割合)を測定した。この
評価は、各はんだ材箔について50個ずつ行った。結果
を表4に示す。
【0022】蓋付け作業方法 Fe−42%Ni合金からなる板体(幅×長さ×厚
さ=25mm×25mm×0.15mm)の表面にニッ
ケルメッキを施し、蓋8を作成した。 セラミックス製のパッケージ1を準備し、このパッ
ケージ1の蓋8がはんだ付けされる部分(凹部7の開口
部の外周側、窓枠状の部分で、内側に23.4mm×2
3.4mmの抜けがある外周25mm×25mmの部
分)にニッケルと金を順次メタライズした。 表2のはんだ材箔を、内側23.4mm×23.4
mmが打ち抜かれた外形25mm×25mmの窓枠状に
切断した。 このはんだ材箔をパッケージ1と蓋8との間に挟ん
で、これらをクリップで押さえ、窒素雰囲気下で加熱し
た。 温度条件は次の通りであった。 圧延法による三層構造のはんだ材箔の場合……210℃に1分間保持 蒸着法による三層構造のはんだ材箔の場合…… 同上 圧延法による単層構造のはんだ材箔の場合……310℃に1分間保持
【0023】蓋付け作業の評価方法 A.グロスリーク試験 125℃の不活性液体(フロン;住友3M社製フロリナ
ート)中に、蓋付けしたサンプルを2分間浸漬し、連続
した気泡が発生するか否かを観察した。各はんだ材箔毎
に50個づつ試験を行い、リークした試料の割合を調べ
た。結果を表4に示す。B.Heリーク試験 6気圧のHe中に蓋付けした試料を6時間晒し、Heリ
ークディテクターでHeリーク量を測定した。リーク量
が1×10-7atm・cc/secのものを合格とした。各はんだ
材箔毎に50個づつ試験を行い、不良となった試料の割
合を調べた。結果を表4に示す。
【0024】
【表4】
【0025】表4の結果から、圧延法により製造した三
層構造のはんだ材箔を用いるとダイボンド部5にボイド
6等の欠陥が発生し難いこと、また高い信頼性でパッケ
ージ内に気密封止できることが判明した。
【0026】
【発明の効果】請求項1の多層はんだ材箔は、鉛または
鉛合金を主成分とした芯材層の表面にはんだ材製の表面
層が圧接されたものなので、ダイボンドされた部分や蓋
付けされた部分に生じる応力を緩和するために必要な厚
さを芯材層の部分で確保できる。この結果この多層はん
だ材箔によれば、はんだ材の量を減らすことができる。
従ってこの多層はんだ材箔によれば、はんだ付け時のボ
イド発生量を低減できる。またこの請求項1の多層はん
だ材箔は、芯材層と表面層が圧接されたものなので、芯
材層と表面層との接合をこれらを酸化性雰囲気にさらさ
ずに行うことができ、芯材層と表面層との界面に酸化膜
が介在し難い。このようにこの多層はんだ材箔では、製
造時に酸化膜が生成するのを避けることができるので、
酸化膜によりはんだ材がはじかれる問題を回避できる。
従ってこの点でもこの多層はんだ材箔は、ボイドが発生
し難いものとなる。よって請求項1の多層はんだ材箔
は、大型半導体素子を高い信頼性でダイボンドしたり、
高い信頼性でパッケージ内に気密封止することができる
ものとなる。請求項2の多層はんだ材箔は、表面層をな
すはんだ材が芯材層をなす材料よりも融点が低いものな
ので、ろう付け時には、表面層のみを溶解させることが
できる。従ってこの多層はんだ材箔によれば、前記請求
項1の多層はんだ材箔の効果を確実に実現できる。請求
項3の製造方法では、鉛または鉛合金を主成分とした芯
材にはんだ材製の表面材を圧力を加えて接合するので、
芯材と表面材とを酸化雰囲気にさらさずにこれらを接合
でき、これらの界面に酸化膜が生じるのを防止できる。
従ってこの製造方法によれば、はんだ付け時のボイド発
生量が少なく、大型半導体素子を高い信頼性でダイボン
ドしたり、高い信頼性でパッケージ内に気密封止するこ
とができる多層はんだ材箔を確実に製造できる。請求項
4の製造方法では、芯材に表面材を接合する直前に、接
合する面を処理して新生面とするので、芯材と表面材と
の間に酸化膜が介在するのをより確実に防止できる。さ
らに請求項5の製造方法では、接合面を処理して新生面
を形成したあと接合面を溶剤で処理するので、それら面
を脱脂することができ芯材と表面材とをより清浄な状態
で接合できる。加えて請求項6の製造方法では、芯材と
表面材とを圧延によって接合するので、安定した品質の
物を大量に安価に生産できる。請求項7の製造方法で
は、少なくとも1回、25%以上の圧下率で圧延を行う
ので、冷間圧延法により、芯材に表面材を確実にクラッ
ドできる。
【図面の簡単な説明】
【図1】実施例1の多層はんだ材箔の製造方法の一工程
を示す断面図。
【図2】実施例2の三層構造のはんだ材箔を示す断面
図。
【図3】一般的なダイボンド方法を説明するための図
で、(a)は一部断面図、(b)は一部断面図。
【図4】はんだ材を用いて半導体素子をダイボンドした
問題を説明するための図で、(a)は縦断面図、(b)
は(a)図中IV-IV線視横断面図。
【図5】はんだ材を用いてセラミックスパッケージを蓋
付けした場合の問題を説明するための図で、(a)は平
面図、(b)は縦断面図。
【図6】はんだ材を用いてセラミックスパッケージを蓋
付けした場合、半導体素子が大型化した時の問題を説明
するための図で、(a)は半導体素子が小さい場合を示
す平面図、(b)は半導体素子が大きい場合を示す平面
図。
【符号の説明】
21……芯材層 22……表面層

Claims (7)

    【特許請求の範囲】
  1. 【請求項1】 鉛または鉛合金を主成分とした芯材層の
    表面にはんだ材からなる表面層が圧接された多層はんだ
    材箔。
  2. 【請求項2】 前記表面層をなすはんだ材が芯材層をな
    す材料よりも融点が低いものであることを特徴とする請
    求項1記載の多層はんだ材箔。
  3. 【請求項3】 鉛または鉛合金を主成分とした芯材には
    んだ材からなる表面材を圧力を加えつつ接合したことを
    特徴とする多層はんだ材箔の製造方法。
  4. 【請求項4】 芯材と表面材を接合する直前に、接合さ
    れる面を処理して新生面とすることを特徴とする請求項
    3記載の多層はんだ材箔の製造方法。
  5. 【請求項5】 接合される面を処理して新生面を形成し
    たあとこの面を溶剤で洗浄することを特徴とする請求項
    4記載の多層はんだ材箔の製造方法。
  6. 【請求項6】 芯材と表面材とを圧延によって接合する
    ことを特徴とする請求項3記載の多層はんだ材箔の製造
    方法。
  7. 【請求項7】 少なくとも1回は25%以上の圧下率で
    圧延を行うことを特徴とする請求項6記載の多層はんだ
    材箔の製造方法。
JP1557992A 1992-01-30 1992-01-30 多層はんだ材箔とその製造方法 Withdrawn JPH05208292A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1557992A JPH05208292A (ja) 1992-01-30 1992-01-30 多層はんだ材箔とその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1557992A JPH05208292A (ja) 1992-01-30 1992-01-30 多層はんだ材箔とその製造方法

Publications (1)

Publication Number Publication Date
JPH05208292A true JPH05208292A (ja) 1993-08-20

Family

ID=11892644

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1557992A Withdrawn JPH05208292A (ja) 1992-01-30 1992-01-30 多層はんだ材箔とその製造方法

Country Status (1)

Country Link
JP (1) JPH05208292A (ja)

Similar Documents

Publication Publication Date Title
Lee et al. Au-In bonding below the eutectic temperature
US4640436A (en) Hermetic sealing cover and a method of producing the same
EP0194475A2 (en) Semiconductor die attach system
US7166497B2 (en) Electronic component package and method of manufacturing same
JPH11228245A (ja) 異種部材接合用接着剤組成物、同組成物により接合された異種部材からなる複合部材および同複合部材の製造方法
US6691911B2 (en) Method for hermetic sealing of electronic parts
JP3078544B2 (ja) 電子部品用パッケージ、その蓋体用の蓋材およびその蓋材の製造方法
US4096983A (en) Bonding copper leads to gold film coatings on alumina ceramic substrate
JPH08255973A (ja) セラミックス回路基板
Lee et al. A low temperature bonding process using deposited gold-tin composites
US4513905A (en) Integrated circuit metallization technique
EP1610380B1 (en) Hermetic seal cover and manufacturing method thereof
WO1994013595A1 (en) Fluxless soldering method
GB2061155A (en) Pressure-bonding metal and/or ceramic members by using an interposed silver foil
JPH05208292A (ja) 多層はんだ材箔とその製造方法
JP3407839B2 (ja) 半導体装置のはんだバンプ形成方法
JP3211425B2 (ja) はんだ材の製造方法およびはんだ材
JP4267684B1 (ja) パッケージ封止用のリッド及びその製造方法
JPH0146228B2 (ja)
JP2004207539A (ja) 電子部品収納用容器および電子装置
JP2671603B2 (ja) 無フラックスはんだ付け方法
JPS61181136A (ja) ダイボンデイング方法
JP4332047B2 (ja) 電子装置
JPH1197618A (ja) シリコンウェハーの接合方法
JPH0786444A (ja) 半導体用複合放熱基板の製造方法

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 19990408