JPH05206323A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH05206323A JPH05206323A JP1173992A JP1173992A JPH05206323A JP H05206323 A JPH05206323 A JP H05206323A JP 1173992 A JP1173992 A JP 1173992A JP 1173992 A JP1173992 A JP 1173992A JP H05206323 A JPH05206323 A JP H05206323A
- Authority
- JP
- Japan
- Prior art keywords
- electrode leads
- package
- outside
- external electrode
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】 面付実装薄形パッケージの外部電極リードを
外部からの機械的応力より保護し、変形することを防止
する。 【構成】 半導体チップと複数の電極リードを封止する
半導体パッケージにおいて、外部に引き出された複数の
電極リード末端部がパッケージング部材の保護体で囲ま
れた構造とすることにより、保護体で外部機械的応力を
これで吸収し、リード末端の変形をなくし、安定した実
装を可能とする。
外部からの機械的応力より保護し、変形することを防止
する。 【構成】 半導体チップと複数の電極リードを封止する
半導体パッケージにおいて、外部に引き出された複数の
電極リード末端部がパッケージング部材の保護体で囲ま
れた構造とすることにより、保護体で外部機械的応力を
これで吸収し、リード末端の変形をなくし、安定した実
装を可能とする。
Description
【０００１】
【産業上の利用分野】本発明は半導体パッケージにおけ
るアウターリードの外部応力による変形を防止する構造
を有する半導体装置に関する。
るアウターリードの外部応力による変形を防止する構造
を有する半導体装置に関する。
【０００２】
【従来の技術】従来の半導体装置においては、図１に示
すごとく、半導体チップとそれより周辺に引き出される
複数の電極リードを樹脂成形体などのパッケージング部
材１で封止する半導体パッケージング構造を有するが、
引き出された電極リードの末端部２は所定の形に屈曲加
工された状態でパッケージング部材の外部に露出する。
（１９８９年７月発行日立半導体面付実装マニュアルに
記載）
すごとく、半導体チップとそれより周辺に引き出される
複数の電極リードを樹脂成形体などのパッケージング部
材１で封止する半導体パッケージング構造を有するが、
引き出された電極リードの末端部２は所定の形に屈曲加
工された状態でパッケージング部材の外部に露出する。
（１９８９年７月発行日立半導体面付実装マニュアルに
記載）
【０００３】従来の半導体パッケージ構造で特に面実装
形パッケージでは、多ピン化およびパッケージの小形
化、薄形化により、外部電極リードが一層細く、薄いも
のとなっている。このために外部からの機械的応力に対
しきわめて弱く、変形し易いという問題があった。
形パッケージでは、多ピン化およびパッケージの小形
化、薄形化により、外部電極リードが一層細く、薄いも
のとなっている。このために外部からの機械的応力に対
しきわめて弱く、変形し易いという問題があった。
【０００４】
【発明が解決しようとする課題】解決しようとする問題
点は、半導体パッケージにおいて外部電極リードを外部
からの機械的応力から保護することであり、この保護す
るための手段をパッケージング部材と一体構造とするこ
とである。
点は、半導体パッケージにおいて外部電極リードを外部
からの機械的応力から保護することであり、この保護す
るための手段をパッケージング部材と一体構造とするこ
とである。
【０００５】
【課題を解決するための手段】本発明は、半導体チップ
と複数の電極リードをパッケージング部材で封止してな
る半導体装置であって、外部に引き出された複数の電極
リードの末端部はパッケージング部材の一部である保護
体により囲まれることを特徴とするものであり、これに
より電極リードの末端部が外部からの機械的応力により
容易に変形することがない。
と複数の電極リードをパッケージング部材で封止してな
る半導体装置であって、外部に引き出された複数の電極
リードの末端部はパッケージング部材の一部である保護
体により囲まれることを特徴とするものであり、これに
より電極リードの末端部が外部からの機械的応力により
容易に変形することがない。
【０００６】本発明は、前記半導体装置において、外部
に引き出された複数の電極リードの一部は屈曲した形で
外部に露出し、その末端部はパッケージング部材と一体
の保護体により支持され、または、保護体の凹部内に収
納されることにより、末端部が外部からの機械的応力が
直接に加えられることなく変形等を防止できる
に引き出された複数の電極リードの一部は屈曲した形で
外部に露出し、その末端部はパッケージング部材と一体
の保護体により支持され、または、保護体の凹部内に収
納されることにより、末端部が外部からの機械的応力が
直接に加えられることなく変形等を防止できる
【０００７】
【実施例】図２は、本発明の一実施例の半導体装置にお
けるパッケージ構造を示す斜視断面図である。３は半導
体（ＩＣ）チップ、２は外部電極リードでボンディング
ワイヤ６によりチップの電極に接続されている。５はパ
ッケージ本体（樹脂成形体）でチップおよび電極リード
の一部を封止している。４は保護体でパッケージ本体の
一部が延長されて枠体を形成し、本体（５）と枠体
（４）の間の窓状の部分で電極リード２の露出する末端
部を囲んでいる。この保護体により外部からの機械的応
力を吸収し外部電極リード２を保護する働きが得られ
る。この実施例では電極リードの露出する部分は屈曲さ
れ、各端部の接点となる底面がパッケージ本体底面と一
致するか、わずかに出る程度である。
けるパッケージ構造を示す斜視断面図である。３は半導
体（ＩＣ）チップ、２は外部電極リードでボンディング
ワイヤ６によりチップの電極に接続されている。５はパ
ッケージ本体（樹脂成形体）でチップおよび電極リード
の一部を封止している。４は保護体でパッケージ本体の
一部が延長されて枠体を形成し、本体（５）と枠体
（４）の間の窓状の部分で電極リード２の露出する末端
部を囲んでいる。この保護体により外部からの機械的応
力を吸収し外部電極リード２を保護する働きが得られ
る。この実施例では電極リードの露出する部分は屈曲さ
れ、各端部の接点となる底面がパッケージ本体底面と一
致するか、わずかに出る程度である。
【０００８】図３は本発明の一つの変形実施例の半導体
装置におけるパッケージ構造を示す正面断面図である。
この実施例では図２で示したパッケージ構造の外部電極
リード２を延長し、その先端を枠状の保護体４に埋め込
んだもので、本体（５）と枠体（４）との間の窓枠の部
分に電極リードがＵ字形に成形されて露出する。この電
極リードのＵ字形部分がスプリングの作用で配線基板に
接触して良好な接点をつくる。リード先端部は保護体に
より支持されるとともに外部からの機械的応力から保護
される。
装置におけるパッケージ構造を示す正面断面図である。
この実施例では図２で示したパッケージ構造の外部電極
リード２を延長し、その先端を枠状の保護体４に埋め込
んだもので、本体（５）と枠体（４）との間の窓枠の部
分に電極リードがＵ字形に成形されて露出する。この電
極リードのＵ字形部分がスプリングの作用で配線基板に
接触して良好な接点をつくる。リード先端部は保護体に
より支持されるとともに外部からの機械的応力から保護
される。
【０００９】図４は本発明の他の変形実施例の半導体装
置におけるパッケージ構造を示す正面断面図である。こ
の実施例では、図２で示したパッケージ構造の外部電極
リード２をＪ字形に曲げ、その先端を保護体（枠体）４
の凹部に下から収納したものである。これにより、電極
リードの先端部は保護体により保護され、同時にＪ字形
部分がスプリングの働きをなし、配線基板への実装の際
に基板との間に良好な接触力を得る。
置におけるパッケージ構造を示す正面断面図である。こ
の実施例では、図２で示したパッケージ構造の外部電極
リード２をＪ字形に曲げ、その先端を保護体（枠体）４
の凹部に下から収納したものである。これにより、電極
リードの先端部は保護体により保護され、同時にＪ字形
部分がスプリングの働きをなし、配線基板への実装の際
に基板との間に良好な接触力を得る。
【００１０】図５は、本発明を正方形フラットパッケー
ジに適用した場合の応用例の全体斜視図である。同図に
示すように、パッケージ本体５の四方向に保護体４が設
けられたもので、各保護体は図２、図３、図４で示した
いずれの形態であってもよく、全部の外部電極リードに
対して同様の保護的機能を有する。
ジに適用した場合の応用例の全体斜視図である。同図に
示すように、パッケージ本体５の四方向に保護体４が設
けられたもので、各保護体は図２、図３、図４で示した
いずれの形態であってもよく、全部の外部電極リードに
対して同様の保護的機能を有する。
【００１１】図６は、本発明の他の応用例であって、多
段に実装ができるパッケージ構造の正面断面図である。
この例では、外部電極リードの露出部分（２）が交互に
上下の方向にＵ字形に曲がるように形成してその先端部
を保護体（枠隊）４に埋め込むとともに、各保護体は上
下に位置合わせ用凹凸７を設けたもので、二つ以上のパ
ッケージを上下に重ねることにより、凹凸７が位置合わ
せと、組立て機能をもつことになり、同時に、上のパッ
ケージのリードと下のパッケージのリードとの接続を可
能とし、多段実装を実現できる。
段に実装ができるパッケージ構造の正面断面図である。
この例では、外部電極リードの露出部分（２）が交互に
上下の方向にＵ字形に曲がるように形成してその先端部
を保護体（枠隊）４に埋め込むとともに、各保護体は上
下に位置合わせ用凹凸７を設けたもので、二つ以上のパ
ッケージを上下に重ねることにより、凹凸７が位置合わ
せと、組立て機能をもつことになり、同時に、上のパッ
ケージのリードと下のパッケージのリードとの接続を可
能とし、多段実装を実現できる。
【００１２】
【発明の効果】以上説明した本発明によれば、ＩＣパッ
ケージの外部電極リードを保護体で取り囲むことによ
り、外部からの機械的応力を直接に外部電極リードに伝
えることなく、保護体が吸収するためにリード変形が発
生せず、安定した実装構造が得られる効果を奏する。ま
た、本発明によれば、複数の保護体付きパッケージを重
ねることにより、多段実装が可能となり、実装の高集積
化に寄与しうる。
ケージの外部電極リードを保護体で取り囲むことによ
り、外部からの機械的応力を直接に外部電極リードに伝
えることなく、保護体が吸収するためにリード変形が発
生せず、安定した実装構造が得られる効果を奏する。ま
た、本発明によれば、複数の保護体付きパッケージを重
ねることにより、多段実装が可能となり、実装の高集積
化に寄与しうる。
【図１】従来の面実装形パッケージング構造の一例を示
す斜視図である。
す斜視図である。
【図２】本発明の一実施例の半導体パッケージを示す斜
視断面図である。
視断面図である。
【図３】本発明の一つの変形実施例の半導体パッケージ
を示す正面断面図である。
を示す正面断面図である。
【図４】本発明の他の変形実施例の半導体パッケージを
示す正面断面図である。
示す正面断面図である。
【図５】本発明の一応用例の半導体パッケージを示す斜
視図である。
視図である。
【図６】本発明の他の応用例であって、多段に組合せる
複数の半導体パッケージの形態を示す正面断面図であ
る。
複数の半導体パッケージの形態を示す正面断面図であ
る。
１ 面実装形半導体装置のパッケージング部材（樹脂成
形体） ２ 外部電極リード ３ 半導体（ＩＣ）チップ ４ 保護体（樹脂成形体よりなる枠） ５ ＩＣチップを封止する樹脂成形体 ６ ボンディングワイヤ ７ 位置合せ用凹凸
形体） ２ 外部電極リード ３ 半導体（ＩＣ）チップ ４ 保護体（樹脂成形体よりなる枠） ５ ＩＣチップを封止する樹脂成形体 ６ ボンディングワイヤ ７ 位置合せ用凹凸
Claims (2)
- 【請求項１】 半導体チップとそれより周辺へ引き出さ
れる複数の電極リードをパッケージング部材で封止して
なる半導体装置であって、外部に引き出された複数の電
極リードの末端部は、パッケージング部材の一部である
保護体により囲まれていることを特徴とする半導体装
置。 - 【請求項２】 請求項１の半導体装置において、引き出
される複数の電極リードの一部は屈曲した形で外部に露
出し、その末端部がパッケージング部材と一体の保護体
により支持され、または、保護体の凹部内に収納されて
いる。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1173992A JPH05206323A (ja) | 1992-01-27 | 1992-01-27 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1173992A JPH05206323A (ja) | 1992-01-27 | 1992-01-27 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05206323A true JPH05206323A (ja) | 1993-08-13 |
Family
ID=11786403
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1173992A Withdrawn JPH05206323A (ja) | 1992-01-27 | 1992-01-27 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05206323A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015170823A (ja) * | 2014-03-10 | 2015-09-28 | セイコーインスツル株式会社 | 樹脂封止型半導体装置およびその製造方法 |
-
1992
- 1992-01-27 JP JP1173992A patent/JPH05206323A/ja not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015170823A (ja) * | 2014-03-10 | 2015-09-28 | セイコーインスツル株式会社 | 樹脂封止型半導体装置およびその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6175149B1 (en) | Mounting multiple semiconductor dies in a package | |
| US6297547B1 (en) | Mounting multiple semiconductor dies in a package | |
| US5686698A (en) | Package for electrical components having a molded structure with a port extending into the molded structure | |
| US20070048903A1 (en) | Multi-chip package type semiconductor device | |
| KR20040053902A (ko) | 멀티 칩 패키지 | |
| US20140210062A1 (en) | Leadframe-Based Semiconductor Package Having Terminals on Top and Bottom Surfaces | |
| US6803648B1 (en) | Integrated circuit packages with interconnects on top and bottom surfaces | |
| US5963782A (en) | Semiconductor component and method of manufacture | |
| US7084473B2 (en) | Semiconductor package with an optical sensor which may be fit inside an object | |
| JPH05206323A (ja) | 半導体装置 | |
| KR100338225B1 (ko) | 반도체장치 | |
| JPH0324750A (ja) | 半導体装置用パッケージのキャップ | |
| KR19990034731A (ko) | 리드 온 칩형 리드 프레임과 그를 이용한 패키지 | |
| JPH01169958A (ja) | 半導体パッケージ | |
| KR100475340B1 (ko) | 리드온칩패키지 | |
| KR100384080B1 (ko) | 반도체 패키지 | |
| JPH0366150A (ja) | 半導体集積回路装置 | |
| KR100567045B1 (ko) | 반도체 패키지 | |
| KR100206886B1 (ko) | 컬럼형 패키지 | |
| JPS649734B2 (ja) | ||
| KR20030045225A (ko) | 보조 리드를 구비하는 리드 프레임과 이를 포함하여형성된 이엘피 | |
| JPH07106462A (ja) | 半導体装置 | |
| JPS59228739A (ja) | 半導体装置 | |
| JPH0434956A (ja) | 半導体装置 | |
| JPH06349959A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990408 |