JPH05204742A - 主記憶装置 - Google Patents

主記憶装置

Info

Publication number
JPH05204742A
JPH05204742A JP1117092A JP1117092A JPH05204742A JP H05204742 A JPH05204742 A JP H05204742A JP 1117092 A JP1117092 A JP 1117092A JP 1117092 A JP1117092 A JP 1117092A JP H05204742 A JPH05204742 A JP H05204742A
Authority
JP
Japan
Prior art keywords
lock
memory
bus
command
address
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1117092A
Other languages
English (en)
Inventor
Atsushi Mabuchi
馬渕淳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP1117092A priority Critical patent/JPH05204742A/ja
Publication of JPH05204742A publication Critical patent/JPH05204742A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Multi Processors (AREA)

Abstract

(57)【要約】 【目的】 メモリアクセスによる使用時間以外の時間に
バスマスタがバスを占有することを防止できる。 【構成】 ロックテーブル10にメモリ部7に対して排
他制御を実行しているバスマスタの識別子11およびロ
ックアドレス12を登録しておく。アドレス参照ブロッ
ク9はバス4からメモリアクセスコマンドを入力したと
きにロックアドレス12の内容に基づきメモリ制御部8
を制御して排他制御を行わせる。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、情報処理装置の主記憶
装置に利用する。特に、主記憶装置のメモリの排他的制
御に関するものである。
【0002】
【従来の技術】従来、主記憶装置は、そのメモリの排他
制御方式としてバスを一つのバスマスタが占有し、他の
バスマスタのバス使用を許可しない方式を取っていた。
【0003】
【発明が解決しようとする課題】しかし、このような従
来の主記憶装置では、メモリの排他制御としてバスを占
有することによって実現していたためにバスマスタのメ
モリアクセスによるバス使用時間以外の時間、たとえば
内部処理を行っている時間もバスを引続き占有すること
になり、実際のバス使用が行われていないのにかかわら
ず、他のバスマスタのバス使用は許されない問題点があ
った。
【0004】本発明は上記の欠点を解決するもので、一
つのバスマスタのメモリアクセスによる使用時間以外の
時間にバスを占有することを防止できる主記憶装置を提
供することを目的とする。
【0005】
【課題を解決するための手段】本発明は、メモリ部と、
中央処理装置および周辺制御装置からバスを介して入力
するメモリアクセスコマンドに基づき上記メモリ部に対
するアクセス制御を行うメモリ制御部とを備えた主記憶
装置において、上記メモリアクセスコマンドは、上記メ
モリ部に対して排他制御をして書込を行うロックオンコ
マンドと、上記メモリ部に対して排他制御をして読出を
行うロックオフコマンドとを含み、上記ロックオンコマ
ンドおよび上記ロックオフコマンドはそれぞれ、上記メ
モリ部の排他制御を実行しようとするバスマスタの識別
子と、その実行しようとするメモリ領域を示すロックア
ドレスを含み、上記メモリ部の排他制御を実行している
バスマスタの識別子およびその実行しているメモリ領域
を示すロックアドレスを格納するロックテーブルと、上
記バスと上記メモリ制御部との間に挿入されこのバスか
ら上記メモリアクセスコマンドを入力しこのロックテー
ブルの内容に基づき上記メモリ制御部を制御して排他制
御を行わせるアドレス参照ブロックとを備えたことを特
徴とする。
【0006】また、本発明は、上記アドレス参照ブロッ
クは、上記バスから新規のロックオンコマンドを入力し
上記ロックテーブルに登録しこのロックテーブルに空き
がないときにはロックオン不能のステータス情報を返送
する手段と、上記バスからロックオフコマンドを入力し
それに含まれるバスマスタの識別子およびロックアドレ
スに対応する上記ロックテーブルの内容を削除し対応す
る内容がないときにはロックオフ不能のステータス情報
を返送する手段とを含むことができる。
【0007】さらに、本発明は、上記メモリ制御部は、
直接に上記バスに接続され、このバスから上記メモリア
クセスコマンドを入力し入力するイネーブル信号に基づ
き上記メモリに対して排他制御を行ってアクセスする手
段を含み、上記アドレス参照ブロックは上記バスから上
記メモリアクセスコマンドを入力し上記ロックテーブル
の内容に基づき上記イネーブル信号を出力する手段を含
むことができる。
【0008】
【作用】メモリアクセスコマンドは、メモリ部に対して
排他制御をして書込を行うロックオンコマンドと、メモ
リ部に対して排他制御をして読出を行うロックオフコマ
ンドとを含み、ロックオンコマンドおよびロックオフコ
マンドはそれぞれ、メモリ部の排他制御を実行しようと
するバスマスタの識別子と、その実行しようとするメモ
リ領域を示すロックアドレスを含む。ロックテーブルは
メモリ部の排他制御を実行しているバスマスタの識別子
およびその実行しているメモリ領域を示すロックアドレ
スを格納する。アドレス参照ブロックはバスとメモリ制
御部との間に挿入されバスからメモリアクセスコマンド
を入力しロックテーブルの内容に基づきメモリ制御部を
制御して排他制御を行わせる。
【0009】以上により一つのバスマスタのメモリアク
セスによる使用時間以外の時間にバスを占有することを
防止できる。
【0010】
【実施例】本発明の実施例について図面を参照して説明
する。図1は本発明一実施例主記憶装置のブロック構成
図である。図2は本発明の主記憶装置が適用される情報
処理装置のブロック構成図である。
【0011】図1および図2において、主記憶装置2
は、メモリ部7と、中央処理装置3および周辺制御装置
5からバスを介して入力するメモリアクセスコマンドに
基づきメモリ部7に対するアクセス制御を行うメモリ制
御部8とを備える。
【0012】ここで本発明の特徴とするところは、上記
メモリアクセスコマンドは、メモリ部7に対して排他制
御をして書込を行うロックオンコマンドと、メモリ部7
に対して排他制御をして読出を行うロックオフコマンド
とを含み、上記ロックオンコマンドおよび上記ロックオ
フコマンドはそれぞれ、メモリ部7の排他制御を実行し
ようとするバスマスタの識別子と、その実行しようとす
るメモリ領域を示すロックアドレスを含み、メモリ部7
の排他制御を実行しているバスマスタの識別子11およ
びその実行しているメモリ領域を示すロックアドレス1
2を格納するロックテーブル10と、バス4とメモリ制
御部8との間に挿入されバス4から上記メモリアクセス
コマンドを入力しロックテーブル10の内容に基づきメ
モリ制御部8を制御して排他制御を行わせるアドレス参
照ブロック9とを備えたことにある。
【0013】また、アドレス参照ブロック9は、バス4
から新規のロックオンコマンドを入力しロックテーブル
10に登録しロックテーブル10に空きがないときには
ロックオン不能のステータス情報を返送する手段と、バ
ス4からロックオフコマンドを入力しそれに含まれるバ
スマスタの識別子およびロックアドレスに対応するロッ
クテーブル10の内容を削除し対応する内容がないとき
にはロックオフ不能のステータス情報を返送する手段と
を含む。
【0014】このような構成の主記憶装置の動作につい
て説明する。
【0015】図1および図2において、中央処理装置3
は、メモリのある領域Aの排他制御(以下、ロックと云
う。)を行うときには、領域Aを示すロックアドレス1
2、自分の識別子11を含んだバス4に定義されたロッ
クオンコマンドを生成し、バス4に発行する。
【0016】主記憶装置2は、ロックオンコマンドを認
識すると、アドレス参照ブロック9はロックオンコマン
ドから識別子11およびロックアドレス12を抽出し、
ロックテーブル10を参照する。ロックテーブル10に
領域Aのロックアドレス12が存在しなかったときに
は、新たに中央処理装置3の識別子11と領域Aのロッ
クアドレス12をロックテーブル10に登録し、同時に
メモリ制御部8に対し、アドレスを与えメモリアクセス
を実行させる。
【0017】ロックテーブル10に領域Aのロックアド
レス12が存在したが、識別子11が中央処理装置3以
外の識別子であるときには、アドレス参照ブロック9は
領域Aがすでにロックされていることを示すステータス
を返送する。一方、識別子11が中央処理装置3の識別
子であったときには、新規にロックテーブル10に識別
子11およびロックアドレス12を登録することなしに
メモリアクセスを許可する。
【0018】中央処理装置3が領域Aのロックを解除す
るときには、中央処理装置3の識別子11および領域A
を示すロックアドレス12を含んだロックオフコマンド
を発行する。ロックオフコマンドを認識したアドレス参
照ブロック9はロックテーブル10を参照する。ロック
テーブル10上に領域Aのロックアドレス12が存在
し、かつ識別子11が中央処理装置3と一致したときに
はロックテーブル10から領域Aのロックアドレス12
および中央処理装置3の識別子11を削除し、同時に、
メモリアクセスを許可する。
【0019】さらに、アドレス参照ブロック9は、メモ
リ部7に対するロックコマンド以外のアクセスのアドレ
スを常に監視しており、バスマスタからアクセス要求の
あったメモリ領域がロックテーブル10上に登録されて
いる領域と重なっていた場合には、すでにロックされて
いることを示すステータスを返送し、重なっていなかっ
た場合にメモリアクセスを許可する。
【0020】次に、図3は本発明他の実施例主記憶装置
のブロック構成である。図3において、アドレス参照ブ
ロック9Aのロックテーブル10へのアクセス方法は、
上述の図1に示す第一実施例と同一なので省略する。本
実施例ではメモリ制御部8Aはバス4に直結されている
ために、バス4を介してメモリ部7へのアクセスコマン
ドが発行されたときに、アドレス参照ブロック9Aにて
ロックテーブル10を参照している間にメモリ部7に対
するアクセスを開始することができる。ただし、メモリ
部7に対するデータの書込みまたはバス4に対するデー
タのドライブはアドレス参照ブロック9Aにてメモリア
クセスを許可することを示すイネーブル信号13が「オ
ン」になってから行う。イネーブル信号13が「オン」
になる条件は上述の第一の実施例でメモリアクセスを許
可する条件と同一である。
【0021】最後に図1〜図3において、中央処理装置
3が新規に領域Bをロックするロックオンコマンドを発
行したが、ロックテーブル10に空きがなく新たに識別
子11およびロックアドレス12を登録するスペースが
ないときにアドレス参照ブロック9、9Aはロックオン
不能を示すステータスを返送する。
【0022】また、中央処理装置3がロックオフコマン
ドを発行したときにそのロックオフコマンドのロックア
ドレス12がロックテーブル10上に存在したが識別子
11が不一致であった場合、またはロックアドレス12
が存在しなかった場合にアドレス参照ブロック9、9A
はロックオフ不能のステータスを返送する。
【0023】
【発明の効果】以上説明したように、本発明は、一つの
バスマスタのメモリアクセスによる使用時間以外の時間
にバスを占有することを防止できる優れた効果がある。
【図面の簡単な説明】
【図1】本発明一実施例主記憶装置のブロック構成図。
【図2】本発明の主記憶装置が適用される情報処理装置
のブロック構成図。
【図3】本発明他の実施例主記憶装置のブロック構成
図。
【符号の説明】
2、2A 主記憶装置 3 中央処理装置 4 バス 5 周辺制御装置 6 周辺装置 7 メモリ部 8、8A メモリ制御部 9 アドレス参照ブロック 10 ロックテーブル 11 識別子 12 ロックアドレス

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】 メモリ部と、中央処理装置および周辺制
    御装置からバスを介して入力するメモリアクセスコマン
    ドに基づき上記メモリ部に対するアクセス制御を行うメ
    モリ制御部とを備えた主記憶装置において、 上記メモリアクセスコマンドは、上記メモリ部に対して
    排他制御をして書込を行うロックオンコマンドと、上記
    メモリ部に対して排他制御をして読出を行うロックオフ
    コマンドとを含み、 上記ロックオンコマンドおよび上記ロックオフコマンド
    はそれぞれ、上記メモリ部の排他制御を実行しようとす
    るバスマスタの識別子と、その実行しようとするメモリ
    領域を示すロックアドレスを含み、 上記メモリ部の排他制御を実行しているバスマスタの識
    別子およびその実行しているメモリ領域を示すロックア
    ドレスを格納するロックテーブルと、上記バスと上記メ
    モリ制御部との間に挿入されこのバスから上記メモリア
    クセスコマンドを入力しこのロックテーブルの内容に基
    づき上記メモリ制御部を制御して排他制御を行わせるア
    ドレス参照ブロックとを備えたことを特徴とする主記憶
    装置。
  2. 【請求項2】上記アドレス参照ブロックは、上記バスか
    ら新規のロックオンコマンドを入力し上記ロックテーブ
    ルに登録しこのロックテーブルに空きがないときにはロ
    ックオン不能のステータス情報を返送する手段と、上記
    バスからロックオフコマンドを入力しそれに含まれるバ
    スマスタの識別子およびロックアドレスに対応する上記
    ロックテーブルの内容を削除し対応する内容がないとき
    にはロックオフ不能のステータス情報を返送する手段と
    を含む請求項1記載の主記憶装置。
  3. 【請求項3】 上記メモリ制御部は、直接に上記バスに
    接続され、このバスから上記メモリアクセスコマンドを
    入力し入力するイネーブル信号に基づき上記メモリに対
    して排他制御を行ってアクセスする手段を含み、上記ア
    ドレス参照ブロックは上記バスから上記メモリアクセス
    コマンドを入力し上記ロックテーブルの内容に基づき上
    記イネーブル信号を出力する手段を含む請求項1記載の
    主記憶装置。
JP1117092A 1992-01-24 1992-01-24 主記憶装置 Pending JPH05204742A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1117092A JPH05204742A (ja) 1992-01-24 1992-01-24 主記憶装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1117092A JPH05204742A (ja) 1992-01-24 1992-01-24 主記憶装置

Publications (1)

Publication Number Publication Date
JPH05204742A true JPH05204742A (ja) 1993-08-13

Family

ID=11770580

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1117092A Pending JPH05204742A (ja) 1992-01-24 1992-01-24 主記憶装置

Country Status (1)

Country Link
JP (1) JPH05204742A (ja)

Similar Documents

Publication Publication Date Title
JP3965784B2 (ja) 共有メモリ排他アクセス制御方法
JPH05204742A (ja) 主記憶装置
EP0587370A1 (en) Method and apparatus for software sharing between multiple controllers
JP2746189B2 (ja) ファイルアクセス制御システム
JP2587586B2 (ja) データ転送方法
KR100441996B1 (ko) 직접 메모리 액세스 제어기 및 제어 방법
JPH0589027A (ja) 監視機能付ライトバツフア
JP2710475B2 (ja) メモリ制御回路
JP3371978B2 (ja) 情報処理装置
JPH02307123A (ja) 計算機
JPS62184560A (ja) 入出力バツフア制御装置
JP2735400B2 (ja) 非同期入出力制御方式
JPS63144496A (ja) 記憶装置の書込み制御方式
JPH06124235A (ja) キャッシュ制御方式
JPH1083373A (ja) プログラマブルコントローラ
JPH0351017B2 (ja)
JPS61234447A (ja) バス獲得制御装置
JPH0573412A (ja) マルチプロセツサシステムにおける排他制御システム
JPH04130553A (ja) 電子計算機
JPH03210644A (ja) ファイルの多重アクセス方式
JPH03109660A (ja) デュアルバスシステムに於けるメモリアクセス制御方式
JPH07146839A (ja) Dma回路
JPH04256056A (ja) コンピュータシステム
JPH05282198A (ja) Dma転送方式
JPS63259746A (ja) バンクメモリ間のデ−タ転送方式