JPH05204401A - インターロックシステム - Google Patents

Abstract

(57)【要約】 ［目的］信頼性が高く、インターロックの論理設計が容
易であり、システムの変更に対して容易に対処できるイ
ンターロックシステムを提供すること。 ［構成］各装置構成単位Ａ１〜Ａｎ毎に独立して例えば
インターロック論理回路を備えたインターロックコント
ローラＢ１〜Ｂｎを設け、更にインターロックバスを設
ける。各インターロック論理回路は、システムコントロ
ーラ４からの制御指令とインターロックバス６からの必
要な他のインターロック論理回路の出力情報に基づい
て、あるいは更に自己の装置構成単位の状態を考慮して
論理演算を行う。また制御モード情報がインターロック
バス６に与えられている場合には、これを考慮して論理
演算が行われる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はインターロックシステム
に関する。

【０００２】

【従来の技術】一般にシステム制御を行う場合、各装置
の状態間に優先度を付与して、一の装置の状態あるいは
複数の装置の状態の組み合わせが所定条件のときには、
ある装置に対する制御要求にかかわらずインターロック
する必要がある。

【０００３】この様なインターロックについて、半導体
ウエハの処理工程の一部を例にとって装置の一部を模式
的に示した図３を参照しながら説明する。図３のシステ
ムでは、処理室１の外に置かれた第１の搬送ロボット２
Ａにより未処理のウエハを一旦ロードロック室３内に収
容し、次いでロードロック室３内を処理室１内と同程度
に減圧した後第２の搬送ロボット２Ｂにより当該ウエハ
Ｗをロードロック室３から処理室１内のターンテーブル
１Ａ上に搬送し、例えばその後イオン注入などの処理が
行われる。

【０００４】このようなシステムにおいて、例えばロー
ドロック室３の大気側（第１の搬送ロボット２Ａ側）の
ゲートＧ１を開けるためには、処理室１側のゲートが閉
じられかつロードロック室３内が常圧になっていること
が条件であり、従ってメインコントローラの誤動作など
によりゲートＧ１を開く制御指令を受けても前記条件が
満たされていなければ、インターロックをかけ、ゲート
Ｇ１が開かないようにする必要がある。

【０００５】従来こうしたインターロック機能をシステ
ムに付与する方法として、（１）例えば各装置に制御要
求を与えるシステムコントローラにおいてソフトウエア
により各装置の構成単位の情報を探知してインターロッ
クをかける方法、（２）各装置構成単位のインターロッ
クに関する情報を一個所に集め、その情報に基づいてハ
ードウエアにより、つまり各装置構成単位に共通なイン
ターロック論理回路によりインターロックをかける方
法、（３）各装置構成単位毎に独立してインターロック
論理回路を設ける方法などが採用されていた。なお装置
構成単位とは、各装置を機能単位に分けた場合に各機能
単位に対応する部分である。

【０００６】

【発明が解決しようとする課題】しかしながら上記
（１）のようにソフトウエアを利用する方法は、各部の
状態を例えば毎秒１回づつなど離散的にしか検知するこ
とができず、的確なインターロックをかけることが困難
であり、しかもソフトウエアが誤動作した場合には、全
てのインターロックが無効になってしまい、作業者、被
処理体及び装置自体に損傷を及ぼすおそれがある。 一
方上記（２）のように一括してハードウエアでインター
ロックをかける方法は、各部の状態を一括して連続的に
見ることができるので的確なインターロックをかけるこ
とができ、またソフトウエアの誤動作に影響されないの
で装置の安全を確実に図ることができるという点で優れ
ている。しかしながらその反面、システムの規模が大き
く、複雑になると、インターロックの論理もその分だけ
大規模、複雑になり、論理回路のデバックに多大な工数
が必要になる。その上インターロックの論理回路の変更
や装置構成単位の追加にともなうインターロックに関す
る情報の増加があると、大規模なハードウエアを組み直
すという非常に煩わしい作業が必要になる。

【０００７】また上記（３）のように装置構成単位毎に
独立してインターロック論理回路を設ける方法は、装置
構成単位にまたがるインターロックを行うことができな
い。例えば先の半導体ウエハの処理工程の例でいえば、
ゲートＧ１を開閉する機構とロードロック室３内の圧力
を検出するセンサとは同一のユニット、つまり装置構成
単位として構成しているので、ロードロック室３内が減
圧状態であればゲートＧ１の「開」要求に対してインタ
ーロックをかけることができるが、他の装置構成単位の
状態例えばゲートＧ２が開いているときにはインターロ
ックをかけることができないという問題がある。さらに
装置の立ち上げ時やメンテナンス時などのように通常運
転とは異なる運転を行う場合には、かえってインターロ
ックが作業の障害になることがある。

【０００８】本発明はこのような事情のもとになされた
ものであり、その目的は信頼性が高く、しかも大規模な
システムであってもインターロック論理を容易に組むこ
とができる上、システムの変更にも容易に対処すること
ができ、さらに作業レベルなどの制御モードの切り替え
に対しても高い作業効率を確保できるインターロックシ
ステムを提供することにある。

【０００９】

【課題を解決するための手段】請求項１の発明は、各装
置構成単位毎に独立して設けたインターロック論理回路
と各インターロック論理回路の出力情報を伝送するため
のインターロック情報伝送路とを備え、各インターロッ
ク論理回路は、前記伝送路から受け取った自己のインタ
ーロックに関する他のインターロック論理回路の出力情
報に基づいて制御指令を出力することをを特徴とする。

【００１０】請求項２の発明は、請求項１の発明におい
て、各インターロック論理回路が自己の装置構成単位の
状態を入力条件の一つとすることを特徴とする。

【００１１】請求項３の発明は、請求項１または請求項
２の発明において、制御モードを設定してインターロッ
ク情報伝送路に与える制御モード設定部を設け、各イン
ターロック論理回路の全部または一部は、前記インター
ロック情報伝送路から制御モードを受け取り、これをイ
ンターロック論理回路の入力条件の一つとすることを特
徴とする。

【００１２】

【作用】各インターロック論理回路の出力情報はインタ
ーロック情報伝送路を介して相互に交換され、各インタ
ーロック論理回路は、必要な他の出力情報に基づいて、
あるいはさらに自己の装置構成単位の状態を考慮してイ
ンターロック論理演算が行われる。また前記伝送路に制
御モード情報が与えられている場合には、各インターロ
ック論理回路は、これを取り込んで各制御モードに応じ
たインターロック論理演算を実行する。そして例えば装
置構成単位の追加や変更があった場合には、これに関連
したインターロック論理回路のみについて論理の組み替
えを行うことによって対処できる。

【００１３】

【実施例】本発明の実施例では、図１に示すように各装
置構成単位Ａ１〜Ａｎごとに独立して、インターロック
機能を備えたインターロックコントローラＢ１〜Ｂｎを
（詳細は図２により説明する）を設けると共に、システ
ムコントローラ４が接続されたシステムバス５に前記イ
ンターロック論理回路Ｂ１〜Ｂｎを夫々入出力部Ｃ１〜
Ｃｎを介して接続する。ここでシステムバス５は、シス
テムコントローラ４から各装置構成単位Ａ１〜Ａｎに対
して制御要求を伝送し、かつ各装置構成単位Ａ１〜Ａｎ
からその状態をシステムコントローラ４に伝送するため
の伝送路である。

【００１４】そして前記入出力部Ｃ１〜Ｃｎに夫々装置
構成単位Ａ１〜Ａｎを接続し、システムバス５から出力
された制御要求については夫々入出力部Ｃ１〜Ｃｎを介
してインターロックコントローラＢ１〜Ｂｎに入力さ
れ、ここで処理された後、入出力部Ｃ１〜Ｃｎを経て装
置構成単位Ａ１〜Ａｎに与えられ、また装置構成単位Ａ
１〜Ａｎの状態信号については夫々入出力部Ｃ１〜Ｃｎ
を介してシステムバス５およびインターロックコントロ
ーラＢ１〜Ｂｎに与えられるように構成されている。

【００１５】さらに各インターロックコントローラＢ１
〜Ｂｎは、インターロック情報伝送路としてのインター
ロックバス６により相互に接続され、このインターロッ
クバス６に各インターロックコントローラＢ１〜Ｂｎか
ら自己の装置構成単位の状態信号を与えると共に、自己
の装置構成単位のインターロックに関連する他の装置構
成単位の状態信号をインターロックバス６から取り込
み、自己の装置構成単位をインターロックするための入
力条件の一つとして取り扱う。

【００１６】また前記インターロックバス６には、制御
モード例えば作業レベルを設定するための作業レベル設
定回路ＯＳが接続されており、ここで設定された作業レ
ベルがインターロックバス６を介してシステム全域にあ
るいは一部に与えられる。この作業レベルは例えば装置
をデバックするモード、装置を立ち上げるモード、装置
をメンテナンスするモードおよび装置を稼働するモード
などに分類される。

【００１７】ここで各インターロックコントローラおよ
び各入出力部の構成の一例を図２を参照しながら説明す
る。この例では、入出力部７（Ｃ１〜Ｃｎの各々に相当
する）は、マイクロプロセッサ７ａとデュアルポートメ
モリ７ｂとにより構成され、これらによってシステムバ
ス５、インターロックコントローラ８（Ｂ１〜Ｂｎの各
々に相当する）および装置構成単位９（Ａ１〜Ａｎの各
々に相当する）の間のデータの受け渡しを行う。

【００１８】前記インターロックコントローラ８は、シ
ステムコントローラ４からの制御要求を記憶するための
制御要求レジスタ８ａと、自己の装置構成単位の状態を
記憶するための自己状態レジスタ８ｂと、現在の制御モ
ード例えば作業レベルを記憶するための作業レベルレジ
スタ８ｃと自己のインターロック（当該インターロック
コントローラ８が装置構成単位９に対して行うインター
ロック）に関連する他の装置構成単位の状態を記憶する
ための他状態レジスタ８ｄと、各レジスタ８ａ〜８ｄの
記憶内容を入力条件としてインターロック論理演算を行
い、装置構成単位９に対する実際の制御指示を出力する
インターロック論理回路１０とを備えている。このイン
ターロックコントローラ８において前記作業状態レジス
タ８ｃおよび他状態レジスタ８ｄは、各々インターロッ
クバス６に接続され、またインターロック論理回路１０
の出力端は、マイクロプロセッサ７ａおよびインターロ
ックバス６に接続されている。

【００１９】次に上述実施例の作用について述べる。

【００２０】例えばシステムコントローラ４によりシス
テムバス５を介して装置構成単位Ａ１に対する制御要求
が入出力部Ｃ１のデュアルポートメモリ７ｂに書き込ま
れたとすると、この制御要求は、マイクロプロセッサ７
ａにより定期的に読み込まれ、インターロックコントロ
ーラＢ１の制御要求レジスタ８ａに記憶される。一方装
置構成単位Ａ１の状態は、マイクロプロセッサ７ａに定
期的に集められ、その内容はシステムコントローラ４に
伝送するためにデュアルポートメモリ７ｂに書き込まれ
ると共に、自己状態レジスタ８ｂに記憶される。

【００２１】そしてインターロックコントローラＢ１
は、現在の作業レベル、および自己の装置構成単位のイ
ンターロックに関連する他の装置構成単位の状態をイン
ターロックバス６により夫々作業レベルレジスタ８ｃお
よび他状態レジスタ８ｄに取り込み、各レジスタ８ａ〜
８ｄの出力信号を入力条件としてインターロック論理回
路１０によりインターロック論理演算を行い、その演算
結果である制御指示をマイクロプロセッサ７ａを介して
装置構成単位Ａ１に与えると共にインターロックバス６
に出力情報として与える。この出力情報は、その時の装
置構成単位Ａ１の状態であるから、当該装置構成単位Ａ
１の状態がインターロックバス６に与えられたことにな
る。

【００２２】このような作用を「従来技術」の項に述べ
たウエハの処理工程に対応させると、ロードロック室３
の大気側のゲートＧ１（図３を参照）を開閉するユニッ
トが例えば装置構成単位Ａ１に対応し、自己状態レジス
タ８ｂに記憶される当該ユニットの状態は、例えばロー
ドロック室３内が常圧か否かという内容であり、他状態
レジスタ８ｄに取りこまれる他のユニットの状態は、例
えばロードロック室３の処理室１側のゲートＧ２が開い
ているか閉じているかという内容である。そして大気側
のゲートＧ１を開くという制御要求をインターロックコ
ントローラＢ１が受けたときに、ロードロック室３内が
常圧であっても処理室１側のゲートＧ２が開いていれば
装置稼働の作業レベルでは、インターロック論理回路１
０は前記制御要求にかかわらずゲートＧ１を閉じるとい
う制御指令を出力する。しかしながら例えばメンテナン
スの作業レベルでは、ゲートＧ１を開くことが要求され
る場合には、ゲートＧ１を開くという制御指令を出力す
るようにインターロック論理を組めば良い。

【００２３】ところでこの例ではゲートＧ１の開閉機構
とロードロック室３内の圧力センサとを一つの装置構成
単位としているので圧力の検出結果を自己の装置構成単
位の状態としてインターロック論理回路１０の入力とし
ているが、本発明では、各装置構成単位のインターロッ
クの条件として自己の状態を考慮しないシステムに対し
ても適応でき、この場合にはインターロック論理回路の
入力条件として自己の装置構成単位の状態は不要にな
る。

【００２４】以上において上述実施例の各部の具体的構
成例について述べる。

【００２５】前記インターロックコントローラ８につい
て例えば各々カードユニットとして構成し、これらを同
一のカードゲージに収納自在に設置すると共に、バック
プレーン（マザーボード）を使用したインターロックバ
ス６にラッピングにより各インターロックコントローラ
８を接続するようにすれば、システムの変更を行う場
合、関連するカードユニットのみについて簡単に変更で
きるので、容易に対応できる。

【００２６】また入出力部７と装置構成単位９との間の
信号路については、シリアル回線、パラレル回線のいづ
れでもよいが、例えばマイクロプロセッサ７ａを用いた
シリアル回線とし、かつこれを光ファイバで構成すれ
ば、信号路を細くでき、信頼性が高く、アイソレーショ
ンにも優れているので有利である。

【００２７】更に入出力部７のマイクロプロセッサのソ
フトウエアはインターロックの論理に影響していないの
で、すべてのインターロックコントローラ８に対して共
通に使用できる。

【００２８】そして前記作業レベル設定回路ＯＳは、シ
ステムコントローラ４のソフトウエアの誤動作に耐えら
れるようにするため、システムコントローラ４の制御を
受けない構成、例えば鍵付きのスイッチにより実現する
ことが望ましい。

【００２９】インターロック論理回路については、変更
が容易となるようにＰＬＤ（Ｐｒｏｇｒａｍｍａｂｌｅ
Ｌｏｇｉｃ Ｄｅｖｉｃｅ）やＦＰＧＡ（Ｆｉｅｌｄ
Ｐｒｏｇｒａｍｍａｂｌｅ Ｇａｔｅ ａｒｒａｙ）
などを用いることができる。

【００３０】なおインターロック情報伝送路に伝送され
る各インターロック論理回路の出力情報としては、論理
演算結果そのものに限定されるものではなく、例えばそ
の論理演算結果により制御された装置構成単位の状態を
検出した検出結果であってもよい。

【００３１】

【発明の効果】以上のように請求項１または請求項２の
発明によれば、ハードウエアによりインターロックを実
現しているため、例えばシステムコントローラの異常な
どにおけるソフトウエアの誤動作に対しても確実にイン
ターロックをかけることができ、高い信頼性を確保でき
る。

【００３２】そしてインターロックに関する情報を一個
所に集めるのではなく、各装置構成単位ごとに独立して
インターロック論理回路を設け、インターロック情報伝
送路を通じて各インターロック論理回路に必要な他の装
置構成単位の情報を取り込むようにしているため、シス
テムが大規模の場合でも分散したインターロック論理回
路の夫々についてインターロック論理を組めばよいので
インターロック論理の設計が容易になる。

【００３３】しかも各装置構成単位ごとにインターロッ
ク論理回路が独立しているのでインターロックの論理の
変更や装置構成単位の追加に伴うインターロック情報の
増加に対しても、影響のあるユニットについてのみ変更
し、また追加した装置構成単位にインターロック論理回
路ユニットを付加すればよいので、システムの変更、特
に局所的な変更に対して容易に対応することができ、シ
ステムの拡散性についても優れている。

【００３４】更に請求項３の発明によれば、例えばメン
テナンス作業や通常運転などの制御モードの情報をイン
ターロック情報伝送路を介して各インターロック論理回
路に入力しているため、インターロック論理回路を各装
置構成単位に分散しながらも、システムの一部または全
部に対し、論理を制御モードに応じた状態に切り替える
ことが可能であり、従って制御モードの切り替えに対し
て迅速にかつ容易に対応することができ、高い作業効率
を実現できる。

【図面の簡単な説明】

【図１】本発明の実施例を示す説明図である。

【図２】図１に示した実施例の要部の詳細を示すブロッ
ク図である。

【図３】半導体処理工程の一部を示す説明図である。

【符号の説明】

４ システムコントローラ ５ システムバス ６ インターロックバス Ａ１〜Ａｎ、９ 装置構成単位 Ｂ１〜Ｂｎ、８ インターロックコントローラ １０ インターロック論理回路

Claims (3)

【特許請求の範囲】
1. 【請求項１】 各装置構成単位毎に独立して設けたイン
   ターロック論理回路と、 各インターロック論理回路の出力情報を伝送するための
   インターロック情報伝送路とを備え、 各インターロック論理回路は、前記伝送路から受け取っ
   た自己のインターロックに関連する他のインターロック
   論理回路の出力情報に基づいて制御指令を出力すること
   を特徴とするインターロックシステム。
2. 【請求項２】 各インターロック論理回路は、自己の装
   置構成単位の状態と、インターロック情報伝送路から受
   けとった自己のインターロックに関連する他のインター
   ロック論理回路の出力情報とに基づいて制御指令を出力
   する請求項１記載のインターロックシステム。
3. 【請求項３】 制御モードを設定してインターロック情
   報伝送路に与える制御モード設定部を設け、 各インターロック論理回路の全部または一部は、前記イ
   ンターロック情報伝送路から制御モードを受け取り、こ
   れをインターロック論理回路の入力条件の一つとする請
   求項１または請求項２記載のインターロックシステム。