JPH0519300B2 - - Google Patents
Info
- Publication number
- JPH0519300B2 JPH0519300B2 JP31581587A JP31581587A JPH0519300B2 JP H0519300 B2 JPH0519300 B2 JP H0519300B2 JP 31581587 A JP31581587 A JP 31581587A JP 31581587 A JP31581587 A JP 31581587A JP H0519300 B2 JPH0519300 B2 JP H0519300B2
- Authority
- JP
- Japan
- Prior art keywords
- resist
- layer
- resist layer
- pattern
- glass
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 claims description 43
- 239000011521 glass Substances 0.000 claims description 37
- 239000000758 substrate Substances 0.000 claims description 14
- 239000004065 semiconductor Substances 0.000 claims description 13
- 238000000151 deposition Methods 0.000 claims description 4
- 238000000206 photolithography Methods 0.000 claims description 4
- 239000000126 substance Substances 0.000 claims description 4
- LRCFXGAMWKDGLA-UHFFFAOYSA-N dioxosilane;hydrate Chemical compound O.O=[Si]=O LRCFXGAMWKDGLA-UHFFFAOYSA-N 0.000 claims description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 2
- KGBXLFKZBHKPEV-UHFFFAOYSA-N boric acid Chemical compound OB(O)O KGBXLFKZBHKPEV-UHFFFAOYSA-N 0.000 claims description 2
- 239000004327 boric acid Substances 0.000 claims description 2
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 2
- 239000007788 liquid Substances 0.000 claims 3
- 230000001376 precipitating effect Effects 0.000 claims 2
- 229920006395 saturated elastomer Polymers 0.000 claims 2
- 229910052782 aluminium Inorganic materials 0.000 claims 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims 1
- 238000007598 dipping method Methods 0.000 claims 1
- 229910052751 metal Inorganic materials 0.000 claims 1
- 239000002184 metal Substances 0.000 claims 1
- 238000005530 etching Methods 0.000 description 6
- 206010034972 Photosensitivity reaction Diseases 0.000 description 5
- 230000036211 photosensitivity Effects 0.000 description 5
- 230000006866 deterioration Effects 0.000 description 4
- 238000001020 plasma etching Methods 0.000 description 3
- 239000002904 solvent Substances 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 229920003229 poly(methyl methacrylate) Polymers 0.000 description 2
- 239000004926 polymethyl methacrylate Substances 0.000 description 2
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000000428 dust Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 229910052731 fluorine Inorganic materials 0.000 description 1
- 239000011737 fluorine Substances 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 125000004435 hydrogen atom Chemical class [H]* 0.000 description 1
- 230000007774 longterm Effects 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 229920006254 polymer film Polymers 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Landscapes
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Weting (AREA)
Description
【発明の詳細な説明】
〔発明の目的〕
（産業上の利用分野）
本発明は、半導体基板上に微細パターンを形成
するパターン形成方法に関するものであつて、特
に凹凸を有する基板面に微細パターンを形成する
のに使用されるものである。Detailed Description of the Invention [Object of the Invention] (Industrial Field of Application) The present invention relates to a pattern forming method for forming a fine pattern on a semiconductor substrate, and particularly relates to a pattern forming method for forming a fine pattern on a substrate surface having an uneven surface. It is used to form.
（従来の技術）
一般に光露光法を用いて微細パターンを得るに
は、解像度を向上させる必要がある。解像度を向
上させるには、レンズの開口数NAを大きくする
か、または露光波長を短くする方法が取られる
が、いずれの方法も焦点深度が浅くなるという問
題がある。このため、半導体基板の被エツチング
面に凹凸がある場合は、被エツチング面に塗布さ
れたレジストの層を平坦にしてから露光する必要
が生じる。レジストの層を平坦化してからパター
ンを形成する方法として、三層レジスト法と二層
レジスト法が知られている。(Prior Art) Generally, in order to obtain a fine pattern using a light exposure method, it is necessary to improve the resolution. In order to improve the resolution, methods are used to increase the numerical aperture NA of the lens or shorten the exposure wavelength, but either method has the problem that the depth of focus becomes shallow. Therefore, if the surface to be etched of the semiconductor substrate is uneven, it is necessary to flatten the resist layer applied to the surface to be etched before exposure. A three-layer resist method and a two-layer resist method are known as methods for forming a pattern after flattening a resist layer.
三層レジスト法を第２図を用いて説明する。第
２図ａにおいて、凹凸を有している半導体基板２
２の被エツチング面にレジストを塗布し、平坦化
層２３を形成する。そして200〜300℃の高温で平
坦化層２３を焼きかためた後、平坦化層２３上に
スピンオングラスSOG法を用いて、該ガラスを
焼きかため、3000〜5000Åの厚さのガラス層２４
を形成する。その後、近紫外線で感光するレジス
トをガラス層２４上に塗布し、レジスト層２５を
形成する。しかる後に、写真食刻法を用いてレジ
スト層２５にパターンを形成する（第２図ｂ）。
そして、パターンが形成されたレジスト層２５を
マスクにしてガラス層２４をフツ素系のガスプラ
ズマを用いた異方性エツチングでエツチングし、
ガラス層２４にパターンを形成する（第２図ｃ参
照）。パターンが形成されたレジスト層２５およ
びガラス層２４をマスクにして酸素プラズマを用
いた異方性エツチングでエツチングし、平坦化層
２３にパターンを形成する。この時、レジスト層
２５も同時にエツチングされてしまうため、最終
的にはガラス層２４がマスクとなつてパターンが
形成されることになる（第２図ｄ参照）。 The three-layer resist method will be explained using FIG. In FIG. 2a, a semiconductor substrate 2 having unevenness
A resist is applied to the surface to be etched of No. 2 to form a flattening layer 23. After baking the flattening layer 23 at a high temperature of 200 to 300°C, the glass is baked on the flattening layer 23 using a spin-on glass SOG method, and a glass layer 23 with a thickness of 3000 to 5000 Å is formed.
form. Thereafter, a resist sensitive to near ultraviolet rays is applied onto the glass layer 24 to form a resist layer 25. Thereafter, a pattern is formed on the resist layer 25 using photolithography (FIG. 2b).
Then, using the patterned resist layer 25 as a mask, the glass layer 24 is etched by anisotropic etching using fluorine-based gas plasma.
A pattern is formed in the glass layer 24 (see FIG. 2c). Using the patterned resist layer 25 and glass layer 24 as masks, etching is performed by anisotropic etching using oxygen plasma to form a pattern on the planarization layer 23. At this time, since the resist layer 25 is also etched at the same time, a pattern is finally formed using the glass layer 24 as a mask (see FIG. 2d).
次に、二層レジスト法を第３図を用いて説明す
る。第３図ａにおいて、凹凸のある半導体基板３
２の被エツチング面に遠紫外線で感光する高分解
能レジスト、例えばPMMAレジストを塗布し、
平坦化層３３を形成する。そして、この平坦化層
３３上に近紫外線で感光するレジストを塗布し、
レジスト層３５を形成する。写真食刻法を用いて
レジスト層３５にパターンを形成し、しかる後に
遠紫外線を全面に照射する（第３図ｂ参照）。す
ると、パターンが形成されたレジスト層がマスク
となつて、平坦化層３３にパターン転写が行わ
れ、現像することにより平坦化層にパターンが形
成される（第３図ｃ参照）。 Next, the two-layer resist method will be explained using FIG. In FIG. 3a, a semiconductor substrate 3 with unevenness is shown.
A high-resolution resist that is exposed to deep ultraviolet rays, such as PMMA resist, is applied to the surface to be etched in Step 2.
A planarization layer 33 is formed. Then, a resist sensitive to near ultraviolet rays is applied on this flattening layer 33,
A resist layer 35 is formed. A pattern is formed on the resist layer 35 using photolithography, and then the entire surface is irradiated with deep ultraviolet rays (see FIG. 3b). Then, using the patterned resist layer as a mask, the pattern is transferred to the planarization layer 33, and a pattern is formed on the planarization layer by development (see FIG. 3c).
（発明が解決しようとする問題点）
前述した三層レジスト法においては、SOG法
で塗布されたガラス層２４は高温での焼き固め工
程が必要であり、この焼き固め工程中のガラス層
２４のクラツク防止のために、平坦化層２３の焼
き固めが前もつて行われる。これらの焼き固め工
程は、３〜４ステツプの高温かつ長時間の熱工程
が必要とされ、複雑で生産性が低いという問題が
ある。また、SOG法で作られたガラス層は多量
の水素を含むため、プラズマエツチング中にポリ
マー膜の形成が起りやすく、かつ発塵の原因とな
りやすく、エツチング特性の再現性も乏しくなる
という問題もある。さらに、高価なプロセスであ
る異方性エツチングを二度も使用するため三層レ
ジスト法は高価なプロセスともなつている。(Problems to be Solved by the Invention) In the three-layer resist method described above, the glass layer 24 coated by the SOG method requires a baking and hardening process at a high temperature. To prevent cracks, the flattening layer 23 is baked in advance. These baking and hardening processes require three to four steps of high-temperature and long-term thermal processes, and have the problem of being complicated and having low productivity. In addition, since the glass layer made by the SOG method contains a large amount of hydrogen, it is easy to form a polymer film during plasma etching, which is likely to cause dust, and the reproducibility of etching characteristics is also poor. . Furthermore, the three-layer resist method is also an expensive process because anisotropic etching, which is an expensive process, is used twice.
これに対して二層レジスト法は、三層レジスト
法に比べ安価なプロセスであるが遠紫外線用のレ
ジストと近紫外線用のレジストを重ねて塗布する
ため、互いの溶剤が混じり合い、近紫外線用レジ
ストの塗布時に膜厚の均一性が得られにくく、さ
らには、遠紫外線用レジストの現像時にも互いの
溶剤が混り合つた層の存在のためにうまく現像が
できなくなるという問題点がある。なお、遠紫外
線用レジストの塗布直後に焼き固め工程を実施す
れば、混り合いは軽減するが、遠紫外線用レジス
トの感光特性が劣化するという問題点があつた。 On the other hand, the two-layer resist method is a cheaper process than the three-layer resist method, but because the far-UV resist and the near-UV resist are coated overlapping each other, the solvents of the two layers mix, and the near-UV resist There are problems in that it is difficult to obtain uniform film thickness when applying the resist, and furthermore, when developing the resist for deep ultraviolet rays, the presence of a layer in which the solvents are mixed with each other makes it difficult to develop properly. Incidentally, if the baking and hardening step is performed immediately after coating the far-UV resist, mixing will be reduced, but there is a problem in that the photosensitivity of the far-UV resist will deteriorate.
本発明は、安価であつて、遠紫外線用レジスト
の感光特性の劣化が少なく、かつ近紫外線用レジ
スト層の膜厚のバラツキの少ない、微細パターン
を形成するに適したパターン形成方法を提供する
ことを目的とする。 An object of the present invention is to provide a pattern forming method suitable for forming fine patterns that is inexpensive, has little deterioration in the photosensitivity of a resist for far ultraviolet rays, and has little variation in film thickness of a resist layer for near ultraviolet rays. With the goal.
（問題点を解決するための手段）
本発明によるパターン形成方法は、半導体基板
の被エツチング面に遠紫外線で感光するレジスト
を塗布し第１のレジスト層を形成する工程と、飽
和するまで酸化ケイ素を溶かしたケイフツ化水素
酸の処理液に第１のレジスト層が形成された半導
体基板を浸漬し、第１のレジスト層上にガラスを
析出させる手段により第１のレジスト層上にガラ
ス層を形成する工程と、このガラス層上に近紫外
線で感光するレジストを塗布し、第２のレジスト
層を形成する工程と、この第２のレジスト層に写
真蝕刻法によつてパターンを形成する工程と、パ
ターンが形成された第２のレジスト層をマスクに
第１のレジスト層をガラス層を介して遠紫外線で
露光する工程と、遠紫外線が照射されたガラス層
の部分を化学的手段により除去する工程と、第１
のレジスト層を現像することにより、この第１の
レジスト層にパターンを形成する工程とを備えて
いることを特徴とする。
(Means for Solving the Problems) The pattern forming method according to the present invention includes the steps of applying a resist sensitive to deep ultraviolet rays to the surface to be etched of a semiconductor substrate to form a first resist layer, and applying silicon oxide until saturation. A glass layer is formed on the first resist layer by immersing the semiconductor substrate on which the first resist layer is formed in a treatment solution of hydrosilicic acid dissolved in the solution, and depositing glass on the first resist layer. a step of applying a resist sensitive to near ultraviolet rays on the glass layer to form a second resist layer; a step of forming a pattern on the second resist layer by photolithography; A step of exposing the first resist layer to deep ultraviolet rays through the glass layer using the patterned second resist layer as a mask, and a step of removing the portion of the glass layer irradiated with the far ultraviolet rays by chemical means. and the first
The first resist layer is developed to form a pattern on the first resist layer.
（作用）
このように構成された本発明によるパターン形
成方法において、半導体基板の被エツチング面に
遠紫外線用レジストを塗布することにより第１の
レジスト層が形成され、この第１のレジスト層上
にガラスを析出させる手段によりこの第１のレジ
スト層上にガラス層が形成される。そして、この
ガラス層上に近紫外線用レジストを塗布すること
により第２のレジストが形成される。これによ
り、本発明のパターン形成方法によれば遠紫外線
用レジストと近紫外線用レジストの溶剤が混り合
うことがなくなることにより、近紫外線用レジス
トの膜厚のバラツキを少なくすることができるば
かりでなく、遠紫外線用レジストを塗布直後に焼
き固める必要がなく、遠紫外線用レジストの感光
特性の劣化を可及的に防止することができる。ま
た、ガラス層を従来の三層レジスト法のようにプ
ラズマエツチングしないで化学的手段により除去
するため安価なプロセスとすることができる。(Function) In the pattern forming method according to the present invention configured as described above, a first resist layer is formed by applying a far ultraviolet resist to the surface to be etched of a semiconductor substrate, and a first resist layer is formed on the first resist layer. A glass layer is formed on this first resist layer by means of depositing glass. A second resist is then formed by applying a near-ultraviolet resist onto this glass layer. As a result, according to the pattern forming method of the present invention, the solvents of the far-ultraviolet resist and the near-ultraviolet resist do not mix with each other, so that variations in the film thickness of the near-ultraviolet resist can be reduced. Therefore, there is no need to bake and harden the far-UV resist immediately after coating, and deterioration of the photosensitivity of the far-UV resist can be prevented as much as possible. Furthermore, since the glass layer is removed by chemical means without plasma etching as in the conventional three-layer resist method, the process can be inexpensive.
（実施例）
第１図に本発明によるパターン形成工程の一実
施例を示す。第１図ａにおいて、凹凸を有してい
る半導体基板２の被エツチング面に遠紫外線用レ
ジスト、例えばPMMAレジストを約1.5μｍ塗布
し、平坦化層３を形成する。この平坦化層３が形
成された半導体基板２を1.5mol／の酸化ケイ
素で飽和したケイフツ化水素酸の処理液（約35
℃）に浸漬し、ホウ酸を２×10-2〜５×10-2
mol／添加することにより平坦化層３上にガラ
スを析出させ、400Åのガラス層４を形成する
（第１図ｂ参照）。次に、平坦化層３およびガラス
層４が形成された半導体基板２を処理液から取り
出して水洗乾燥させ、ガラス層４上に近紫外線用
レジストを約1μｍ塗布し、80℃で約10分間のベ
ーキングを行つてレジスト層５を形成する（第１
図ｃ参照）。その後、ステツプアンドリピート方
式の縮小露光機でパターン転写を行ない、現像す
ることによりレジスト層５にサブミクロンのパタ
ーンを形成する（第１図ｄ参照）。そして、パタ
ーンが形成されたレジスト層５をマスクに遠紫外
線９を照射し、ガラス層４を介して平坦化層３を
露光し、パターン転写を行う（第１図ｅ参照）。
次に遠紫外線９が照射されたガラス層４の部分を
緩衝フツ酸で除去する。そして平坦化層３を現像
することによつて、平坦化層３にパターンを形成
する（第１図ｆ参照）。(Example) FIG. 1 shows an example of the pattern forming process according to the present invention. In FIG. 1a, a deep ultraviolet resist, such as a PMMA resist, is applied to a thickness of about 1.5 .mu.m on the etched surface of the semiconductor substrate 2, which has irregularities, to form a flattening layer 3. The semiconductor substrate 2 on which the planarization layer 3 is formed is treated with a treatment solution of hydrosilicic acid (approximately 35
℃) and diluted with boric acid at 2×10 -2 to 5×10 -2
Glass is precipitated on the flattening layer 3 by adding mol/mol/ml, forming a glass layer 4 having a thickness of 400 Å (see FIG. 1b). Next, the semiconductor substrate 2 on which the flattening layer 3 and the glass layer 4 have been formed is taken out from the processing solution, washed with water and dried, and a near-ultraviolet resist of about 1 μm is coated on the glass layer 4, and then heated at 80° C. for about 10 minutes. Baking is performed to form a resist layer 5 (first
(see figure c). Thereafter, pattern transfer is performed using a step-and-repeat reduction exposure machine, and development is performed to form a submicron pattern on the resist layer 5 (see FIG. 1d). Then, using the patterned resist layer 5 as a mask, deep ultraviolet rays 9 are irradiated to expose the flattening layer 3 through the glass layer 4 to transfer the pattern (see FIG. 1e).
Next, the portion of the glass layer 4 irradiated with the far ultraviolet rays 9 is removed with buffered hydrofluoric acid. A pattern is then formed in the planarization layer 3 by developing the planarization layer 3 (see FIG. 1f).
以上述べたように本実施例のパターン形成方法
によれば、遠紫外線用レジストの平坦化層３と近
紫外線用レジストのレジスト層５との混じり合い
はガラス層４によつて完全に防止されており、か
つガラス層４も室温に近い低温（約35℃）で形成
されることにより、遠紫外線用レジストの感光特
性の劣化を防止することができるとともに、近紫
外線用レジストの膜厚のバラツキも少なくするこ
とができることとなる。また、ガラス層４を薄く
形成し、このガラス層を化学的手段を用いて等方
的にエツチング除去しても、パターン変換差はほ
とんど無視することができた。これにより本実施
例のパターン形成方法は安価なプロセスとなる。
そして、ガラス層４をプラズマエツチング方法を
用いてエツチングを行わないため、プラズマによ
る遠紫外線用レジストへの損傷もなくなる。 As described above, according to the pattern forming method of this embodiment, the glass layer 4 completely prevents the flattening layer 3 of the far-UV resist from mixing with the resist layer 5 of the near-UV resist. Moreover, by forming the glass layer 4 at a low temperature close to room temperature (approximately 35°C), it is possible to prevent deterioration of the photosensitivity of the resist for far ultraviolet rays, and also to prevent variations in the film thickness of the resist for near ultraviolet rays. This means that it can be reduced. Furthermore, even if the glass layer 4 was formed thin and was removed by isotropic etching using chemical means, the difference in pattern conversion could be almost ignored. As a result, the pattern forming method of this embodiment becomes an inexpensive process.
Furthermore, since the glass layer 4 is not etched using a plasma etching method, there is no damage to the far ultraviolet resist due to plasma.
本発明によれば、安価であつて、遠紫外線用レ
ジストの感光特性の劣化が少なく、かつ近紫外線
用レジスト層の膜厚のバラツキの少ない、微細パ
ターンを形成することができる。
According to the present invention, it is possible to form a fine pattern that is inexpensive, has little deterioration in the photosensitivity of the resist for far ultraviolet rays, and has little variation in the film thickness of the resist layer for near ultraviolet rays.
第１図は本発明によるパターン形成工程の一具
体例を示す断面図、第２図は三層レジスト法によ
るパターン形成工程を示す断面図、第３図は二層
レジスト法によるパターン形成工程を示す断面図
である。
２……半導体基板、３……平坦化層、４……ガ
ラス層、５……レジスト層、９……遠紫外線。
FIG. 1 is a cross-sectional view showing a specific example of the pattern forming process according to the present invention, FIG. 2 is a cross-sectional view showing a pattern forming process using a three-layer resist method, and FIG. 3 is a cross-sectional view showing a pattern forming process using a two-layer resist method. FIG. 2... Semiconductor substrate, 3... Flattening layer, 4... Glass layer, 5... Resist layer, 9... Far ultraviolet rays.
Claims (1)
光するレジストを塗布し第１のレジスト層を形成
する工程と、飽和するまで酸化ケイ素を溶かした
ケイフツ化水素酸の処理液に前記第１のレジスト
層が形成された半導体基板を浸漬し、前記第１の
レジスト層上にガラスを析出させる手段により前
記第１のレジスト層上にガラス層を形成する工程
と、このガラス層上に近紫外線で感光するレジス
トを塗布し、第２のレジスト層を形成する工程
と、この第２のレジスト層に写真食刻法によつて
パターンを形成する工程と、パターンが形成され
た第２のレジスト層をマスクに前記第１のレジス
ト層を前記ガラス層を介して遠紫外線で露光する
工程と、前記遠紫外線が照射されたガラス層の部
分を化学的手段により除去する工程と、前記第１
のレジスト層を現像することにより、この第１の
レジスト層にパターンを形成する工程とを備えて
いることを特徴とするパターン形成方法。 ２ 前記ガラスを析出させる手段は、前記処理液
にホウ酸を滴下することからなることを特徴とす
る特許請求の範囲第１項記載のパターン形成方
法。 ３ 前記ガラスを析出させる手段は、前記処理液
にアルミ等の金属を浸漬することからなることを
特徴とする特許請求の範囲第１項記載のパターン
形成方法。 ４ 前記ガラスを析出させる手段は、前記処理液
を低温で飽和状態にした後、高温にすることから
なることを特徴とする特許請求の範囲第１項記載
のパターン形成方法。[Claims] 1. A step of applying a resist sensitive to deep ultraviolet rays to the surface to be etched of a semiconductor substrate to form a first resist layer, and applying a treatment solution of hydrosilicic acid in which silicon oxide is dissolved until saturated. forming a glass layer on the first resist layer by dipping the semiconductor substrate on which the first resist layer is formed and depositing glass on the first resist layer; a step of applying a resist sensitive to near ultraviolet rays to form a second resist layer; a step of forming a pattern on the second resist layer by photolithography; and a step of forming a second resist layer on which the pattern has been formed. a step of exposing the first resist layer to deep ultraviolet rays through the glass layer using the resist layer as a mask; a step of removing the portion of the glass layer irradiated with the far ultraviolet rays by chemical means; 1
A pattern forming method comprising the step of forming a pattern on the first resist layer by developing the first resist layer. 2. The pattern forming method according to claim 1, wherein the means for precipitating the glass comprises dropping boric acid into the processing liquid. 3. The pattern forming method according to claim 1, wherein the means for depositing the glass comprises immersing a metal such as aluminum in the processing liquid. 4. The pattern forming method according to claim 1, wherein the means for precipitating the glass comprises bringing the processing liquid into a saturated state at a low temperature and then raising the temperature to a high temperature.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31581587A JPH01157535A (en) | 1987-12-14 | 1987-12-14 | Formation of pattern |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31581587A JPH01157535A (en) | 1987-12-14 | 1987-12-14 | Formation of pattern |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01157535A JPH01157535A (en) | 1989-06-20 |
| JPH0519300B2 true JPH0519300B2 (en) | 1993-03-16 |
Family
ID=18069888
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31581587A Granted JPH01157535A (en) | 1987-12-14 | 1987-12-14 | Formation of pattern |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01157535A (en) |
-
1987
- 1987-12-14 JP JP31581587A patent/JPH01157535A/en active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01157535A (en) | 1989-06-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH1197328A (en) | Method for forming resist pattern | |
| JPH0519300B2 (en) | ||
| JPH0458167B2 (en) | ||
| JPH0521317A (en) | Manufacture of semiconductor device | |
| JPH11204414A (en) | Pattern formation method | |
| JP2002237440A (en) | Resist pattern forming method and fine pattern forming method | |
| JP2001092152A (en) | Method for manufacturing semiconductor device | |
| JPS60247927A (en) | Formation of pattern | |
| JP2853101B2 (en) | Method for manufacturing semiconductor device | |
| JPH06267842A (en) | Fine pattern forming method | |
| JP2616820B2 (en) | Method of forming resist pattern | |
| JPS6054439A (en) | Flattening method for surface | |
| JPS6386434A (en) | Formation of resist pattern | |
| JPH0513325A (en) | Pattern formation method | |
| KR100323443B1 (en) | Method for fabricating semiconductor device | |
| JPH0385544A (en) | Resist pattern forming method | |
| JP3725416B2 (en) | Method for forming metal wiring of semiconductor device | |
| JPH0313949A (en) | Resist pattern forming method | |
| JPS62247523A (en) | Manufacture of semiconductor device | |
| JPS6327848B2 (en) | ||
| KR930006133B1 (en) | M.o.s. contact hole forming method | |
| JPH01117032A (en) | Pattern forming method | |
| JPS60106132A (en) | Formation of pattern | |
| JPS61112321A (en) | Flattening method of surface | |
| JPS6152567B2 (en) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |