JPH0513325A - Pattern formation method - Google Patents

Pattern formation method

Info

Publication number
JPH0513325A
JPH0513325A JP16455591A JP16455591A JPH0513325A JP H0513325 A JPH0513325 A JP H0513325A JP 16455591 A JP16455591 A JP 16455591A JP 16455591 A JP16455591 A JP 16455591A JP H0513325 A JPH0513325 A JP H0513325A
Authority
JP
Japan
Prior art keywords
pattern
upper layer
forming
etching
layer resist
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP16455591A
Other languages
Japanese (ja)
Inventor
Isao Sato
功 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP16455591A priority Critical patent/JPH0513325A/en
Publication of JPH0513325A publication Critical patent/JPH0513325A/en
Pending legal-status Critical Current

Links

Landscapes

  • Drying Of Semiconductors (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

PURPOSE:To get a method of accurately forming a pattern which is made on an upper layer resist and is transcribed on a lower layer resist in double layer resist structure. CONSTITUTION:An upper layer pattern is gotten by exposing and developing an upper layer resist 3, and then oxygen-resistant reactive ion etching property is given only to the surface of this pattern, and using the pattern, the lower layer resist 2 is processed by oxygen reactive ion etching.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は半導体装置の製造におけ
るホトレジストパターンの形成方法、特に多層ホトレジ
ストパターンの形成方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of forming a photoresist pattern in manufacturing a semiconductor device, and more particularly to a method of forming a multilayer photoresist pattern.

【0002】[0002]

【従来の技術】半導体素子の微細化にともない、特に縮
小投影露光法、あるいは電子ビーム描画法における下地
基板あるいは下地パターンからの反射ホトレジスト内で
の露光光の干渉の問題を排除してその高解像度を充分に
利用するために多層レジスト法が用いられており、その
内の二層ホトレジスト法が例えばJ.Vac.Sci,
Technology. B,vol.1,No.4,
1983年10月−12月、pp1247−1250の
文献“高反射基板のパターニング用二層ホトレジストプ
ロセス(A two−layer photoresi
stprocess for patterning
high−reflectivitysubstrat
e)”に示されている。
2. Description of the Related Art With the miniaturization of semiconductor devices, the problem of interference of exposure light in the reflection photoresist from the underlying substrate or underlying pattern in the reduced projection exposure method or electron beam drawing method is eliminated, and its high resolution is eliminated. The multi-layer resist method is used in order to make full use of the method described in J. Vac. Sci,
Technology. B, vol. 1, No. 4,
October-December 1983, pp1247-1250, "Two-layer photoresist process for patterning high-reflective substrates".
stprocess for patterning
high-reflectivity substrat
e) ”.

【0003】この文献にもとづき、図2によりこの二層
パターン形成法の概略を述べる。図2(a)において基
板1上に例えばポリメチルメタクリレート(PMMA)
のような材料からなる比較的厚いポジ型のレジスト層2
を回転塗布し、その上に例えばRD2000Nのような
材料からなる比較的薄いネガ型のレジスト層3を同じく
回転塗布により形成する。この上層レジスト3を通常の
ホトリソグラフィを用いて光露光し現像することにより
図2(b)に示すような上層パターン3aが形成する。
そしてその後に図2(c)に示すように、このパターン
3aをマスクとして下層レジスト2を、この場合には波
長220nm近傍の光で一括露光し反応性エッチングす
ることにより上層のパターン3aを下層レジストに転写
し、下層パターン2aを得る。
Based on this document, an outline of this two-layer pattern forming method will be described with reference to FIG. In FIG. 2A, for example, polymethyl methacrylate (PMMA) is formed on the substrate 1.
Thick positive type resist layer 2 made of a material such as
Is applied by spin coating, and a relatively thin negative resist layer 3 made of a material such as RD2000N is also formed thereon by spin coating. The upper layer resist 3 is exposed to light and developed by ordinary photolithography to form an upper layer pattern 3a as shown in FIG. 2 (b).
Then, as shown in FIG. 2C, the lower layer resist 2 is collectively exposed with light having a wavelength of about 220 nm in this case by using the pattern 3a as a mask, and reactive etching is performed to expose the upper layer pattern 3a. To obtain a lower layer pattern 2a.

【0004】[0004]

【発明が解決しようとする課題】この二層パターン形成
方法においては上層レジスト3と下層レジスト2が積層
するため、両者間に例えば図2(a)の斜線で示すよう
に混合すなわち中間層4が生じる。この中間層4は一般
に上層レジスト3の現像後にも残留し、上層パターン3
aをマスクとしての下層レジスト2の露光においてその
光を吸収する傾向がある。このため、下層レジストの露
光量に変化が生じ露光精度が低下する。更に下層レジス
ト2の露光において上層パターン3aのエッジ部で光の
回折が生じ下層レジスト2の、上層パターン3aのエッ
ジ部直下の部分が露光されることがある。中間層による
露光光の吸収を補償するためにその光量を増大すると、
回折による露光部分も増加し、結果として図2(c)に
示すように下層パターン2aの縁部が垂直にならなくな
るという問題が生じる。
In this two-layer pattern forming method, since the upper layer resist 3 and the lower layer resist 2 are laminated, a mixed layer, that is, an intermediate layer 4 is formed between them as shown by the diagonal lines in FIG. 2 (a). Occurs. This intermediate layer 4 generally remains even after the development of the upper layer resist 3, and the upper layer pattern 3
The exposure of the lower layer resist 2 using a as a mask tends to absorb the light. Therefore, the exposure amount of the lower layer resist is changed, and the exposure accuracy is lowered. Further, in the exposure of the lower layer resist 2, light may be diffracted at the edge portion of the upper layer pattern 3a, and the portion of the lower layer resist 2 immediately below the edge portion of the upper layer pattern 3a may be exposed. When the amount of light is increased to compensate for the absorption of exposure light by the intermediate layer,
The exposed portion due to diffraction also increases, resulting in a problem that the edge portion of the lower layer pattern 2a is not vertical as shown in FIG.

【0005】本発明の目的はこの問題を解決することで
ある。
The object of the present invention is to solve this problem.

【0006】[0006]

【課題を解決するための手段】比較的薄い下層レジスト
を比較的厚い上層レジストからなる二層レジスト構造を
形成しその上層を光露光し現像して上層パターンを形成
する。次に本発明により上層パターンの表面部分のみに
特定の、例えば酸素反応性イオンエッチングに対する耐
性を与え、しかる後に下層を反応性イオンエッチングに
よるパターニングする。
A relatively thin lower layer resist is formed into a two-layer resist structure consisting of a relatively thick upper layer resist, and the upper layer is exposed to light and developed to form an upper layer pattern. Next, according to the present invention, only the surface portion of the upper layer pattern is given a specific resistance to, for example, oxygen reactive ion etching, and then the lower layer is patterned by reactive ion etching.

【0007】[0007]

【作用】この反応性イオンエッチングによれば光露光に
おける中間混合層による光の吸収および上層パターンエ
ッチングによる回折の問題は本質的に除去され下層への
パターン転写を精度よく行うことが出来る。
According to this reactive ion etching, the problems of absorption of light by the intermediate mixed layer in light exposure and diffraction by the upper layer pattern etching are essentially eliminated, and the pattern transfer to the lower layer can be performed accurately.

【0008】[0008]

【実施例】以下図1により本発明の実施例を詳明に述べ
る。 (実施例1)下地基板1上に、ポリメチルメタクリレー
ト(PMMA)である下層レジスト2を回転塗布法によ
り0.5μmの厚さに形成した後、PMMAの熱架橋温
度である200〜250℃でベークを行い、次いで下層
レジスト2の上にナフトキノンジアジドを感光剤として
含有するノボラック系ポジ型ホトレジストである上層レ
ジスト3を同様に回転塗布法により1μmの厚さに形成
して図1(a)の二層レジスト構造を得る。
Embodiments of the present invention will be described in detail below with reference to FIG. (Example 1) After forming a lower layer resist 2 of polymethylmethacrylate (PMMA) on a base substrate 1 to a thickness of 0.5 μm by a spin coating method, the thermal crosslinking temperature of PMMA is 200 to 250 ° C. After baking, an upper layer resist 3, which is a novolac-based positive photoresist containing naphthoquinonediazide as a photosensitizer, is formed on the lower layer resist 2 by a spin coating method to a thickness of 1 μm in the same manner as shown in FIG. A two-layer resist structure is obtained.

【0009】次に上層レジスト3を光露光し現像して図
1(b)に示す上層パターンを得る。次にこの上層パタ
ーンに下層レジストの酸素反応性イオンエッチング(O
2 RIE)に対する耐性を与える処理を行う。この実施
例は図1(b)に示す構造全体をヘキサメチルジシラン
(HMDS)の雰囲気中で加熱し、上層パターンの表面
にのみ選択的にシリコンを結合させてシリル化処理し、
図1(c)に示す酸素反応性イオンエッチングに対する
耐性膜5を得る。この加熱温度は、上層レジスト3とし
て用いた例えばナフトキノンジアジド感光剤の分解温度
である120〜150℃とするとよい。この範囲の温度
では感光剤の分解並びにHMDSの取込みと熱架橋を同
時に行わせることが出来る。
Next, the upper layer resist 3 is exposed to light and developed to obtain the upper layer pattern shown in FIG. 1 (b). Next, oxygen-reactive ion etching (O
2 Performs a process for giving resistance to RIE). In this example, the entire structure shown in FIG. 1 (b) is heated in an atmosphere of hexamethyldisilane (HMDS), and silicon is selectively bonded only to the surface of the upper layer pattern to perform silylation treatment,
A resistant film 5 against oxygen reactive ion etching shown in FIG. 1C is obtained. The heating temperature is preferably 120 to 150 ° C. which is the decomposition temperature of, for example, the naphthoquinonediazide photosensitizer used as the upper layer resist 3. At a temperature in this range, the decomposition of the photosensitizer, the incorporation of HMDS and the thermal crosslinking can be simultaneously performed.

【0010】そしてこのシリル化された表面を有する上
層パターンを酸素反応性イオンエッチングにより下層レ
ジスト2に転写し、図1(d)に示す構造を得る。下層
レジスト2を形成するPMMAのエッチング速度は、ノ
ボラック系の上層ホトレジスト3のそれの約2倍であ
り、例えば酸素流量30SCCM、RF電力200W程
度の条件下での膜厚減少速度は1μm/分であって、同
条件下での約0.5μm/分上層ホトレジスト3のそれ
と比較すると大きいが、このシリル化膜5により上層ホ
トレジスト3のエッチング速度は更に低下し、下層レジ
スト2のエッチング速度と比較して充分小さなものとな
り、下層レジスト2へのパターン転写中、上層パターン
を良好に保持することが出来る。
Then, the upper layer pattern having the silylated surface is transferred to the lower layer resist 2 by oxygen reactive ion etching to obtain the structure shown in FIG. 1 (d). The etching rate of the PMMA forming the lower layer resist 2 is about twice that of the upper layer photoresist 3 of the novolac system, and the film thickness reduction rate is 1 μm / min under conditions of an oxygen flow rate of 30 SCCM and an RF power of 200 W, for example. This is larger than that of the upper layer photoresist 3 under the same conditions by about 0.5 μm / min. However, the etching rate of the upper layer photoresist 3 is further reduced by this silylated film 5, and compared with the etching rate of the lower layer resist 2. As a result, the upper layer pattern can be satisfactorily held during the pattern transfer to the lower layer resist 2.

【0011】(実施例2)上層レジスト3としてノボラ
ック系ポジ型ホトレジストの代りに酸素発生型のネガ型
レジスト(シップレー製SAL−601)を用い、パタ
ーン露光後にプリベーク露光後ベーク(PEB)を10
0℃の比較的低温で約1分間行うことを除き他は実施例
1と同様である。このような低温でのPEBにより上層
パターンには酸素発生剤が現像後にもかなり残留する。
現像後約140℃でポストベークする。このポストベー
クで再び酸素を発生させて上層パターンにおける架橋反
応を生じさせると共にその表面のシリル化を効率よく行
わせることが出来る。
(Embodiment 2) As the upper layer resist 3, a negative type resist of oxygen generation type (SAL-601 manufactured by Shipley) was used in place of the novolac type positive type photoresist, and prebaked and post-exposure baked (PEB) was applied after pattern exposure.
Same as Example 1 except that the process is performed at a relatively low temperature of 0 ° C. for about 1 minute. Due to PEB at such a low temperature, the oxygen generating agent remains in the upper layer pattern considerably even after development.
Post-baking at about 140 ° C. after development. Oxygen is again generated by this post-baking to cause a crosslinking reaction in the upper layer pattern, and at the same time, the silylation of the surface can be efficiently performed.

【0012】(実施例3)基板1に実施例1と同様のP
MMA下層レジスト2を回転塗布法により0.5μmの
厚さに形成し、約200〜250℃でベークを行い架橋
させ、次いでその上に実施例1と同様の上層レジスト3
を回転塗布法により厚さ1μmとして形成し、図1
(a)の構造を得る。次に、上層レジスト3を所定のパ
ターンを用いて露光し、現像して図1(b)に示す上層
パターンを得る。
(Embodiment 3) The same P as in Embodiment 1 is applied to the substrate 1.
An MMA lower layer resist 2 is formed to a thickness of 0.5 μm by a spin coating method, baked at about 200 to 250 ° C. to be crosslinked, and then an upper layer resist 3 similar to that of Example 1 is formed thereon.
Was formed to a thickness of 1 μm by a spin coating method.
The structure of (a) is obtained. Next, the upper layer resist 3 is exposed with a predetermined pattern and developed to obtain the upper layer pattern shown in FIG.

【0013】次に、図1(b)の構造をCHF3 ガスを
用いてプラズマ処理し、図1(c)に示すように上層パ
ターンの表面部分のみにテフロン状の重合膜5を選択的
に形成する。この処理はCHF3 ガスの流量を30SC
CM、出力100W、基板温度120〜150℃の条件
下で約1分間行うとよい。この重合膜は酸素反応性イオ
ンエッチングに対し耐性を有する。次に、この重合膜を
有する上層パターンを用いた酸素反応性イオンエッチン
グにより下層レジストに転写を行い図1(d)の構造を
得る。
Next, the structure of FIG. 1 (b) is subjected to plasma treatment using CHF 3 gas to selectively form a Teflon-like polymer film 5 only on the surface portion of the upper layer pattern as shown in FIG. 1 (c). Form. This process uses CHF 3 gas at a flow rate of 30 SC
It is advisable to perform the process under the conditions of CM, output of 100 W, and substrate temperature of 120 to 150 ° C. for about 1 minute. The polymer film is resistant to oxygen reactive ion etching. Next, transfer is performed to the lower layer resist by oxygen reactive ion etching using the upper layer pattern having this polymerized film to obtain the structure of FIG. 1 (d).

【0014】(実施例4)実施例3における上層レジス
ト3として酸素発生型レジストを用い、酸素発生温度近
傍で上層レジスト3を加熱しつつCHF3 ガスでプラズ
マ処理する。他は実施例3と同様である。
(Embodiment 4) An oxygen generating resist is used as the upper layer resist 3 in Example 3, and the upper layer resist 3 is heated in the vicinity of the oxygen generating temperature while being plasma-treated with CHF 3 gas. Others are the same as in the third embodiment.

【0015】[0015]

【発明の効果】本発明によれば、上層レジストを露光お
よび現像によりパターニングした後その表面に酸素反応
性イオンエッチングに対する耐性を与え、しかる後にそ
の上層パターンを用いて下層レジストの酸素反応性イオ
ンエッチングを行うことにより、下層レジストへの上層
パターンの転写を行うため、従来の二層ホトレジストパ
ターンの形成における中間混合層および光の回折の影響
を受けることなく、垂直な縁をもつ下層パターンを得る
ことができる。
According to the present invention, after patterning the upper layer resist by exposure and development, the surface thereof is made resistant to oxygen reactive ion etching, and then the upper layer pattern is used to carry out oxygen reactive ion etching of the lower layer resist. By performing the transfer of the upper layer pattern to the lower layer resist, it is possible to obtain the lower layer pattern having a vertical edge without being affected by the intermediate mixed layer and the diffraction of light in the formation of the conventional two-layer photoresist pattern. You can

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明による二層パターンの形成方法を示す工
程図である。
FIG. 1 is a process drawing showing a method for forming a two-layer pattern according to the present invention.

【図2】光露光による従来の二層パターンの形成方法を
示す工程図である。
FIG. 2 is a process drawing showing a conventional method for forming a two-layer pattern by light exposure.

【符号の説明】[Explanation of symbols]

1 基板 2 下層レジスト 3 上層レジスト 4 中間(混合)層 5 耐反応性イオンエッチング膜 1 substrate 2 Lower layer resist 3 Upper layer resist 4 Middle (mixed) layer 5 Reactive ion etching film

Claims (4)

【特許請求の範囲】[Claims] 【請求項1】 (a)基板上に下層レジスト膜を形成す
る工程と、 (b)前記下層レジスト膜上にホトレジスト膜を形成す
る工程と、 (c)前記ホトレジスト膜を露光現像して上層パターン
を形成する工程と、 (d)前記上層パターンの表面に耐エッチング性の膜を
形成する工程と、 (e)前記耐エッチング性を有する上層パターンをマス
クとして下層レジスト膜をエッチングする工程とを有す
ることを特徴とするパターン形成方法。
1. A step of: (a) forming a lower resist film on a substrate; (b) a step of forming a photoresist film on the lower resist film; (c) exposing and developing the photoresist film to form an upper layer pattern. And (d) forming an etching resistant film on the surface of the upper layer pattern, and (e) etching the lower resist film using the etching resistant upper layer pattern as a mask. A pattern forming method characterized by the above.
【請求項2】 請求項1記載のパターン形成方法におい
て、前記上層パターンの表面を前記パターンの熱架橋温
度近傍でシリル化することによって耐エッチング性の膜
を形成し、前記エッチングとして酸素反応性エッチング
を行うことを特徴とするパターン形成方法。
2. The pattern forming method according to claim 1, wherein an etching resistant film is formed by silylating the surface of the upper layer pattern in the vicinity of a thermal crosslinking temperature of the pattern, and oxygen reactive etching is performed as the etching. A method for forming a pattern, which comprises:
【請求項3】 請求項1記載のパターン形成方法におい
て、前記上層レジストとして酸素発生型を用い、前記上
層パターンの表面を前記パターンの酸素発生温度近傍で
シリル化することによって耐エッチング性の膜を形成
し、前記エッチングとして酸素反応性エッチングを行う
ことを特徴とするパターン形成方法。
3. The pattern forming method according to claim 1, wherein an oxygen generating type is used as the upper layer resist, and an etching resistant film is formed by silylating the surface of the upper layer pattern near the oxygen generating temperature of the pattern. A method for forming a pattern, which comprises forming and performing oxygen reactive etching as the etching.
【請求項4】 請求項1記載のパターン形成方法におい
て、前記上層パターンの表面にプラズマ重合膜を形成す
ることによって耐エッチング性の膜を形成することを特
徴とするパターン形成方法。
4. The pattern forming method according to claim 1, wherein an etching resistant film is formed by forming a plasma polymerized film on the surface of the upper layer pattern.
JP16455591A 1991-07-04 1991-07-04 Pattern formation method Pending JPH0513325A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP16455591A JPH0513325A (en) 1991-07-04 1991-07-04 Pattern formation method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP16455591A JPH0513325A (en) 1991-07-04 1991-07-04 Pattern formation method

Publications (1)

Publication Number Publication Date
JPH0513325A true JPH0513325A (en) 1993-01-22

Family

ID=15795390

Family Applications (1)

Application Number Title Priority Date Filing Date
JP16455591A Pending JPH0513325A (en) 1991-07-04 1991-07-04 Pattern formation method

Country Status (1)

Country Link
JP (1) JPH0513325A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100451831C (en) * 2001-10-29 2009-01-14 旺宏电子股份有限公司 Method of reducing size of pattern interval of opening
CN108346674A (en) * 2018-01-30 2018-07-31 武汉新芯集成电路制造有限公司 Preparation method, silicon wafer and the imaging sensor of semiconductor wafers

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100451831C (en) * 2001-10-29 2009-01-14 旺宏电子股份有限公司 Method of reducing size of pattern interval of opening
CN108346674A (en) * 2018-01-30 2018-07-31 武汉新芯集成电路制造有限公司 Preparation method, silicon wafer and the imaging sensor of semiconductor wafers

Similar Documents

Publication Publication Date Title
JPH0777809A (en) Method for formation of pattern making use of silylation
US5286607A (en) Bi-layer resist process for semiconductor processing
TW505976B (en) Method for forming micro-pattern of semiconductor device
JPH0210362A (en) Fine pattern forming method
KR100415091B1 (en) method for manufacturing fine pattern
JPH0513325A (en) Pattern formation method
JPH09134862A (en) Forming method of resist pattern
JPH02156244A (en) Pattern forming method
KR930001856B1 (en) Sub-micron patterning method using multi-layer resist
JP2010118501A (en) Method for manufacturing semiconductor device
JPH02181910A (en) Formation of resist pattern
JPH03283418A (en) Resist pattern forming method
JPH0313949A (en) Resist pattern forming method
JPS6047419A (en) Multilayer level patterning method
KR100284026B1 (en) Fine pattern formation method using sillation
JP2713061B2 (en) Method of forming resist pattern
JPS61260242A (en) Formation of resist pattern
JPH02271359A (en) Method for hardening positive type photoresist by silylation
KR100399889B1 (en) Method for forming photoresist pattern of semiconductor device
JP2930604B2 (en) Method of forming resist pattern
JPH01137634A (en) Manufacture of semiconductor device
JPS58153932A (en) Photographic etching method
JPS6266630A (en) Manufacturing of semiconductor device
JPH03104113A (en) Formation of resist pattern
JPS61121332A (en) Pattern forming method