JPH09134862A - Forming method of resist pattern - Google Patents

Forming method of resist pattern

Info

Publication number
JPH09134862A
JPH09134862A JP29142095A JP29142095A JPH09134862A JP H09134862 A JPH09134862 A JP H09134862A JP 29142095 A JP29142095 A JP 29142095A JP 29142095 A JP29142095 A JP 29142095A JP H09134862 A JPH09134862 A JP H09134862A
Authority
JP
Japan
Prior art keywords
resist
antireflection film
resist pattern
film
etched
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP29142095A
Other languages
Japanese (ja)
Other versions
JP2674589B2 (en
Inventor
Hiroshi Yoshino
宏 吉野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP29142095A priority Critical patent/JP2674589B2/en
Publication of JPH09134862A publication Critical patent/JPH09134862A/en
Application granted granted Critical
Publication of JP2674589B2 publication Critical patent/JP2674589B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To prevent a resist pattern from deteriorating in shape without varying it in dimensions through a small number of processes when an anti-reflection film is etched by a method wherein an antireflection film is applied onto a silicon substrate and converted into silyl by heating carried out under specific conditions. SOLUTION: An anti-reflection film 2 formed of novolak resin which contains light absorbing dye is applied onto a silicon substrate 1 and heated at a temperature of 200 deg.C in an atmosphere of hexamethyldisilazan for five minutes to be converted to silyl. Then, resist is applied onto a sililated antireflection film 3, exposed to light through a KrF excimer laser stepper, and developed for the formation of a resist pattern 4. Then, the antireflection film 3 is etched with CF4 gas using the resist pattern 4 as a mask. By this setup, a good resist pattern which is restrained from deteriorating in shape can be obtained.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は、半導体や各種デバ
イスの製造プロセスにおいて、エッチング用マスク、イ
オン注入用マスク等に用いられるレジストパターンの形
成方法に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for forming a resist pattern used as an etching mask, an ion implantation mask, etc. in a semiconductor or various device manufacturing process.

【0002】[0002]

【従来の技術】半導体製造プロセスにおける従来のレジ
ストパターン形成法では、基板上にレジスト層を塗布
し、g線(波長436nm)、i線(波長365n
m)、またはKrFエキシマレーザ(波長248nm)
を用いて露光を行い、アルカリ水溶液で現像を行う方法
が用いられてきた。このような従来の方法では、下地基
板からの反射光によるレジスト形状の劣化、いわゆるハ
レーションと呼ばれる現象が大きな問題となっている。
また、下地基板の段差によりレジスト膜厚が変化すると
パターン寸法が変動する、といった定在波効果と呼ばれ
る問題もあった。これらの問題は、半導体素子を作成す
る上で、トランジスタ特性のばらつき、あるいは断線、
ショートといった問題を引き起こす。
2. Description of the Related Art In a conventional method of forming a resist pattern in a semiconductor manufacturing process, a resist layer is coated on a substrate and g-line (wavelength 436 nm) and i-line (wavelength 365n) are applied.
m) or KrF excimer laser (wavelength 248 nm)
Has been used, and a method of developing with an alkaline aqueous solution has been used. In such a conventional method, a phenomenon called so-called halation, which is a deterioration of the resist shape due to light reflected from the underlying substrate, is a serious problem.
There is also a problem called the standing wave effect in which the pattern dimension changes when the resist film thickness changes due to the step of the underlying substrate. These problems are caused by variations in transistor characteristics, disconnection, and
It causes problems such as short circuit.

【0003】このような問題を解決する方法として、イ
ンターナショナル・エレクトロン・デバイス・ミーティ
ング、テクニカル・ダイジェスト(International Elec
tronDevice Meeting, Technical Digest)、1982
年、391〜394頁に記載されているような3層レジ
ストプロセス、あるいは、ソリッド・ステイト・テクノ
ロジー(日本版)、1993年11月号、23〜25頁
に記載されているようなレジストの下に反射防止膜を用
いる方法が挙げられる。
As a method for solving such a problem, International Electron Device Meeting, Technical Digest (International Elec
tronDevice Meeting, Technical Digest), 1982
Year, pages 391-394, or a three-layer resist process, or under the resist as described in Solid State Technology (Japan Version), November 1993, pages 23-25. There is a method of using an antireflection film.

【0004】前者の3層レジストプロセスとは、基板上
にまず第1のレジストを塗布し、かつこの上にスピン・
オン・グラス(SOG)を塗布した後、ベーキングを行
い、さらにこの上に第2のレジストを塗布し、通常の露
光、現像を行う。ついで、フッ素系ガスを用いたプラズ
マ中で第2のレジストパターンをマスクとしてSOGを
エッチングし、その後、酸素ガスを用いたプラズマ中で
SOGをマスクとして第1のレジストをエッチングす
る。ここで、第1のレジストが下地基板からの反射光を
抑える役割を果たしている。しかしながら、この方法
は、条件の異なる2段階のエッチングを必要とし工程が
複雑である上、SOGとレジストの密着性に問題があっ
た。
In the former three-layer resist process, the first resist is first coated on the substrate, and then spin coating is performed.
After coating on glass (SOG), baking is performed, and then a second resist is coated thereon, and ordinary exposure and development are performed. Then, the SOG is etched using the second resist pattern as a mask in plasma using a fluorine-based gas, and then the first resist is etched using SOG as a mask in plasma using oxygen gas. Here, the first resist plays a role of suppressing light reflected from the base substrate. However, this method requires two stages of etching under different conditions, the process is complicated, and there is a problem in the adhesion between the SOG and the resist.

【0005】そこで、これらの問題を解決する手段の一
つとして、特開平2−304922号公報に、SOGを
塗布する代わりに、2層レジストプロセスにおける第1
のレジストの表面のみをシリル化する方法が開示されて
いる。この方法を用いると、SOGとレジストの密着性
の問題は解決されるものの、第1のレジスト中のシリル
化された部分とシリル化されない部分でエッチングを分
けて行う必要があり、工程が複雑である、という問題は
依然として残る。
Therefore, as one of means for solving these problems, Japanese Patent Laid-Open No. 2-304922 discloses a first two-layer resist process instead of applying SOG.
The method of silylating only the surface of the resist is disclosed. Although this method solves the problem of adhesion between the SOG and the resist, it requires etching separately for the silylated portion and the non-silylated portion in the first resist, which complicates the process. There is still the problem.

【0006】これに対して、反射防止膜を用いる方法
は、反射防止効果を維持したまま、3層レジストプロセ
スに比べて工程が少なくて済むという利点がある。しか
しながら、この方法は、反射防止膜をエッチングする際
に、通常の条件下では反射防止膜とレジストの選択比が
1程度と小さいため、レジスト形状が劣化してしまう、
という問題がある。
On the other hand, the method using the antireflection film has an advantage that the number of steps is smaller than that of the three-layer resist process while maintaining the antireflection effect. However, in this method, when etching the antireflection film, the selection ratio between the antireflection film and the resist is as small as about 1 under normal conditions, so that the resist shape deteriorates.
There is a problem.

【0007】この問題を解決する手段としては、特開昭
64−52142号公報に、反射防止膜上のレジストパ
ターン表面だけを選択的にシリル化する方法が開示され
ている。この方法によれば、シリル化されたレジストパ
ターンと、シリル化されなかった反射防止膜との選択比
は20程度が得られ、反射防止膜をエッチングする際の
レジストパターンの形状劣化を防ぐことができる。しか
しながら、レジストパターンをシリル化することにより
その体積が膨張するため、パターン寸法が変動する、と
いう別の問題が生じる。
As a means for solving this problem, Japanese Patent Application Laid-Open No. 64-52142 discloses a method of selectively silylating only the resist pattern surface on the antireflection film. According to this method, the selection ratio of the silylated resist pattern and the non-silylated antireflection film is about 20, and it is possible to prevent the shape deterioration of the resist pattern when etching the antireflection film. it can. However, since the volume of the resist pattern is expanded by silylating the resist pattern, another problem occurs that the pattern size varies.

【0008】[0008]

【発明が解決しようとする課題】以上述べたように、3
層レジストプロセスや反射防止膜の使用によりハレーシ
ョン等の問題を解消することができるが、それらの改良
法を用いても、3層レジストプロセスの場合は工程が複
雑であるという問題、反射防止膜の場合はパターンの寸
法変動が生じるという問題が残ってしまう。
As described above, 3
Although problems such as halation can be solved by using a layer resist process or an antireflection film, even if these improved methods are used, the problem that the steps are complicated in the case of a three layer resist process, In this case, the problem that pattern dimension variation occurs remains.

【0009】本発明は、上記の課題を解決するためにな
されたものであって、少ない工程数でレジストの寸法変
動が生じることなく、反射防止膜のエッチング時にレジ
スト形状の劣化を防止し得るレジストパターンの形成方
法を提供することを目的とする。
The present invention has been made in order to solve the above-mentioned problems, and it is possible to prevent the resist shape from deteriorating at the time of etching the antireflection film without causing the resist dimensional variation in a small number of steps. An object of the present invention is to provide a pattern forming method.

【0010】[0010]

【課題を解決するための手段】上記の目的を達成するた
めに、本発明のレジストパターンの形成方法は、シリコ
ン基板上に有機系の反射防止膜を形成する工程と、反射
防止膜の全体をシリル化する工程と、反射防止膜上にレ
ジスト膜を形成する工程と、レジスト膜に紫外線または
遠紫外線を照射する工程と、レジスト膜を現像してレジ
ストパターンを形成する工程と、レジストパターンをマ
スクとして反射防止膜をシリコン酸化膜用のエッチング
ガスを含むプラズマ中でエッチングする工程、を有する
ことを特徴とするものである。
In order to achieve the above object, a method of forming a resist pattern according to the present invention includes a step of forming an organic antireflection film on a silicon substrate and a step of forming the entire antireflection film. Silylating step, forming a resist film on the antireflection film, irradiating the resist film with ultraviolet rays or deep ultraviolet rays, developing the resist film to form a resist pattern, and masking the resist pattern As a result, the antireflection film is etched in plasma containing an etching gas for the silicon oxide film.

【0011】本発明においては、反射防止膜をシリル化
することによって、反射防止膜中にシリコンが取り込ま
れたシリル化層が形成される。例えば、反射防止膜の一
種であるノボラック系樹脂をヘキサメチルジシラザンと
反応させると、下記の化1に示すように、樹脂中のOH
基のHがシリル基と置換され、このような分子構造を持
ったシリル化層が形成される。
In the present invention, the silylated layer is formed by incorporating silicon into the antireflection film by silylating the antireflection film. For example, when a novolac-based resin, which is a kind of antireflection film, is reacted with hexamethyldisilazane, the OH in the resin is changed as shown in Chemical Formula 1 below.
The H of the group is replaced with a silyl group, and a silylated layer having such a molecular structure is formed.

【化1】 Embedded image

【0012】このシリル化層のエッチング耐性はレジス
トとシリコン酸化膜の中間のような特性を示す。例え
ば、レジストをエッチングするような酸素ガスプラズマ
中でエッチングを行った場合、シリル化層はレジストほ
どエッチングされないが、シリコン酸化膜よりはエッチ
ングされる。また、シリコン酸化膜をエッチングするよ
うなフッ素ガスプラズマ中でエッチングを行った場合、
シリル化層はシリコン酸化膜ほどエッチングされない
が、レジストよりはエッチングされる。
The etching resistance of the silylated layer has a characteristic similar to that of the resist and the silicon oxide film. For example, when etching is performed in oxygen gas plasma that etches a resist, the silylated layer is etched less than the resist, but is etched rather than the silicon oxide film. When etching is performed in a fluorine gas plasma that etches a silicon oxide film,
The silylated layer is not as etched as the silicon oxide film, but is etched more than the resist.

【0013】したがって、レジストパターンをマスクと
して反射防止膜をエッチングする際に、フッ素ガスを含
むプラズマ中でエッチングすると、レジストはほとんど
エッチングされずに反射防止膜のみエッチングされるこ
とになり、すなわち反射防止膜とレジストとの選択比が
大きくなるため、レジスト形状の劣化は起こらない。さ
らに、反射防止膜のシリル化はレジスト膜を形成する前
に行うため、シリル化によってレジストパターンが変形
するということもない。
Therefore, when the antireflection film is etched using the resist pattern as a mask, if the etching is performed in plasma containing fluorine gas, the resist is hardly etched and only the antireflection film is etched. Since the selection ratio between the film and the resist is increased, the resist shape is not deteriorated. Furthermore, since the silylation of the antireflection film is performed before forming the resist film, the silylation does not deform the resist pattern.

【0014】[0014]

【発明の実施の形態】以下、本発明の一実施の形態を図
1を参照して説明する。まず、図1(a)に示すよう
に、シリコン基板1上に、例えば光吸収用染料を含有す
るノボラック系樹脂膜からなる反射防止膜2を塗布した
後、図1(b)に示すように、ヘキサメチルジシラザン
を用い、その雰囲気中で200℃、5分間加熱すること
により反射防止膜2のシリル化を行った。なお、この条
件は反射防止膜2の全体がシリル化する条件である。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS One embodiment of the present invention will be described below with reference to FIG. First, as shown in FIG. 1A, an antireflection film 2 made of, for example, a novolac resin film containing a light absorbing dye is applied on a silicon substrate 1, and then as shown in FIG. Hexamethyldisilazane was used to heat the antireflection film 2 at 200 ° C. for 5 minutes in the atmosphere to silylate the antireflection film 2. It should be noted that this condition is a condition under which the entire antireflection film 2 is silylated.

【0015】そして、全体がシリル化された反射防止膜
3上にレジストを塗布した後、KrFエキシマレーザス
テッパーによる露光、現像を行い、図1(c)に示すよ
うなレジストパターン4を形成する。ついで、このレジ
ストパターン4をマスクとしてRIE方式のエッチング
装置を用いて反射防止膜3のエッチングを行う。この際
には、エッチングガスとしてCF4 ガス(フッ素系ガ
ス)を用い、RFパワー100W、CF4 ガス流量50
sccm、基板温度−50℃、圧力5mTorrの条件
とする。すると、図1(d)に示すようなパターンが形
成される。
Then, after applying a resist on the anti-reflection film 3 which is entirely silylated, exposure and development are carried out by a KrF excimer laser stepper to form a resist pattern 4 as shown in FIG. 1 (c). Then, the antireflection film 3 is etched using the resist pattern 4 as a mask and an RIE etching device. At this time, CF 4 gas (fluorine-based gas) is used as an etching gas, RF power is 100 W, and CF 4 gas flow rate is 50.
The conditions are sccm, substrate temperature −50 ° C., and pressure 5 mTorr. Then, a pattern as shown in FIG. 1D is formed.

【0016】本実施の形態のレジストパターンの形成方
法によれば、反射防止効果を維持したまま、CF4 ガス
で反射防止膜3をエッチングする際に、シリル化された
反射防止膜3とレジストとの選択比が大きいため、エッ
チング時のレジスト形状の劣化を防ぐことができる。実
際に、上記の方法によって得られたレジストパターンを
電子顕微鏡で観察したところ、レジスト形状の劣化のな
い、良好なパターンが形成された。
According to the resist pattern forming method of the present embodiment, when the antireflection film 3 is etched with CF 4 gas while maintaining the antireflection effect, the silylated antireflection film 3 and the resist are removed. Since the selection ratio is large, it is possible to prevent the deterioration of the resist shape during etching. In fact, when the resist pattern obtained by the above method was observed with an electron microscope, a good pattern without deterioration of the resist shape was formed.

【0017】また、反射防止膜2のシリル化はレジスト
膜を形成する前に行うため、シリル化によってレジスト
が膨張することもなく、レジストパターンが変形した
り、パターン寸法が変動することもない。
Since the silylation of the antireflection film 2 is performed before forming the resist film, the silylation does not cause the resist to expand, the resist pattern is not deformed, and the pattern size does not change.

【0018】さらに、形成する膜が反射防止膜とレジス
ト膜の2層のみであり、反射防止膜の全体をシリル化す
ることでこれを一括してエッチングできるため、従来の
方法に比べてパターン形成に要する工程数を少なくする
ことができる。
Further, since the film to be formed is only two layers of the antireflection film and the resist film, and the entire antireflection film can be etched in a lump by silylating the entire antireflection film, so that the pattern formation is performed as compared with the conventional method. The number of steps required for can be reduced.

【0019】なお、本発明の技術範囲は上記実施の形態
に限定されるものではなく、本発明の趣旨を逸脱しない
範囲において種々の変更を加えることが可能である。例
えば上記実施の形態では、KrFエキシマレーザで露光
を行ったが、水銀ランプのg線、i線あるいはArFエ
キシマレーザで露光を行っても同様の効果を得ることが
できる。また、上記実施の形態ではシリル化温度を20
0℃に設定したが、シリル化反応が進む温度であれば、
200℃に限らず任意の温度としてよく、時間に関して
も5分間に限らず任意としてよい。ただし、これらの条
件は反射防止膜の全体がシリル化される条件とする必要
がある。
The technical scope of the present invention is not limited to the above embodiment, and various changes can be made without departing from the spirit of the present invention. For example, in the above-mentioned embodiment, the KrF excimer laser is used for the exposure, but the same effect can be obtained by performing the exposure using the g-line, i-line of a mercury lamp or the ArF excimer laser. In the above embodiment, the silylation temperature is set to 20.
Although it was set to 0 ° C, if the temperature is such that the silylation reaction proceeds,
The temperature may be any temperature not limited to 200 ° C., and the time may be arbitrary not limited to 5 minutes. However, it is necessary that these conditions are such that the entire antireflection film is silylated.

【0020】また、反射防止膜としては、光吸収用染料
を含むノボラック系樹脂膜以外にも、例えばレジストそ
のものに光吸収用染料を添加したもの、あるいは染料を
含まず露光に使用する波長の光を吸収する特性を持った
樹脂等を用いることができる。シリル化工程では、ヘキ
サメチルジシラザンのようなシラザン化合物に代えてク
ロロトリメチルシラン等のクロロシラン化合物等を用い
てもよいし、気相のシリル化法に代えて液相シリル化法
を用いても同様の効果を得ることができる。
As the antireflection film, in addition to the novolac resin film containing the light absorbing dye, for example, a resist itself added with the light absorbing dye, or a light having a wavelength used for exposure without containing the dye is used. It is possible to use a resin or the like having a property of absorbing the. In the silylation step, a chlorosilane compound such as chlorotrimethylsilane may be used instead of the silazane compound such as hexamethyldisilazane, or a liquid phase silylation method may be used instead of the gas phase silylation method. The same effect can be obtained.

【0021】さらに、反射防止膜のエッチングガスとし
てCF4 を用いたが、これはシリコン酸化膜のエッチン
グに用いられているものならば任意のものでよく、例え
ばCHF3 、CHF3 とCOの混合ガス等を用いてもよ
い。
Further, CF 4 was used as an etching gas for the antireflection film, but any gas may be used as long as it is used for etching the silicon oxide film, for example, CHF 3 , or a mixture of CHF 3 and CO. You may use gas etc.

【0022】[0022]

【発明の効果】以上、詳細に説明したように、本発明の
レジストパターンの形成方法によれば、シリル化された
反射防止膜とレジストとの選択比が大きいため、反射防
止膜をエッチングする際のレジスト形状の劣化を防ぐこ
とができる。また、反射防止膜のシリル化はレジストを
形成する前に行うため、シリル化によってレジストが膨
張することもなく、パターンの変形や寸法変動が防止で
き、微細なレジストパターンの形成に好適なものとな
る。さらに、従来の方法に比べてパターン形成に要する
工程数を少なくすることができる。
As described above in detail, according to the method of forming a resist pattern of the present invention, since the selectivity ratio between the silylated antireflection film and the resist is large, the antireflection film is etched. It is possible to prevent deterioration of the resist shape. Moreover, since the silylation of the antireflection film is performed before the resist is formed, the resist does not expand due to the silylation, and it is possible to prevent pattern deformation and dimensional variation, which is suitable for forming a fine resist pattern. Become. Further, the number of steps required for pattern formation can be reduced as compared with the conventional method.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の一実施の形態であるレジストパターン
の形成方法の手順を示す図である。
FIG. 1 is a diagram showing a procedure of a method of forming a resist pattern according to an embodiment of the present invention.

【符号の説明】[Explanation of symbols]

1 シリコン基板 2 反射防止膜 3 シリル化された反射防止膜 4 レジストパターン 1 Silicon Substrate 2 Antireflection Film 3 Silylated Antireflection Film 4 Resist Pattern

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】 シリコン基板上に有機系の反射防止膜を
形成する工程と、該反射防止膜の全体をシリル化する工
程と、前記反射防止膜上にレジスト膜を形成する工程
と、該レジスト膜に紫外線または遠紫外線を照射する工
程と、前記レジスト膜を現像してレジストパターンを形
成する工程と、該レジストパターンをマスクとして前記
反射防止膜をシリコン酸化膜用のエッチングガスを含む
プラズマ中でエッチングする工程、を有することを特徴
とするレジストパターンの形成方法。
1. A step of forming an organic antireflection film on a silicon substrate, a step of silylating the entire antireflection film, a step of forming a resist film on the antireflection film, and the resist. Irradiating the film with ultraviolet rays or deep ultraviolet rays, developing the resist film to form a resist pattern, and using the resist pattern as a mask to form the antireflection film in a plasma containing an etching gas for a silicon oxide film. A method of forming a resist pattern, which comprises a step of etching.
【請求項2】 請求項1に記載のレジストパターンの形
成方法において、前記シリコン酸化膜用のエッチングガ
スとしてフッ素系のガスを用いることを特徴とするレジ
ストパターンの形成方法。
2. The method of forming a resist pattern according to claim 1, wherein a fluorine-based gas is used as the etching gas for the silicon oxide film.
JP29142095A 1995-11-09 1995-11-09 Method of forming resist pattern Expired - Fee Related JP2674589B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP29142095A JP2674589B2 (en) 1995-11-09 1995-11-09 Method of forming resist pattern

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP29142095A JP2674589B2 (en) 1995-11-09 1995-11-09 Method of forming resist pattern

Publications (2)

Publication Number Publication Date
JPH09134862A true JPH09134862A (en) 1997-05-20
JP2674589B2 JP2674589B2 (en) 1997-11-12

Family

ID=17768654

Family Applications (1)

Application Number Title Priority Date Filing Date
JP29142095A Expired - Fee Related JP2674589B2 (en) 1995-11-09 1995-11-09 Method of forming resist pattern

Country Status (1)

Country Link
JP (1) JP2674589B2 (en)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1998032162A1 (en) * 1997-01-21 1998-07-23 Matsushita Electric Industrial Co., Ltd. Pattern forming method
DE19937995A1 (en) * 1999-08-11 2001-03-01 Infineon Technologies Ag Process for structuring an organic antireflection coating
DE10226603A1 (en) * 2002-06-14 2004-01-08 Infineon Technologies Ag Method for structuring a silicon layer and its use for producing an integrated semiconductor circuit
DE10226604A1 (en) * 2002-06-14 2004-01-08 Infineon Technologies Ag Process for structuring a silicon layer
US6841481B2 (en) 1999-08-11 2005-01-11 Infineon Technologies Ag Etching process for a two-layer metallization
KR100653977B1 (en) * 2000-06-29 2006-12-05 주식회사 하이닉스반도체 Micro pattern-forming method using base treatment in organic bottom anti-reflective coating process
CN104465462A (en) * 2014-12-16 2015-03-25 桂林电子科技大学 Manufacturing method for applying laser etching to magnetron sputtering film patterning

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1998032162A1 (en) * 1997-01-21 1998-07-23 Matsushita Electric Industrial Co., Ltd. Pattern forming method
DE19937995A1 (en) * 1999-08-11 2001-03-01 Infineon Technologies Ag Process for structuring an organic antireflection coating
US6559067B2 (en) 1999-08-11 2003-05-06 Infineon Technologies Ag Method for patterning an organic antireflection layer
DE19937995C2 (en) * 1999-08-11 2003-07-03 Infineon Technologies Ag Process for structuring an organic anti-reflection layer
US6841481B2 (en) 1999-08-11 2005-01-11 Infineon Technologies Ag Etching process for a two-layer metallization
KR100653977B1 (en) * 2000-06-29 2006-12-05 주식회사 하이닉스반도체 Micro pattern-forming method using base treatment in organic bottom anti-reflective coating process
DE10226603A1 (en) * 2002-06-14 2004-01-08 Infineon Technologies Ag Method for structuring a silicon layer and its use for producing an integrated semiconductor circuit
DE10226604A1 (en) * 2002-06-14 2004-01-08 Infineon Technologies Ag Process for structuring a silicon layer
US6933240B2 (en) 2002-06-14 2005-08-23 Infineon Technologies Ag Method for patterning a layer of silicon, and method for fabricating an integrated semiconductor circuit
CN104465462A (en) * 2014-12-16 2015-03-25 桂林电子科技大学 Manufacturing method for applying laser etching to magnetron sputtering film patterning

Also Published As

Publication number Publication date
JP2674589B2 (en) 1997-11-12

Similar Documents

Publication Publication Date Title
US6514672B2 (en) Dry development process for a bi-layer resist system
CN101335198B (en) Method for forming fine pattern of semiconductor device
TWI424469B (en) Double patterning strategy for contact hole and trench
TWI387998B (en) A lithography method
US8178287B2 (en) Photoresist composition and method of forming a resist pattern
KR100620651B1 (en) Manufacturing method for fine pattern of semiconductor device
JP2003051443A (en) Method of forming fine pattern in semiconductor device
JP2004530922A (en) Process for forming sublithographic photoresist features
JP2002064059A (en) Method for forming fine pattern of semiconductor element
JP2674589B2 (en) Method of forming resist pattern
KR100415091B1 (en) method for manufacturing fine pattern
JP4574976B2 (en) Fine pattern forming method
KR20010037049A (en) Lithography method using silylation
JP2647011B2 (en) Method of forming resist pattern
JP3660280B2 (en) Method for forming fine resist pattern
KR20090044573A (en) Method of fabricating semiconductor device
KR100520669B1 (en) Method for Forming Ultrafine Pattern by Top Surface Imaging Process
JP3257126B2 (en) Pattern formation method
KR920005782B1 (en) Process of photoresist
TW505978B (en) Residue-free bi-layer lithographic process
TW202407456A (en) Method for forming a resist pattern
KR20060070659A (en) Method for making a semiconductor device using barc silylation
JPH0513325A (en) Pattern formation method
JPH05142788A (en) Formation of resist pattern
JP2000091309A (en) Device and method for forming semiconductor pattern

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees