JPH02181910A - Formation of resist pattern - Google Patents
Formation of resist patternInfo
- Publication number
- JPH02181910A JPH02181910A JP144489A JP144489A JPH02181910A JP H02181910 A JPH02181910 A JP H02181910A JP 144489 A JP144489 A JP 144489A JP 144489 A JP144489 A JP 144489A JP H02181910 A JPH02181910 A JP H02181910A
- Authority
- JP
- Japan
- Prior art keywords
- resist
- layer
- resist layer
- hardened
- irradiated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000015572 biosynthetic process Effects 0.000 title description 4
- 239000010410 layer Substances 0.000 claims abstract description 111
- 238000000034 method Methods 0.000 claims abstract description 15
- 239000000758 substrate Substances 0.000 claims abstract description 14
- 239000002344 surface layer Substances 0.000 claims abstract description 14
- 238000005530 etching Methods 0.000 claims description 7
- 238000000059 patterning Methods 0.000 claims description 6
- 230000001678 irradiating effect Effects 0.000 claims description 2
- 238000007493 shaping process Methods 0.000 claims 1
- 239000000463 material Substances 0.000 abstract description 15
- 229920005989 resin Polymers 0.000 abstract description 5
- 239000011347 resin Substances 0.000 abstract description 5
- 238000010438 heat treatment Methods 0.000 abstract description 3
- 229920003986 novolac Polymers 0.000 abstract description 3
- QTWJRLJHJPIABL-UHFFFAOYSA-N 2-methylphenol;3-methylphenol;4-methylphenol Chemical compound CC1=CC=C(O)C=C1.CC1=CC=CC(O)=C1.CC1=CC=CC=C1O QTWJRLJHJPIABL-UHFFFAOYSA-N 0.000 abstract description 2
- 238000006149 azo coupling reaction Methods 0.000 abstract description 2
- 229930003836 cresol Natural products 0.000 abstract description 2
- 238000004132 cross linking Methods 0.000 abstract 2
- 238000006243 chemical reaction Methods 0.000 abstract 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 7
- 229910052710 silicon Inorganic materials 0.000 description 7
- 239000010703 silicon Substances 0.000 description 7
- 238000001312 dry etching Methods 0.000 description 5
- 230000018109 developmental process Effects 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- QSHDDOUJBYECFT-UHFFFAOYSA-N mercury Chemical compound [Hg] QSHDDOUJBYECFT-UHFFFAOYSA-N 0.000 description 2
- 229910052753 mercury Inorganic materials 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 239000003504 photosensitizing agent Substances 0.000 description 2
- 230000007261 regionalization Effects 0.000 description 2
- 229930192627 Naphthoquinone Natural products 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- XXTZHYXQVWRADW-UHFFFAOYSA-N diazomethanone Chemical compound [N]N=C=O XXTZHYXQVWRADW-UHFFFAOYSA-N 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 150000002148 esters Chemical class 0.000 description 1
- 230000012447 hatching Effects 0.000 description 1
- QVEIBLDXZNGPHR-UHFFFAOYSA-N naphthalene-1,4-dione;diazide Chemical compound [N-]=[N+]=[N-].[N-]=[N+]=[N-].C1=CC=C2C(=O)C=CC(=O)C2=C1 QVEIBLDXZNGPHR-UHFFFAOYSA-N 0.000 description 1
- 150000002791 naphthoquinones Chemical class 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- ISWSIDIOOBJBQZ-UHFFFAOYSA-N phenol group Chemical group C1(=CC=CC=C1)O ISWSIDIOOBJBQZ-UHFFFAOYSA-N 0.000 description 1
- 150000002989 phenols Chemical class 0.000 description 1
Abstract
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、レジストパターン形成方法に関する。[Detailed description of the invention] [Industrial application field] The present invention relates to a resist pattern forming method.
本発明は、例えば各種微細加工を行うためのマスクとす
るレジストパターンの形成に用いることができ、例えば
、各種の半導体装置製造の分野等で利用することができ
る。INDUSTRIAL APPLICABILITY The present invention can be used, for example, to form a resist pattern used as a mask for performing various types of microfabrication, and can be used, for example, in the field of manufacturing various semiconductor devices.
本発明は、第１のレジスト層上に第２のレジスト層を形
成するパターン形成方法において、基板上に形成した第
１のレジスト層にエネルギー線を照射してその表面層を
硬化し、次いで該第１のレジスト層上に第２のレジスト
層を形成することによって、第１．第２のレジスト層の
材料の混合が生ずることを防止し、もって両者の混合に
伴う不都合を解消したものである。The present invention provides a pattern forming method for forming a second resist layer on a first resist layer, in which a first resist layer formed on a substrate is irradiated with energy rays to harden its surface layer, and then the first resist layer formed on a substrate is hardened. By forming a second resist layer on the first resist layer, the first. This prevents the materials of the second resist layer from being mixed, thereby eliminating the inconveniences associated with the mixing of the two.
近年、半導体装置、特に超ＬＳＩ等の高密度化に伴い、
基板加工に精度の高いドライエッチングを採用するよう
になったことや、配線の多層化などにより、段差を有す
る下地上にパターンを形成する必要があることなどから
、多層レジストを用いたパターン形成法が注目されてい
る。In recent years, with the increasing density of semiconductor devices, especially VLSIs,
With the advent of highly accurate dry etching for substrate processing and the need to form patterns on bases with steps due to multilayer wiring, pattern formation methods using multilayer resists have been developed. is attracting attention.
例えば、工程数が少ないという点で有利な２層レジスト
法が注目されている。For example, a two-layer resist method is attracting attention because it is advantageous in that it requires fewer steps.
２層レジスト法は、下層の第１のレジスト層によって下
地表面の段差を埋めて平坦化し、これの上にフォトレジ
ストを塗布して−様な厚さで平坦な第２のレジスト層を
形成し、これに所定パターンの露光、現像処理を行って
該レジスト層をパターン化し、これをマスクとして下層
の第１のレジスト層をエツチング、例えば酸素プラズマ
中のＲＩＥ等のドライエツチングによってパターン化す
るものである。（従来の２層レジストの形成方法につい
ては、例えば特開昭６１−１２０２９号及び特開昭６１
−１２０３０号公報の開示参照）。In the two-layer resist method, a lower first resist layer fills in the steps on the underlying surface and flattens it, and then a photoresist is applied on top of this to form a flat second resist layer with a uniform thickness. , the resist layer is patterned by exposing and developing a predetermined pattern, and using this as a mask, the underlying first resist layer is etched, for example, patterned by dry etching such as RIE in oxygen plasma. be. (Concerning the conventional method of forming a two-layer resist, see, for example, JP-A-61-12029 and JP-A-61
(See the disclosure in Publication No. 12030).
例えば、上層の第２のレジスト層としてシリコン（Ｓｉ
）含有フォトレジストを用いることが提案されている。For example, silicon (Si) may be used as the upper second resist layer.
) containing photoresists has been proposed.
しかしながら、従来の多層レジスト技術には、積層する
２種のレジストの種類によっては、その境界に双方のレ
ジストの混合層が生じるという問題がある。However, the conventional multilayer resist technology has a problem in that depending on the types of two resists to be laminated, a mixed layer of both resists may be formed at the boundary.
例えば、シリコン含有レジストなどの耐ドライエツチン
グ性に冨むポジ型のレジストを上層として用いる２層レ
ジストの形成方法においては、下層のレジスト材料の種
類によっては、上層レジストの膜形成時に上下両層の混
合層が形成されることがある。この混合層は、現像時に
も溶解せずに残存することになる。このため、本来溶解
すべきところにシリコン含有レジストが残り、エツチン
グ後残金が生じるという問題がある。For example, in a two-layer resist formation method that uses a positive resist with high dry etching resistance, such as a silicon-containing resist, as the upper layer, depending on the type of resist material for the lower layer, both the upper and lower layers may be Mixed layers may be formed. This mixed layer remains without being dissolved during development. Therefore, there is a problem in that silicon-containing resist remains where it should originally be dissolved, resulting in residual metal after etching.
この従来技術の問題点について、第２図を参照して説明
すると、次のとおりである。The problems of this prior art will be explained with reference to FIG. 2 as follows.
シリコン基板等の基板１′上に、第２図（ａ）に示すよ
うに第１のレジスト層２１′を形成し、次いで第２図（
ｂ）のように、Ｓｉ含有レジスト等の耐ドライエツチン
グ性を有する第２のレジスト層２２′を形成する。とこ
ろがこの場合、特にＳｉ含有レジストの上層レジストは
、多くの下層材料に対して混合層を形成する０図中特に
ハツチングを付して、混合層２３′を示した。その混合
層２３′は現像時には完全には溶解しない、従って、上
層である第２のレジスト層２２′を露光・現像して第２
図（Ｃ）のようなレジストパターン２２′ａを得、その
後膣レジストパターン２２′ａをマスクにしてエツチン
グして第、１のレジスト層２１′をパターニングする場
合に、所要のレジストパターン２１′ａのほかに、本来
溶解すべきところにもＳｉ含有レジストが残ってしまい
、エツチング後、残金２４が発生してしまう、このため
、所望のレジストパターンが得られないという現象がお
こっていた。A first resist layer 21' is formed on a substrate 1' such as a silicon substrate, as shown in FIG.
As in b), a second resist layer 22' having dry etching resistance such as a Si-containing resist is formed. However, in this case, the upper layer resist, especially the Si-containing resist, forms a mixed layer with respect to many lower layer materials.A mixed layer 23' is indicated by hatching in FIG. The mixed layer 23' is not completely dissolved during development, so the second resist layer 22', which is the upper layer, is exposed and developed.
When patterning the first resist layer 21' by obtaining a resist pattern 22'a as shown in FIG. In addition, the Si-containing resist remains in areas that should be dissolved, resulting in a residual metal 24 after etching, which causes a phenomenon in which a desired resist pattern cannot be obtained.
本発明は、上記問題点を解決して、第１のレジスト層と
この上に形成する第２のレジスト層との境界におけるレ
ジスト材料の混合を防止して、上記残金の発生などの問
題のないレジストパターン形成方法を提供することを目
的とする。The present invention solves the above-mentioned problems and prevents mixing of resist materials at the boundary between the first resist layer and the second resist layer formed thereon, thereby eliminating problems such as the generation of the above-mentioned residual metal. An object of the present invention is to provide a resist pattern forming method.
ｃ問題点を解決するための手段〕
本発明のレジストパターン形成方法は、上記問題点を解
決するため、基板上に第１のレジスト層を形成する工程
と、前記第１のレジスト層にエネルギー線を照射して該
第１のレジスト層の少なくとも表面層を硬化する工程と
、前記第１のレジスト層上に第２のレジスト層を形成す
る工程と、前記第２のレジスト層をパターン化するバク
ーン露光工程及び現像工程と、前記第２のレジスト層を
マスクとして前記第１のレジスト層を異方性エツチング
してパターン化する工程とを備える技術的手段を採る。c. Means for Solving Problems] In order to solve the above problems, the resist pattern forming method of the present invention includes a step of forming a first resist layer on a substrate, and a step of applying an energy beam to the first resist layer. a step of curing at least a surface layer of the first resist layer by irradiating the same; a step of forming a second resist layer on the first resist layer; and a step of patterning the second resist layer. A technical means is adopted comprising an exposure step, a development step, and a step of anisotropically etching and patterning the first resist layer using the second resist layer as a mask.
本発明の構成について、後記詳述する本発明の一実施例
を示す第１図の例示を用いて説明すると、次のとおりで
ある。The configuration of the present invention will be explained as follows using the illustration of FIG. 1 showing one embodiment of the present invention, which will be described in detail later.
第１図（ａ）に示すように、基板ｌ上に第１のレジスト
層２１を形状する。As shown in FIG. 1(a), a first resist layer 21 is formed on a substrate l.
次にこの第１のレジストＮ２１に、第１図（ロ）に矢印
Ａで模式的に示すようにエネルギー線を照射して、該第
１のレジストＮ２１の少なくとも表面層を硬化する。Next, this first resist N21 is irradiated with energy rays as schematically shown by arrow A in FIG. 1(b) to harden at least the surface layer of the first resist N21.
次いで、第１図（Ｃ）のように第１のレジスト層２１上
に第２のレジスト層２２を形状する。Next, a second resist layer 22 is formed on the first resist layer 21 as shown in FIG. 1(C).
次に第２のレジスト層２２をパターン化するパターン露
光工程及び現像工程を行って、第１図（ｄ）の構造とす
る。Next, a pattern exposure process and a development process for patterning the second resist layer 22 are performed to obtain the structure shown in FIG. 1(d).
次いで第２のレジスト層（第２のレジストパターン２２
ａ）をマスクとして、第１のレジスト層２１を異方性エ
ツチングしてパターン化し、第１図（ｅ）の構造を得る
。Next, a second resist layer (second resist pattern 22
Using a) as a mask, the first resist layer 21 is patterned by anisotropic etching to obtain the structure shown in FIG. 1(e).
本発明においては、第１のレジスト層にエネルギー線を
照射して、第１のレジスト層の表面層を硬化させるので
、この結果、第１のレジスト層上に直接第２のレジスト
層を形成しても、両層のレジスト間の混合は抑制される
。従って、従来のレジスト材料相互の混合に伴う問題は
解決される。In the present invention, the first resist layer is irradiated with energy rays to harden the surface layer of the first resist layer. As a result, the second resist layer is formed directly on the first resist layer. However, mixing between the resists of both layers is suppressed. Therefore, problems associated with mixing conventional resist materials with each other are solved.
またこのため、レジストの選択範囲が広がり、例えば２
層レジスト法では、従来、上層と混合層を形成しない下
層レジスト材料の選択範囲は非常に狭かったのであった
が、本発明によれば下層レジスト材料の選定が自由で、
多様な下層材料に対して多層レジスト法を適用すること
が可能になる。In addition, for this reason, the selection range of resist is expanded, for example, 2
Conventionally, in the layered resist method, the selection range of the lower layer resist material that does not form a mixed layer with the upper layer was very narrow, but according to the present invention, the selection of the lower layer resist material is free.
It becomes possible to apply the multilayer resist method to various underlying materials.
以下本発明の一実施例について、第１図を参照して説明
する。なお当然のことではあるが、本発明は図示の実施
例により限定されるものではない。An embodiment of the present invention will be described below with reference to FIG. It goes without saying that the present invention is not limited to the illustrated embodiments.
この実施例は、本発明を、半導体装置製造の際のレジス
トパターン形成に適用したものであり、特に２層レジス
ト法に具体化したものである。In this embodiment, the present invention is applied to resist pattern formation during the manufacture of semiconductor devices, and is particularly embodied in a two-layer resist method.
本実施例においては、基板１として、シリコン基板等の
半導体基板を用い、この上に、第１図（ａ）に図示する
如く第１のレジスト層２１を形成した。In this example, a semiconductor substrate such as a silicon substrate was used as the substrate 1, and a first resist layer 21 was formed thereon as shown in FIG. 1(a).
この第１のレジスト層２１は、下地の段差をおおう平坦
化層として機能し得るものである。よって基板１は、配
線の関係等で各種の段差が生じていてよいものである。This first resist layer 21 can function as a flattening layer that covers the underlying step. Therefore, the substrate 1 may have various levels due to wiring and the like.
本実施例においては、下層をなす第１のレジスト１１２
１の材料として、例えば、タレゾールノボラック樹脂を
ベースレジンとし、ナフトキノンジアジドを感光剤とす
るレジスト等を用いることができる。In this embodiment, the first resist 112 forming the lower layer
As the first material, for example, a resist using Talesol novolac resin as a base resin and naphthoquinone diazide as a photosensitizer can be used.
次に、第１図（ｂ）に示すように、上記第１のレジスト
Ｎ２１にエネルギー線Ａを照射して、該レジスト層２１
の表面層を硬化する。少なくとも該表面層が硬化されれ
ばよいが、レジスト層２１全体が硬化されるのでもよい
。具体的には、上記したタレゾールノボラック樹脂含有
のレジストを用いる場合には、Ｄｅｅｐ ＵＶ光を照射
した。これにより、レジスト層２１の少なくとも表面層
は、アゾカップリング反応或いはアゾオキシカップリン
グ反応等により架橋構造を形成し、硬化する。他のレジ
ストを用いた場合にも、通常Ｄｅｅｐ ＵＶ光照射によ
り架橋構造による硬化層がレジスト表面に形成されるが
、用いるエネルギー線は、使用したレジストに応じ、適
宜選定すればよい。エネルギー線照射時には、必ずしも
加熱することは要さないが、加熱を併用してもよい。Next, as shown in FIG. 1(b), the first resist N21 is irradiated with energy rays A, and the resist layer 21 is
harden the surface layer. Although it is sufficient that at least the surface layer is hardened, the entire resist layer 21 may be hardened. Specifically, when using the resist containing the Talesol novolak resin described above, deep UV light was irradiated. As a result, at least the surface layer of the resist layer 21 forms a crosslinked structure by an azo coupling reaction, an azooxy coupling reaction, or the like, and is cured. Even when other resists are used, a cured layer with a crosslinked structure is usually formed on the resist surface by deep UV light irradiation, but the energy rays used may be appropriately selected depending on the resist used. Although heating is not necessarily required during energy ray irradiation, heating may be used in combination.
本実施例では、Ｄｅｅｐ ＵＶ光の光源として、水銀ラ
ンプを用い、２００〜３５０ｎｍの波長の光を照射した
。In this example, a mercury lamp was used as a light source of deep UV light, and light with a wavelength of 200 to 350 nm was irradiated.
勿論その他通・宜のＤｅｅｐ ＵＶ光源を用いてよいが
、水銀ランプが最も安価に使用できる。Of course, other conventional deep UV light sources may be used, but a mercury lamp is the cheapest to use.
本実施例では、エネルギー線（Ｄｅｅｐ ＵＶ光）照射
時には熱をかけないが、照射後に、２００〜２５０″Ｃ
の高温でベークした。これにより一層硬化を進めること
ができる。In this example, heat is not applied during irradiation with energy rays (Deep UV light), but after irradiation, heat is applied at 200 to 250''C.
Baked at high temperature. This allows further progress in curing.
上記のように処理した第１のレジスト層２１を下層とし
て、この上に上層となる第２のレジスト層２２を形成し
て、第１図（Ｃ）の構造を得た。本例ではＳｉ含有レジ
ストを塗布することによって、第２のレジスト層２２を
形成した。Ｓｉ含有レジストは、通常の場合、下層との
混合層を形成してしまうが、上記の如くエネルギー線処
理で下層の第１のレジスト層２１の表面層を硬化したの
で、混合層の形成を抑えることができる。The first resist layer 21 treated as described above was used as a lower layer, and the second resist layer 22 as an upper layer was formed thereon to obtain the structure shown in FIG. 1(C). In this example, the second resist layer 22 was formed by applying a Si-containing resist. In normal cases, Si-containing resist forms a mixed layer with the lower layer, but since the surface layer of the lower first resist layer 21 is hardened by the energy ray treatment as described above, the formation of a mixed layer is suppressed. be able to.
用いることができるＳｉ含有レジストとしては、例えば
、フェノールまたはクレゾールを骨格とするシリコン含
有樹脂とジアゾケトン類とを含むものを挙げることがで
きる。例えば、フェノールを骨格とするシリコン含有樹
脂と、感光剤としてのジアゾケトン類であるナフトキノ
ンジアトスルホン酸エステルとを含有するレジストを用
いることができる。Examples of the Si-containing resist that can be used include those containing a silicon-containing resin having a skeleton of phenol or cresol and diazoketones. For example, a resist containing a silicon-containing resin having a phenol skeleton and naphthoquinone diatosulfonic acid ester, which is a diazoketone as a photosensitizer, can be used.
こうして形成した第１図（Ｃ）に示す２層レジストを、
従来と同様の方法で露光・現像及び下層レジストエツチ
ングすることにより、所望のパターンを形成することが
できる。The two-layer resist shown in FIG. 1(C) thus formed is
A desired pattern can be formed by exposing, developing, and etching the lower resist layer in the same manner as in the prior art.
即ち、第２のレジスト層２２を所定の光で露光し、現像
して、第１図（ｄ）のように所定の第２のレジストパタ
ーン２２ａを有する構造を得る。That is, the second resist layer 22 is exposed to a predetermined light and developed to obtain a structure having a predetermined second resist pattern 22a as shown in FIG. 1(d).
次いで、このレジストパターン２２ａをマスクにして、
エツチング、例えば、０□プラズマＲＩＥ等のドライエ
ツチングにより第１のレジスト層２１をエツチングして
、第１図（ｅ）に示す、第１のレジストパターン２１ａ
を有する構造を得る。Next, using this resist pattern 22a as a mask,
The first resist layer 21 is etched by dry etching such as 0□ plasma RIE to form a first resist pattern 21a as shown in FIG. 1(e).
We obtain a structure with .
第１のレジスト層２１は、その表面層が硬化処理された
ので、第２のレジスト層２２と混合層は生じず、よって
、従来の如きエツチング残金の発生はなく、所望のとお
りのレジストパターン２１ａｆ得ることができる。Since the surface layer of the first resist layer 21 has been hardened, no mixed layer is formed with the second resist layer 22. Therefore, there is no generation of etching residue as in the conventional method, and the desired resist pattern 21af is formed. Obtainable.
〔発明の効果）
上述の如く、本発明によれば、第１のレジスト層とこの
上の第２のレジストａとの混合が抑制でき、従って混合
層生成に伴う不都合、例えばレジストパターン形成時の
残金の発生などを防止できる。またこのため、レジスト
材料、特に第１のレジスト層の材料選定の範囲が広がり
、各種の材料を下層材料として用いることが可能となる
。[Effects of the Invention] As described above, according to the present invention, mixing of the first resist layer and the second resist a thereon can be suppressed, and therefore, problems associated with the formation of a mixed layer, such as when forming a resist pattern, can be suppressed. It is possible to prevent the occurrence of balances. Moreover, this widens the range of materials that can be selected for the resist material, particularly for the first resist layer, and allows various materials to be used as the lower layer material.
第１図（ａ）〜（ｅ）は、本発明の一実施例を工程順に
断面図で示すものである。第２図（ａ）〜（ｄ）は、従
来例を示す。
Ｉ・・・基板、２１・・・第１のレジスト層、２２・・
・第２のレジスト層、Ａ・・・エネルギー線。
２ａ
ノ
２２ａ７Ｚのレジストパターン
Ｄｅｅｐ ＵＶ
実た例の王冠口
第１図
夫売剃り二稈胆
第１図FIGS. 1(a) to 1(e) are sectional views showing an embodiment of the present invention in the order of steps. FIGS. 2(a) to 2(d) show conventional examples. I... Substrate, 21... First resist layer, 22...
-Second resist layer, A...energy rays. 2a No. 22a7Z resist pattern Deep UV Fig. 1 of the crown mouth of a fruited example Fig. 1 of the two culms
Claims (1)
のレジスト層の少なくとも表面層を硬化する工程と、 前記第１のレジスト層上に第２のレジスト層を形成する
工程と、 前記第２のレジスト層をパターン化するパターン露光工
程及び現像工程と、 前記第２のレジスト層をマスクとして前記第１のレジス
ト層を異方性エッチングしてパターン化する工程とを備
えるレジストパターン形状方法。[Claims] 1. A step of forming a first resist layer on a substrate; and irradiating the first resist layer with an energy beam to form the first resist layer.
a step of curing at least a surface layer of the resist layer; a step of forming a second resist layer on the first resist layer; a pattern exposure step and a developing step of patterning the second resist layer; A resist pattern shaping method comprising the step of anisotropically etching and patterning the first resist layer using the second resist layer as a mask.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP144489A JPH02181910A (en) | 1989-01-07 | 1989-01-07 | Formation of resist pattern |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP144489A JPH02181910A (en) | 1989-01-07 | 1989-01-07 | Formation of resist pattern |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02181910A true JPH02181910A (en) | 1990-07-16 |
Family
ID=11501612
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP144489A Pending JPH02181910A (en) | 1989-01-07 | 1989-01-07 | Formation of resist pattern |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02181910A (en) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05210243A (en) * | 1991-09-27 | 1993-08-20 | Siemens Ag | Manufacture of bottom resist |
| JPH05259067A (en) * | 1991-11-29 | 1993-10-08 | Nec Corp | Multilayered resist film forming device |
| US6514663B1 (en) | 1999-04-28 | 2003-02-04 | Infineon Technologies Ag | Bottom resist |
| JP2005252165A (en) * | 2004-03-08 | 2005-09-15 | Semiconductor Leading Edge Technologies Inc | Pattern forming method |
-
1989
- 1989-01-07 JP JP144489A patent/JPH02181910A/en active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05210243A (en) * | 1991-09-27 | 1993-08-20 | Siemens Ag | Manufacture of bottom resist |
| JPH05259067A (en) * | 1991-11-29 | 1993-10-08 | Nec Corp | Multilayered resist film forming device |
| US6514663B1 (en) | 1999-04-28 | 2003-02-04 | Infineon Technologies Ag | Bottom resist |
| JP2005252165A (en) * | 2004-03-08 | 2005-09-15 | Semiconductor Leading Edge Technologies Inc | Pattern forming method |
| JP4480424B2 (en) * | 2004-03-08 | 2010-06-16 | 富士通マイクロエレクトロニクス株式会社 | Pattern formation method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0471222A (en) | Pattern forming method | |
| US4988609A (en) | Method of forming micro patterns | |
| JPH02181910A (en) | Formation of resist pattern | |
| JP3119021B2 (en) | Method for forming contact hole in semiconductor device | |
| JPS60161621A (en) | Manufacture of semiconductor device | |
| JPH02156244A (en) | Pattern forming method | |
| JPH02140914A (en) | Manufacture of semiconductor device | |
| JP2712407B2 (en) | Method of forming fine pattern using two-layer photoresist | |
| JPH0513325A (en) | Pattern formation method | |
| JPH0458170B2 (en) | ||
| JPS5965430A (en) | Manufacture of semiconductor device | |
| JP2551117B2 (en) | Resist pattern formation method | |
| JPS6054439A (en) | Flattening method for surface | |
| JPS588131B2 (en) | Manufacturing method of semiconductor device | |
| JPS63316438A (en) | Formation of photoresist pattern | |
| JP2005084312A (en) | Resist patterning method and method for manufacturing semiconductor device | |
| JPH036566A (en) | Pattern forming method by excimer laser | |
| JP2000182940A (en) | Method of forming resist pattern | |
| JPH0240914A (en) | Formation of pattern | |
| JPH0457051A (en) | Formation of fine resist pattern | |
| JPH07142323A (en) | Resist pattern formation method | |
| JPH11231544A (en) | Resist mask structure, method for accelerating sensitivity of chemically amplified resist and pattern forming method | |
| JPS62284356A (en) | Formation of resist pattern | |
| JPH01244447A (en) | Pattern forming method and resist material used therefor | |
| JPS6142134A (en) | Manufacture of semiconductor device |