JPH0521317A - Manufacture of semiconductor device - Google Patents

Manufacture of semiconductor device

Info

Publication number
JPH0521317A
JPH0521317A JP20138091A JP20138091A JPH0521317A JP H0521317 A JPH0521317 A JP H0521317A JP 20138091 A JP20138091 A JP 20138091A JP 20138091 A JP20138091 A JP 20138091A JP H0521317 A JPH0521317 A JP H0521317A
Authority
JP
Japan
Prior art keywords
wafer
mask
pattern
mask alignment
alignment
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP20138091A
Other languages
Japanese (ja)
Inventor
Katsuyuki Yugami
勝行 湯上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Omron Corp
Original Assignee
Omron Corp
Omron Tateisi Electronics Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Omron Corp, Omron Tateisi Electronics Co filed Critical Omron Corp
Priority to JP20138091A priority Critical patent/JPH0521317A/en
Publication of JPH0521317A publication Critical patent/JPH0521317A/en
Pending legal-status Critical Current

Links

Landscapes

  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

PURPOSE:To enable easy and inexpensive formation by a simple means and to realize highly accurate mask alignment. CONSTITUTION:A mask alignment pattern 7 which consists of a light nontransmitting film to alignment light B is formed on a surface 1a of a wafer 1, and positioning of the wafer 1 and the mask 52 is carried out based on the pattern 7 when performing mask alignment for a rear 1b thereof. Since mask alignment of the rear 1b of the wafer 1 is carried out by the mask 52 which is set in a front 1a of the wafer 1, transcription by using an exposure device of one-side mask alignment becomes possible and a cost of a semiconductor device is reduced. Furthermore, since mask alignment of front and rear 1a, 1b of the wafer 1 is carried out based on the same mask alignment pattern 7, it is possible to realize highly accurate mask alignment and to form the pattern 7 readily.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】この発明は、写真食刻法における
パターン転写に使用されるマスクと半導体ウエハとの位
置合わせ(マスクアライメント)を改良した半導体装置
の製造方法に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of manufacturing a semiconductor device with improved alignment (mask alignment) between a mask used for pattern transfer in a photolithography method and a semiconductor wafer.

【0002】[0002]

【従来の技術】近年、LSIなどの半導体素子の微細化
にともない、高解像度の光学式投影露光機が広く使用さ
れ、この露光機を用いて転写する場合、露光の前に上記
マスクと半導体ウエハとのマスクアライメントをする必
要がある。このマスクアライメントの方法として、投影
光学系とは別の光学系でウエハ上のパターンを検出し、
その位置決めを行なつたのち、上記ウエハを投影光学系
の視野内の所定位置に移動させ、すでに位置決めさせて
いるマスクとの位置合わせを行なう方式と、マスクとウ
エハに予め形成された位置合わせパターンを投影光学系
を通じて検出し、上記マスクとウエハとを直接位置合わ
せする方式とがある。
2. Description of the Related Art In recent years, with the miniaturization of semiconductor elements such as LSI, a high-resolution optical projection exposure machine is widely used. When transferring using this exposure machine, the mask and the semiconductor wafer are exposed before exposure. It is necessary to perform mask alignment with. As a method of this mask alignment, an optical system different from the projection optical system detects the pattern on the wafer,
After the positioning is performed, the wafer is moved to a predetermined position within the field of view of the projection optical system to align the mask with the already positioned mask, and the alignment pattern previously formed on the mask and the wafer. Is detected through a projection optical system, and the mask and the wafer are directly aligned with each other.

【0003】ところが、前者の方式によれば、マスクア
ライメントの回数が少ない利点がある反面、位置合わせ
されたウエハを転写位置まで移動させる必要があるた
め、高精度なマスクアライメントが困難であることか
ら、近年、後者の方式が採用される傾向にある。また、
半導体素子の高密度集積化にともない、ウエハの表裏面
に半導体層を形成するために、上記ウエハの表裏面に個
別のマスクを設定してマスクアライメントを行なう方式
の光学式投影露光機が使用されている。
However, the former method has the advantage that the number of times of mask alignment is small, but on the other hand, since it is necessary to move the aligned wafer to the transfer position, it is difficult to perform highly accurate mask alignment. In recent years, the latter method tends to be adopted. Also,
In order to form a semiconductor layer on the front and back surfaces of a wafer along with high-density integration of semiconductor elements, an optical projection exposure machine of a type in which individual masks are set on the front and back surfaces of the wafer to perform mask alignment is used. ing.

【0004】[0004]

【発明が解決しようとする課題】しかしながら、このよ
うな両面マスクアライメントの露光機を用いて転写する
と、半導体集積回路自体が高価となる。
However, when the transfer is performed by using such a double-sided mask alignment exposure machine, the semiconductor integrated circuit itself becomes expensive.

【0005】この発明は上記課題を解決するためになさ
れたもので、簡単な手段で容易かつ安価に形成され、高
精度なマスクアライメントを行なうことができる半導体
装置の製造方法を提供することを目的としている。
The present invention has been made to solve the above problems, and an object of the present invention is to provide a method of manufacturing a semiconductor device which can be formed easily and inexpensively by a simple means and which can perform highly accurate mask alignment. I am trying.

【0006】[0006]

【課題を解決するための手段】この発明による半導体装
置の製造方法は、アライメント光に対して非透光膜から
なるマスクアライメント用パターンをウエハの表面に形
成する工程と、上記パターンを基準として上記ウエハの
表面側に設定されたマスクとの位置合わせを行なう工程
と、上記ウエハの表裏面を反転させてその裏面を上記マ
スクに対向させる工程と、この表裏面の反転されたウエ
ハとマスクとの位置合わせを上記パターンを基準として
行なう工程とを備えたことを特徴とする。
A method of manufacturing a semiconductor device according to the present invention comprises a step of forming a mask alignment pattern made of a non-transparent film on the surface of a wafer against alignment light, and the above-mentioned pattern as a reference. The step of aligning the mask with the mask set on the front surface side of the wafer, the step of reversing the front and back surfaces of the wafer so that the back surface faces the mask, and the step of reversing the front and back surfaces of the wafer and the mask And a step of performing alignment based on the pattern.

【0007】[0007]

【作用】上記製造方法によれば、ウエハの表裏面のマス
クアライメントを上記ウエハの表面側に設定されたマス
クで行なうものであるから、片面マスクアライメントの
露光機を用いて転写することが可能となり、これによつ
て製造された半導体集積回路自体が安価となる。また、
上記ウエハの表裏面のマスクアライメントを上記ウエハ
の表面に形成された同一のマスクアライメント用パター
ンを基準として行なうものであるから、上記ウエハの表
裏面におけるマスクとの位置合わせが高精度に達成され
る。しかも、上記マスクアライメント用パターンはウエ
ハの片面のみに形成すればよいから、上記パターンの形
成が容易である。
According to the above manufacturing method, since the mask alignment on the front and back surfaces of the wafer is performed with the mask set on the front surface side of the wafer, it is possible to perform the transfer using the exposure machine for the single-sided mask alignment. As a result, the semiconductor integrated circuit manufactured by itself becomes inexpensive. Also,
Since the mask alignment on the front and back surfaces of the wafer is performed with reference to the same mask alignment pattern formed on the front surface of the wafer, the alignment between the front and back surfaces of the wafer with the mask is achieved with high accuracy. .. Moreover, since the mask alignment pattern only needs to be formed on one surface of the wafer, the pattern can be easily formed.

【0008】[0008]

【実施例】以下、この発明の一実施例を図面にもとづい
て説明する。図1は、この発明による一実施例をウエハ
の表面にマスクアライメント用パターンを形成するまで
の製造方法を説明する断面図である。同図(a)で示す
ように、たとえば、ケイ素Si からなる半導体ウエハ1
の表面1aに、これを酸化させることによつて、2酸化
ケイ素(SiO2)からなる絶縁層2が被着形成される。つ
ぎに、同図(b)で示すように、上記絶縁層2の表面に
ホトレジスト膜(感光性塗膜)3が被着されたのち、同
図(c)で示すように、所望の食刻用パターン4が形成
されたマスク5を対向配設し、このマスク5を通して紫
外線のような活性化光線Aを上記ホトレジスト膜3に照
射する。この光線Aの照射で、上記ホトレジスト膜3に
おける露光された部分3aと、露光されていない部分3
bとを形成し、上記露光された部分3aを定着するとと
もに、露光されていない部分3bを洗浄して、同図
(d)で示すように、上記ホトレジスト膜3に所望の食
刻用パターンをもつた開口3cが形成される。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of the present invention will be described below with reference to the drawings. FIG. 1 is a sectional view for explaining a manufacturing method for forming a mask alignment pattern on a surface of a wafer according to an embodiment of the present invention. As shown in FIG. 1A, for example, a semiconductor wafer 1 made of silicon Si
On the surface 1a of Yotsute to be oxidized to the insulating layer 2 made of silicon dioxide (SiO 2) is deposited and formed. Next, as shown in FIG. 2B, a photoresist film (photosensitive coating) 3 is deposited on the surface of the insulating layer 2, and then, as shown in FIG. A mask 5 on which the working pattern 4 is formed is arranged oppositely, and the photoresist film 3 is irradiated with an activating light ray A such as ultraviolet rays through the mask 5. By this irradiation of the light ray A, the exposed portion 3a and the unexposed portion 3 of the photoresist film 3 are exposed.
b, the exposed portion 3a is fixed, and the unexposed portion 3b is washed to form a desired etching pattern on the photoresist film 3 as shown in FIG. A tangled opening 3c is formed.

【0009】つぎの同図(e)で示す食刻工程におい
て、上記ホトレジスト膜3に対して耐食性を有し、かつ
上記絶縁層3を腐蝕させることができる、たとえば、フ
ツ化水素酸からなる食刻液を用いると、上記ホトレジス
ト膜3の小孔3cに対応する部分の絶縁層2が食刻され
て、この絶縁層2に小孔2aが形成される。その後、上
記ホトレジスト膜3は溶剤で除去され、上記半導体ウエ
ハ1の表面に小孔2aを有する絶縁層2が同図(f)で
示すように被着形成される。さらに、上記半導体ウエハ
1の露出表面および絶縁層2の表面に、同図(g)で示
すように、たとえば、アルミニウム(Al)からなる非透光
膜6が被着される。上記ウエハ1上の絶縁層2は、フツ
化水素酸による腐蝕処理その他の適当な手段で除去され
て、同図(h)で示すように、上記半導体ウエハ1の表
面1aにマスクアライメント用パターン7が被着形成さ
れる。
In the next etching step shown in FIG. 2 (e), the corrosion resistance to the photoresist film 3 and the corrosion of the insulating layer 3 can be obtained. When the etching solution is used, the insulating layer 2 in the portion corresponding to the small holes 3c of the photoresist film 3 is etched, and the small holes 2a are formed in the insulating layer 2. After that, the photoresist film 3 is removed by a solvent, and the insulating layer 2 having the small holes 2a is deposited on the surface of the semiconductor wafer 1 as shown in FIG. Further, on the exposed surface of the semiconductor wafer 1 and the surface of the insulating layer 2, a non-translucent film 6 made of, for example, aluminum (Al) is deposited as shown in FIG. The insulating layer 2 on the wafer 1 is removed by a corrosive treatment with hydrofluoric acid or other suitable means, and as shown in FIG. 1H, a mask alignment pattern 7 is formed on the surface 1a of the semiconductor wafer 1. Are deposited and formed.

【0010】図2は、図1の後工程において上記ウエハ
の表面に成膜して食刻する製造工程の一例を説明する断
面図である。同図(a)で示すように、半導体ウエハ1
の表面1aに2酸化ケイ素(SiO2)からなる絶縁層21
を被着形成し、その表面にホトレジスト膜31を同図
(b)のように被着したのち、同図(c)で示すよう
に、食刻用マスク51を上記ウエハ1の表面1aのマス
クアライメント用パターン7と位置合わせをして露光現
像する。これを洗浄して、同図(d)のような所望の食
刻用パターンをもつたホトレジスト膜31が形成され
る。
FIG. 2 is a cross-sectional view for explaining an example of a manufacturing process in which a film is formed on the surface of the wafer and etched in the post-process of FIG. As shown in FIG.
Insulating layer 21 made of silicon dioxide on the surface 1a of the (SiO 2)
Is deposited and a photoresist film 31 is deposited on the surface thereof as shown in FIG. 2 (b). Then, as shown in FIG. 2 (c), an etching mask 51 is formed on the surface 1a of the wafer 1. Exposure and development are performed in alignment with the alignment pattern 7. This is washed to form a photoresist film 31 having a desired etching pattern as shown in FIG.

【0011】つぎの同図(e)で示す食刻工程におい
て、上記ホトレジスト膜31の小孔31aを通して上記
絶縁層21を腐蝕させたのち、上記ホトレジスト膜31
を除去すると、半導体ウエハ1の表面に小孔21aを有
する絶縁層21が同図(f)で示すように被着形成され
る。
In the next etching step shown in FIG. 3E, the insulating layer 21 is corroded through the small holes 31a of the photoresist film 31, and then the photoresist film 31 is etched.
After removing, the insulating layer 21 having the small holes 21a is deposited on the surface of the semiconductor wafer 1 as shown in FIG.

【0012】図3は、図2の後工程において上記ウエハ
の裏面に成膜して食刻する製造工程の一例を説明する断
面図である。同図(a)で示すように、半導体ウエハ1
の表裏面を反転させて、その裏面1bに2酸化ケイ素
(SiO2)からなる絶縁層22を被着形成し、その裏面に
ホトレジスト膜32を同図(b)のように被着したの
ち、同図(c)で示すように、食刻用マスク52を上記
ウエハ1の裏面1bのマスクアライメント用パターン7
と位置合わせをして露光現像する。
FIG. 3 is a sectional view for explaining an example of a manufacturing process in which a film is formed on the back surface of the wafer and etched in the post-process of FIG. As shown in FIG.
By reversing the front and back surfaces of, after the silicon dioxide on the back surface 1b of the insulating layer 22 made of (SiO 2) was deposited and formed, with the photoresist film 32 on the rear surface deposited as shown in FIG. (B), As shown in FIG. 3C, the etching mask 52 is used as the mask alignment pattern 7 on the back surface 1 b of the wafer 1.
Align with and expose and develop.

【0013】上記位置合わせに際し、アライメント光B
として赤外線やレーザ光が使用され、これらの光はウエ
ハ1を透過するけれども、上記パターン7を形成するア
ルミニウム(Al)を透過しないから、上記マスク52とウ
エハ1との位置合わせを適確に行なうことができる。そ
の後、同図(e)のようにホトレジスト膜32の小孔を
通して上記絶縁層22を腐蝕させたのち、上記ホトレジ
スト膜32を除去して、同図(f)のように、上記半導
体ウエハ1の裏面1bに小孔22aを有する絶縁層22
が被着形成される。
At the time of the above alignment, the alignment light B
Infrared light or laser light is used as the light. Although these lights are transmitted through the wafer 1, they are not transmitted through aluminum (Al) forming the pattern 7, so that the mask 52 and the wafer 1 are properly aligned. be able to. After that, as shown in FIG. 7E, the insulating layer 22 is corroded through the small holes of the photoresist film 32, and then the photoresist film 32 is removed. Then, as shown in FIG. Insulating layer 22 having small holes 22a on the back surface 1b
Are deposited and formed.

【0014】上述のようにして、半導体ウエハ1にはそ
の表裏面1a,1bに絶縁層21,22が形成され、こ
れら各絶縁層21,22の小孔21a,22aから不純
物を注入すると、上記半導体ウエハ1の表裏面1a,1
bに半導体層8,9が形成されて、図4で示すような半
導体装置が製造される。
As described above, the insulating layers 21 and 22 are formed on the front and back surfaces 1a and 1b of the semiconductor wafer 1, and when impurities are injected from the small holes 21a and 22a of these insulating layers 21 and 22, respectively, Front and back surfaces 1a, 1 of the semiconductor wafer 1
The semiconductor layers 8 and 9 are formed in b, and the semiconductor device as shown in FIG. 4 is manufactured.

【0015】上記製造方法によれば、ウエハ1の表裏面
1a,1bのマスクアライメントを上記ウエハ1の表面
1a側に設定されたマスク51,52で行なうものであ
るから、片面マスクアライメントの露光機を用いて転写
することが可能となり、これによつて製造された半導体
集積回路自体が安価となる。また、上記ウエハ1の表裏
面1a,1bのマスクアライメントを上記ウエハ1の表
面1aに形成された同一のマスクアライメント用パター
ン7を基準として行なうものであるから、上記ウエハ1
の表裏面におけるマスク51,52との位置合わせが高
精度に達成される。しかも、上記マスクアライメント用
パターン7はウエハ1の片面のみに形成すればよいか
ら、上記パターンの形成が容易である。
According to the above manufacturing method, the mask alignment of the front and back surfaces 1a and 1b of the wafer 1 is performed with the masks 51 and 52 set on the front surface 1a side of the wafer 1. Can be used for transfer, and the semiconductor integrated circuit itself manufactured by this can be inexpensive. Further, since the mask alignment of the front and back surfaces 1a and 1b of the wafer 1 is performed with the same mask alignment pattern 7 formed on the front surface 1a of the wafer 1 as a reference, the wafer 1
Alignment with the masks 51 and 52 on the front and back surfaces of is achieved with high accuracy. Moreover, since the mask alignment pattern 7 only needs to be formed on one surface of the wafer 1, it is easy to form the pattern.

【0016】[0016]

【発明の効果】以上のように、この発明の製造方法によ
れば、簡単な手段で容易かつ安価に形成され、高精度な
マスクアライメントを行なうことができる。
As described above, according to the manufacturing method of the present invention, the mask alignment can be performed easily and inexpensively by simple means, and highly accurate mask alignment can be performed.

【図面の簡単な説明】[Brief description of drawings]

【図1】この発明による一実施例をウエハの表面にマス
クアライメント用パターンを形成するまでの製造方法を
説明する断面図である。
FIG. 1 is a cross-sectional view illustrating a manufacturing method for forming a mask alignment pattern on a surface of a wafer according to an embodiment of the present invention.

【図2】図1の後工程において上記ウエハの表面に成膜
して食刻する製造工程の一例を説明する断面図である。
2 is a cross-sectional view illustrating an example of a manufacturing process in which a film is formed on the surface of the wafer in the post-process of FIG. 1 and etched.

【図3】図2の後工程において上記ウエハの裏面に成膜
して食刻する製造工程の一例を説明する断面図である。
FIG. 3 is a cross-sectional view illustrating an example of a manufacturing process in which a film is formed on the back surface of the wafer and etched in the post-process of FIG.

【図4】図3の後工程において上記ウエハの表裏面に半
導体層が形成された半導体装置の一例を示す断面図であ
る。
FIG. 4 is a cross-sectional view showing an example of a semiconductor device in which a semiconductor layer is formed on the front and back surfaces of the wafer in the post process of FIG.

【符号の説明】[Explanation of symbols]

1 ウエハ 1a 表面 1b 裏面 7 マスクアライメント用パターン 51,52 マスク B アライメント光 1 wafer 1a front surface 1b back surface 7 mask alignment pattern 51, 52 mask B alignment light

Claims (1)

【特許請求の範囲】 【請求項1】 アライメント光に対して非透光膜からな
るマスクアライメント用パターンをウエハの表面に形成
する工程と、上記パターンを基準として上記ウエハの表
面側に設定されたマスクとの位置合わせを行なう工程
と、上記ウエハの表裏面を反転させてその裏面を上記マ
スクに対向させる工程と、この表裏面の反転されたウエ
ハとマスクとの位置合わせを上記パターンを基準として
行なう工程とを備えたことを特徴とする半導体装置の製
造方法。
Claim: What is claimed is: 1. A step of forming a mask alignment pattern made of a non-translucent film on the surface of a wafer against alignment light, and a step of setting the pattern on the surface side of the wafer with the pattern as a reference. The step of aligning with the mask, the step of reversing the front and back surfaces of the wafer so that the back surface faces the mask, and the reversal of the front and back surfaces of the wafer and the mask with reference to the pattern A method of manufacturing a semiconductor device, comprising the steps of:
JP20138091A 1991-07-15 1991-07-15 Manufacture of semiconductor device Pending JPH0521317A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP20138091A JPH0521317A (en) 1991-07-15 1991-07-15 Manufacture of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP20138091A JPH0521317A (en) 1991-07-15 1991-07-15 Manufacture of semiconductor device

Publications (1)

Publication Number Publication Date
JPH0521317A true JPH0521317A (en) 1993-01-29

Family

ID=16440122

Family Applications (1)

Application Number Title Priority Date Filing Date
JP20138091A Pending JPH0521317A (en) 1991-07-15 1991-07-15 Manufacture of semiconductor device

Country Status (1)

Country Link
JP (1) JPH0521317A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7064807B2 (en) 2001-01-15 2006-06-20 Asml Netherlands B.V. Lithographic apparatus
US7113258B2 (en) 2001-01-15 2006-09-26 Asml Netherlands B.V. Lithographic apparatus
JP2011520638A (en) * 2008-03-06 2011-07-21 レオンハード クルツ シュティフトゥング ウント コー. カーゲー Film element manufacturing process
JP2013201446A (en) * 2013-05-20 2013-10-03 Sony Corp Method for manufacturing solid-state imaging element

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7064807B2 (en) 2001-01-15 2006-06-20 Asml Netherlands B.V. Lithographic apparatus
US7084955B2 (en) 2001-01-15 2006-08-01 Asml Netherlands B.V. Lithographic apparatus
US7113258B2 (en) 2001-01-15 2006-09-26 Asml Netherlands B.V. Lithographic apparatus
JP2011520638A (en) * 2008-03-06 2011-07-21 レオンハード クルツ シュティフトゥング ウント コー. カーゲー Film element manufacturing process
US8720951B2 (en) 2008-03-06 2014-05-13 Leonhard Kurz Stiftung & Co. Kg Method for producing a film element
US9463659B2 (en) 2008-03-06 2016-10-11 Leonhard Kurz Stiftung & Co. Kg Method for producing a film element
US10179472B2 (en) 2008-03-06 2019-01-15 Leonhard Kurz Stiftung & Co. Kg Method for producing a film element
JP2013201446A (en) * 2013-05-20 2013-10-03 Sony Corp Method for manufacturing solid-state imaging element

Similar Documents

Publication Publication Date Title
EP0601887B1 (en) Method for forming pattern
JP2007053403A (en) Lithography method
JPH097924A (en) Equipment and method for manufacturing semiconductor device
JPH07135140A (en) Resist pattern forming method
JPH0521317A (en) Manufacture of semiconductor device
US5362583A (en) Reticle mask exposure method comprising blank to remove incomplete circuits
US6015640A (en) Mask fabrication process
JPH05234965A (en) Formation of contact hole
KR100604041B1 (en) Method for fabricating mask
JP3308021B2 (en) Phase shift photomask blank and phase shift photomask
JP2745988B2 (en) Photomask manufacturing method
KR0138066B1 (en) The manufacture of phase shift mask
JPS63275115A (en) Pattern forming method for semiconductor device
KR100198599B1 (en) Alligning method for semiconductor device fabrication
JPH0473651A (en) Formation of phase shift mask
JPH1010706A (en) Stencil mask for electron beam plotting
KR970002430B1 (en) Photoresist patterning method of semiconductor device
JP3837846B2 (en) Manufacturing method of semiconductor device
JP3167398B2 (en) Method for manufacturing semiconductor device
KR100323443B1 (en) Method for fabricating semiconductor device
JP3072917B2 (en) Method for manufacturing reticle having phase shift layer
JPH0521313A (en) Manufacture of semiconductor device
JP2985884B1 (en) Method for manufacturing semiconductor device
JPH0468351A (en) Manufacture of phase shift photomask
JPH05144718A (en) Light shielding resist and multilayer resist for fabricating semiconductor device