JP2853101B2 - Method for manufacturing semiconductor device - Google Patents

Method for manufacturing semiconductor device

Info

Publication number
JP2853101B2
JP2853101B2 JP1143398A JP14339889A JP2853101B2 JP 2853101 B2 JP2853101 B2 JP 2853101B2 JP 1143398 A JP1143398 A JP 1143398A JP 14339889 A JP14339889 A JP 14339889A JP 2853101 B2 JP2853101 B2 JP 2853101B2
Authority
JP
Japan
Prior art keywords
film
light
resist film
thickness
resist
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP1143398A
Other languages
Japanese (ja)
Other versions
JPH038317A (en
Inventor
健史 森崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP1143398A priority Critical patent/JP2853101B2/en
Publication of JPH038317A publication Critical patent/JPH038317A/en
Application granted granted Critical
Publication of JP2853101B2 publication Critical patent/JP2853101B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Description

【発明の詳細な説明】 〔概 要〕 半導体装置の製造方法に関し、更に詳しく言えば、レ
ジストパターンの形成方法に関し、 レジスト膜を露光する際、光の干渉によって生じる露
光強度のバラツキに起因するレジスト膜のパターニング
寸法のバラツキを最小限に抑えることができるレジスト
パターンの形成方法を提供することを目的とし、 半導体基板上の透光性の膜の上に形成されたレジスト
膜をパターニングする工程において、前記レジスト膜に
露光・現像して開口部を形成するのに必要な最小露光エ
ネルギ(Eth)と前記透光性の膜の膜厚又は前記レジス
ト膜の膜厚との間の関係から、前記最小露光エネルギ
(Eth)がほぼ極値となるように、前記透光性の膜及び
レジスト膜のうち少なくとも一方の膜の膜厚を求める工
程と、前記半導体基板上に前記工程で求めた膜厚を有す
る透光性の膜及びレジスト膜を順次形成する工程と、前
記レジスト膜に選択的に光を照射した後、該レジスト膜
を現像する工程を有することを含み構成する。
DETAILED DESCRIPTION OF THE INVENTION [Summary] The present invention relates to a method for manufacturing a semiconductor device, and more specifically, to a method for forming a resist pattern, and relates to a method for exposing a resist film. In order to provide a method of forming a resist pattern that can minimize variations in the patterning dimensions of the film, in the step of patterning the resist film formed on the light-transmitting film on the semiconductor substrate, From the relationship between the minimum exposure energy (Eth) required to form an opening by exposing and developing the resist film and the thickness of the light-transmitting film or the thickness of the resist film, Determining a film thickness of at least one of the translucent film and the resist film so that the exposure energy (Eth) is substantially an extreme value; Sequentially forming a light-transmitting film and a resist film having the film thickness determined in the step, and selectively irradiating the resist film with light, and then developing the resist film. Constitute.

〔産業上の利用分野〕[Industrial applications]

本発明は、半導体装置の製造方法に関し、更に詳しく
言えば、レジストパターンの形成方法に関する。
The present invention relates to a method for manufacturing a semiconductor device, and more particularly, to a method for forming a resist pattern.

近年、パターン寸法の微細化に伴い、レジスト膜を更
に高精度にパターニングすることが要望されている。
In recent years, with the miniaturization of pattern dimensions, it has been demanded to pattern a resist film with higher precision.

〔従来の技術〕[Conventional technology]

半導体装置の製造工程においては、フィールド酸化膜
の形成、不純物拡散のための窓開け、電極のコンタクト
のための窓開け、電極形成或いは金属配線層の形成等の
際にレジスト膜のパターニングを行っている。
In the process of manufacturing a semiconductor device, a resist film is patterned when forming a field oxide film, opening a window for impurity diffusion, opening a window for contacting an electrode, forming an electrode or forming a metal wiring layer, and the like. I have.

第5図(a)〜(f)は、フィールド酸化膜の形成の
際にレジスト膜をパターニングする従来の方法を説明す
る断面図である。
FIGS. 5A to 5F are cross-sectional views illustrating a conventional method for patterning a resist film when forming a field oxide film.

まず、同図(a)に示すように、Si基板1上に厚さ30
0ÅのSiO2膜2を熱酸化法により形成した後、SiO2膜2
上にCVD法により厚さ1100ÅのSi3N4膜3を形成する。こ
のとき、Si3N4膜3の膜厚は、後に酸化性雰囲気中でフ
ィールド酸化膜をSi基板1上に選択的に形成する際、酸
素をマスクするために十分な厚さにされる。次に、Si3N
4膜3上に厚さ約0.8μmのポジ型レジスト膜4を形成す
る。
First, as shown in FIG.
After the SiO 2 film 2 of 0 ° is formed by the thermal oxidation method, the SiO 2 film 2 is formed.
A 1100-mm-thick Si 3 N 4 film 3 is formed thereon by CVD. At this time, the thickness of the Si 3 N 4 film 3 is made sufficient to mask oxygen when a field oxide film is selectively formed on the Si substrate 1 in an oxidizing atmosphere later. Next, Si 3 N
4 A positive resist film 4 having a thickness of about 0.8 μm is formed on the film 3.

次いで、レジスト膜4をパターニングする。即ち、マ
スク5をレジスト膜4上にセットし、波長436nmの光を
照射する(同図(b))。すると、光の照射されたとこ
ろはレジスト膜4の高分子構造が変化し、現像液に溶解
するようになる。従って、これを現像液に浸漬して光の
あたった部分のレジスト膜4を除去する。こうして、開
口部6が形成される(同図(c))。
Next, the resist film 4 is patterned. That is, the mask 5 is set on the resist film 4 and irradiated with light having a wavelength of 436 nm (FIG. 2B). Then, the polymer structure of the resist film 4 changes at the place where the light is irradiated, and the resist film 4 is dissolved in the developing solution. Therefore, the resist film 4 is immersed in a developing solution to remove the resist film 4 in a portion exposed to light. Thus, the opening 6 is formed (FIG. 3C).

次に、開口部6を介してSi3N4膜3とSiO2膜2をエッ
チングにより除去する(同図(d))。
Next, the Si 3 N 4 film 3 and the SiO 2 film 2 are removed by etching through the opening 6 (FIG. 4D).

続いて、残存するレジスト膜4を除去した後、Si3N4
膜3をマスクとして酸化性雰囲気中でSi基板1を酸化
し、選択的にフィールド酸化膜7を形成する(同図
(e))。最後に、マスクとして用いたSi3N4膜3をリ
ン酸などにより除去してフィールド酸化膜7の形成が終
了する(同図(f))。
Subsequently, after removing the remaining resist film 4, Si 3 N 4
Using the film 3 as a mask, the Si substrate 1 is oxidized in an oxidizing atmosphere to selectively form a field oxide film 7 (FIG. 3E). Finally, the Si 3 N 4 film 3 used as the mask is removed with phosphoric acid or the like, and the formation of the field oxide film 7 is completed (FIG. 1F).

〔発明が解決しようとする課題〕[Problems to be solved by the invention]

ところで、第5図(b)に示すレジスト膜4の露光の
際、光はレジスト膜4,Si3N4膜3及びSiO2膜2を透過し
てSi基板1の表面に達する。ここで、光はSi基板1の表
面で反射されて上方に戻っていく。このため、入射光と
反射光とが干渉し、レジスト膜4中の光の強度は下地の
SiO2膜2及びSi3N4膜3の膜厚により強くなったり、弱
くなったりする。
By the way, when the resist film 4 shown in FIG. 5B is exposed, light passes through the resist film 4, the Si 3 N 4 film 3 and the SiO 2 film 2 and reaches the surface of the Si substrate 1. Here, the light is reflected on the surface of the Si substrate 1 and returns upward. Therefore, the incident light and the reflected light interfere with each other, and the intensity of the light in the resist film 4 becomes lower than that of the base.
It becomes stronger or weaker depending on the thickness of the SiO 2 film 2 and the Si 3 N 4 film 3.

従って、Si3N4膜3の膜厚のバラツキにより、露光過
剰になったり、露光不足になったりするので、これに対
応してレジスト膜4のパターニング寸法がマスクのパタ
ーン寸法に対して大きくなったり、小さくなったりす
る。その結果、作成されるフィールド酸化膜7の幅寸法
もバラツいてしまう。
Accordingly, overexposure or underexposure occurs due to the variation in the thickness of the Si 3 N 4 film 3, and accordingly, the patterning dimension of the resist film 4 becomes larger than the pattern dimension of the mask. Or become smaller. As a result, the width dimension of the field oxide film 7 to be formed also varies.

そして、この幅が狭くなる場合、隣接する素子の絶縁
分離が十分でなくなるという問題がある。
When the width is reduced, there is a problem that the isolation between adjacent elements becomes insufficient.

また、逆にこの幅が広くなる場合は、素子形成領域ま
で分離領域が広がるため、あらかじめ素子形成領域を広
くとっておく必要があり、半導体装置の高密度化を図る
ことができないという問題がある。
On the other hand, if the width is increased, the isolation region extends to the element formation region. Therefore, it is necessary to increase the element formation region in advance, and there is a problem that the density of the semiconductor device cannot be increased. .

本発明は、かかる従来例の問題点に鑑みてなされたも
のであり、レジスト膜を露光する際、光の干渉によって
生じる露光強度のバラツキに起因するレジスト膜のパタ
ーニング寸法のバラツキを最小限に抑えることができる
レジストパターンの形成方法を提供することを目的とす
るものである。
The present invention has been made in view of the problems of the conventional example, and when exposing a resist film, minimizes variations in patterning dimensions of the resist film due to variations in exposure intensity caused by light interference. It is an object of the present invention to provide a method for forming a resist pattern that can be performed.

〔課題を解決するための手段〕[Means for solving the problem]

上記課題は、半導体基板上の透光性の膜の上に形成さ
れたレジスト膜をパターニングする工程において、前記
レジスト膜に露光・現像して開口部を形成するのに必要
な最小露光エネルギ(Eth)と前記透光性の膜の膜厚又
は前記レジスト膜の膜厚との間の関係から、前記最小露
光エネルギ(Eth)がほぼ極値となるように、前記透光
性の膜及びレジスト膜のうち少なくとも一方の膜の膜厚
を求める工程と、前記半導体基板上に前記工程で求めた
膜厚を有する透光性の膜及びレジスト膜を順次形成する
工程と、前記レジスト膜に選択的に光を照射した後、該
レジスト膜を現像する工程を有することを特徴とする半
導体装置の製造方法によって解決される。
The above object is to provide a resist film formed on a light-transmitting film on a semiconductor substrate in a patterning step, by exposing and developing the resist film to form a minimum exposure energy (Eth) required to form an opening. ) And the thickness of the light-transmitting film or the thickness of the resist film, the light-transmitting film and the resist film are set so that the minimum exposure energy (Eth) becomes substantially an extreme value. Determining a film thickness of at least one of the films, a step of sequentially forming a light-transmitting film and a resist film having the film thickness determined in the step on the semiconductor substrate, and selectively forming the resist film on the semiconductor substrate. The problem is solved by a method of manufacturing a semiconductor device, comprising a step of developing the resist film after irradiating light.

〔作 用〕(Operation)

本発明の半導体装置の製造方法の作用について、本願
発明者の行ったシミュレーション及び実験の結果により
説明する。
The operation of the method of manufacturing a semiconductor device according to the present invention will be described based on the results of simulations and experiments performed by the inventor of the present application.

第2図は、レジスト膜に開口部を形成するに必要な最
小露光エネルギーEthをレジスト膜厚とSi3N4膜厚を変数
としてシミュレーションした結果を示す図である。
FIG. 2 is a diagram showing the result of a simulation of the minimum exposure energy Eth required to form an opening in the resist film, using the resist film thickness and the Si 3 N 4 film thickness as variables.

シミュレーションに用いたサンプルは、第1図(b)
に示すように、半導体基板としてのSi基板上に透光性の
膜としてのSiO2膜とSi3N4膜、及びレジスト膜が順次形
成されている構造のものを用い、SiO2膜の膜厚を300Å
一定とし、レジスト膜/Si3N4膜/SiO2膜の屈折率をそれ
ぞれ1.64/2.00/1.45としている。
The sample used for the simulation is shown in FIG.
As shown in, using a structure in which SiO 2 film and the Si 3 N 4 film as a transparent film on the Si substrate as a semiconductor substrate, and the resist film are sequentially formed, SiO 2 film having a film 300 mm thick
The refractive index of the resist film / Si 3 N 4 film / SiO 2 film is 1.64 / 2.00 / 1.45, respectively.

シミュレーションはこのサンプルに波長436nmの光に
より露光すると仮定した場合のEthを計算した。なお、E
thは光のパワーを400mW/cm2一定として秒を単位とする
露光時間で表わしている。
In the simulation, Eth was calculated assuming that the sample was exposed to light having a wavelength of 436 nm. Note that E
th is expressed as an exposure time in seconds with the light power being constant at 400 mW / cm 2 .

シミュレーションの結果、第2図に示すように、レジ
スト膜厚又はSi3N4膜厚に対してEthは周期的に変化し、
極大値及び極小値をもつ。
As a result of the simulation, as shown in FIG. 2, Eth periodically changes with respect to the resist film thickness or the Si 3 N 4 film thickness.
It has a local maximum and a local minimum.

また、第3図は、レジスト膜厚を一定とし、Si3N4
厚を変化させた場合のEthの実測値を示す図である。更
に、第4図は露光エネルギー(Ethの倍数で示す)とレ
ジスト膜の抜きパターンの線幅(μm)との関係を示す
図である。ここで、マスクはパターン寸法が1μmのも
のを用いている。
FIG. 3 shows measured values of Eth when the resist film thickness is fixed and the Si 3 N 4 film thickness is changed. FIG. 4 is a diagram showing the relationship between the exposure energy (indicated by a multiple of Eth) and the line width (μm) of the resist film removal pattern. Here, a mask having a pattern size of 1 μm is used.

実験は、レジスト膜として膜厚が約0.795μm、屈折
率が約1.64のポジ型のレジスト膜を用い、波長436nm、
パワー400mW/cm2の光で所定時間露光した後、現像液NPR
D 0.153N(商品名)に60秒間浸漬して現像した。そし
て、この一連の作業を露光時間を変えて行い、レジスト
膜に開口部が形成されるに必要な最小露光時間Ethを測
定した。
In the experiment, a positive resist film having a thickness of about 0.795 μm and a refractive index of about 1.64 was used as the resist film.
After exposure with light of 400 mW / cm 2 for a predetermined time, the developer NPR
It was immersed in D 0.153N (trade name) for 60 seconds and developed. Then, this series of operations was performed while changing the exposure time, and the minimum exposure time Eth required for forming an opening in the resist film was measured.

実験によれば、第3図に示すように、EthはSi3N4膜の
膜厚に対して周期的に変化し、Si3N4膜厚800Å,1300Å,
1800Å付近で極値を持つ。従って、膜厚の目標値をこれ
らのうちの一つの値に設定しておけば、膜厚がバラツい
てもEthのバラツキを小さく抑えることができる。
According to experiments, as shown in FIG. 3, Eth varies periodically with respect to the film thickness of the Si 3 N 4 film, Si 3 N 4 film thickness 800 Å, 1300 Å,
It has an extreme value around 1800Å. Therefore, if the target value of the film thickness is set to one of these values, the variation of Eth can be reduced even if the film thickness varies.

これにより、レジスト膜中の露光強度のバラツキを小
さく抑えることができるので、レジスト膜の抜きパター
ンの線幅のバラツキも小さく抑えることができる。
Thereby, the variation in the exposure intensity in the resist film can be suppressed to a small value, so that the variation in the line width of the resist pattern can be suppressed to a small value.

例えば、Si3N4膜の膜厚1300Åの設定目標値(Ethが0.
165秒に相当する)に対して、実際に形成されたSi3N4
の膜厚が±10%バラツいている(1170〜1430Å)として
も、第3図に示すように、Ethは0.165〜0.174秒の範囲
でバラツくにすぎない(約+5.4%のバラツキ幅に相当
する)。これは、実際に露光を行う場合の設定露光量1.
5×Eth(秒)が+5.4%バラツくことに相当し、第4図
より、レジスト膜の抜きパターンの線幅は1.065〜1.085
μmの範囲でしかバラツかない。即ち、パターンの線幅
のバラツキの幅を0.02μmと、従来と比較して小さく抑
えることができる。
For example, Si 3 N 4 film set target value of thickness 1300Å of (Eth 0.
(Equivalent to 165 seconds), even though the thickness of the actually formed Si 3 N 4 film varies by ± 10% (1170 to 1430 °), as shown in FIG. The variation is only in the range of 0.174 seconds (corresponding to a variation width of about + 5.4%). This is the set exposure amount for actual exposure 1.
5 × Eth (second) is equivalent to + 5.4% variation. From FIG. 4, the line width of the resist film removal pattern is 1.065 to 1.085.
It varies only in the range of μm. That is, the variation width of the line width of the pattern can be suppressed to 0.02 μm, which is smaller than that of the related art.

なお、従来の場合は、露光強度のバラツキを考慮にい
れることなくSi3N4膜の膜厚を決めているので、例えばS
i3N4膜の膜厚を1100Åとした場合、Si3N4膜厚の±10%
のバラツキに対してレジスト膜の抜きパターンの線幅寸
法のバラツキは0.1μmにもなる。
In the conventional case, the thickness of the Si 3 N 4 film is determined without considering the variation in the exposure intensity.
± 10% of Si 3 N 4 film thickness when i 3 N 4 film thickness is 1100Å
The variation in the line width dimension of the resist film removal pattern is as large as 0.1 μm.

また、半導体基板上の光反射性の膜、例えば金属膜の
上に、透光性の膜を形成した場合でも、上に述べたのと
同じ作用効果が得られる。
Further, even when a light-transmitting film is formed on a light-reflective film on a semiconductor substrate, for example, a metal film, the same operation and effect as described above can be obtained.

以上のように、本発明の半導体装置の製造方法によれ
ば、レジスト膜及びレジスト膜下地の透光性のうち少な
くとも一方の膜の膜厚を、Ethがほぼ極値になるような
膜厚に設定することにより、露光強度のバラツキに起因
するレジスト膜のパターニング寸法のバラツキを極めて
小さく抑えることができる。
As described above, according to the method for manufacturing a semiconductor device of the present invention, the thickness of at least one of the resist film and the light-transmitting film under the resist film is set to a film thickness such that Eth is substantially an extreme value. By setting, the variation in the patterning dimension of the resist film due to the variation in the exposure intensity can be kept extremely small.

〔実施例〕〔Example〕

以下、本発明の実施例について図を参照しながら具体
的に説明する。
Hereinafter, embodiments of the present invention will be specifically described with reference to the drawings.

第1図(a)〜(f)は、本発明の半導体装置の製造
方法をフィールド酸化膜を形成する場合に適用した実施
例を説明する断面図である。
FIGS. 1A to 1F are cross-sectional views illustrating an embodiment in which the method of manufacturing a semiconductor device according to the present invention is applied to a case where a field oxide film is formed.

まず、同図(a)に示すように、Si基板8上に熱酸化
法により温度900℃の条件で厚さ300ÅのSiO2膜9を形成
する。続いて、CVD法により温度800℃の条件で厚さ1300
ÅのSi3N4膜10を形成する。ここに、透光性の膜として
の2層のSiO2膜9/Si3N4膜10が形成される。
First, as shown in FIG. 1A, an SiO 2 film 9 having a thickness of 300 ° is formed on a Si substrate 8 at a temperature of 900 ° C. by a thermal oxidation method. Subsequently, the thickness of 1300 is applied by the CVD
The Si 3 N 4 film 10 is formed. Here, a two-layer SiO 2 film 9 / Si 3 N 4 film 10 as a light-transmitting film is formed.

次に、厚さ0.795μmのレジスト膜11をスピンコート
法により形成する。
Next, a resist film 11 having a thickness of 0.795 μm is formed by spin coating.

ここで、あらかじめ求められた第2,3図の関係によりE
thが極値(=0.165秒)をとるようにレジスト膜11及びS
i3N4膜10の膜厚は設定されている。
Here, E is obtained from the relationship between Figs.
The resist film 11 and S are so set that th takes an extreme value (= 0.165 seconds).
The thickness of the i 3 N 4 film 10 is set.

続いて、第1図(b)に示すように、パターンの線幅
1μmを有するマスク12を介してレジスト膜11に波長43
6nm,パワー400mWの光を1.5×Eth秒間照射する。このと
き、光はSi3N4膜10/SiO2膜9を透過してSi基板8表面に
達し、ここで反射して上方に戻り、入射光と干渉する。
このため、レジスト膜11中の光の強度はSi3N4膜10の膜
厚のバラツキによって同一ウエハ内で変化する。例え
ば、Si3N4膜10の膜厚のバラツキが1300Åの設定に対し
て±10%、即ち1170〜1430Åの範囲でバラツいていると
すると、第3図に示すように、Ethのバラツキは約5.4%
の幅となり、露光エネルギー1.5×Ethも同じ幅だけバラ
ツいていることになる。
Subsequently, as shown in FIG. 1 (b), the wavelength 43 is applied to the resist film 11 through a mask 12 having a pattern line width of 1 μm.
Light of 6 nm and power of 400 mW is irradiated for 1.5 × Eth seconds. At this time, the light passes through the Si 3 N 4 film 10 / SiO 2 film 9 and reaches the surface of the Si substrate 8, where it is reflected and returned upward to interfere with the incident light.
Therefore, the light intensity in the resist film 11 varies within the same wafer due to the variation in the thickness of the Si 3 N 4 film 10. For example, assuming that the variation in the thickness of the Si 3 N 4 film 10 is ± 10% with respect to the setting of 1300 °, that is, in the range of 1170 to 1430 °, as shown in FIG. 5.4%
Thus, the exposure energy 1.5 × Eth also varies by the same width.

次に、同図(c)に示すように、現像液NPRD 0.153N
(商品名)に60秒浸漬して開口部13を形成する。このと
き、露光エネルギー1.5×Ethのバラツキは約5.4%ある
ことになるので、第4図に示すように、レジスト膜のパ
ターン線幅が1.065〜1.085μmの範囲でバラツくことに
なるが、バラツキの幅は約0.02μmと極めて小さい。
Next, as shown in FIG.
The opening 13 is formed by immersion in (trade name) for 60 seconds. At this time, since the variation of the exposure energy 1.5 × Eth is about 5.4%, as shown in FIG. 4, the pattern line width of the resist film varies in the range of 1.065 to 1.085 μm. Is as small as about 0.02 μm.

次に、同図(d)に示すように、レジスト膜11をマス
クにしてSi3N4膜10とSiO2膜9とを反応性イオンエッチ
ング法により連続してドライエッチングし、開口部を形
成する。
Next, as shown in FIG. 1D, the resist film 11 is used as a mask to continuously dry-etch the Si 3 N 4 film 10 and the SiO 2 film 9 by a reactive ion etching method to form an opening. I do.

次に、同図(e)に示すように、Si3N4膜10をマスク
にして酸化性雰囲気中で選択的に温度1000℃の条件で酸
化し、厚さ6000Åのフィールド酸化膜14を形成する(同
図(f))。このとき、Si3N4膜10の開口部がほぼマス
クパターンの寸法通りに形成されているので、フィール
ド酸化膜14の幅もほぼ設計値通りの寸法になる。
Next, as shown in FIG. 4E, the Si 3 N 4 film 10 is used as a mask to selectively oxidize the substrate in an oxidizing atmosphere at a temperature of 1000 ° C. to form a field oxide film 14 having a thickness of 6000 mm. (F). At this time, since the opening of the Si 3 N 4 film 10 is formed substantially according to the dimensions of the mask pattern, the width of the field oxide film 14 also has dimensions substantially as designed.

その後、所定の工程を経て半導体装置が完成する。 Thereafter, the semiconductor device is completed through a predetermined process.

以上のように、本発明の半導体装置の製造方法によれ
ば、フィールド酸化膜14の幅をほぼ設計寸法どおりに形
成できるので、従来の場合と異なり、隣接する素子間の
分離も必要にして十分に行われ、かつ半導体装置の高密
度化を図ることができる。
As described above, according to the method of manufacturing a semiconductor device of the present invention, the width of the field oxide film 14 can be formed substantially as designed, so that unlike the conventional case, isolation between adjacent elements is required and sufficient. And the density of the semiconductor device can be increased.

なお、本発明の実施例では光反射性の半導体基板の上
に透光性の膜を形成しているが、光反射性の比較的平坦
な金属膜の上に透光性の膜を形成した場合でも本発明を
適用できる。
In the embodiment of the present invention, a light-transmitting film is formed on a light-reflective semiconductor substrate, but a light-transmitting film is formed on a light-reflecting relatively flat metal film. In this case, the present invention can be applied.

また、レジスト膜をパターニングして開口部を形成す
る場合について本発明を適用したが、レジスト膜をパタ
ーニングして残す場合にも本発明を適用できる。
Although the present invention has been applied to the case where the opening is formed by patterning the resist film, the present invention is also applicable to the case where the resist film is left after being patterned.

〔発明の効果〕〔The invention's effect〕

以上のように、本発明の半導体装置の製造方法におい
ては、レジスト膜をパターニングする際、レジスト膜及
びレジスト膜下地の透光性の膜のうち少なくとも一方の
膜の膜厚を調整することにより、該透光性の膜を形成す
る際の膜厚のバラツキに対して露光強度のバラツキを最
小に抑えるようにしている。
As described above, in the method of manufacturing a semiconductor device of the present invention, when patterning a resist film, by adjusting the thickness of at least one of the resist film and the light-transmitting film underlying the resist film, Variations in exposure intensity are minimized with respect to variations in film thickness when the light-transmitting film is formed.

これにより、パターニングされたレジスト膜のパター
ン線幅寸法のバラツキを最小に抑えることができるの
で、例えば、この方法をフィールド絶縁膜を形成する場
合に適用した場合、フィールド絶縁膜の幅寸法をほぼ設
計寸法どおりに形成することができる。
As a result, variations in the pattern line width of the patterned resist film can be minimized. For example, when this method is applied to the formation of a field insulating film, the width of the field insulating film is almost designed. It can be formed according to dimensions.

従って、従来の場合と異なり、隣接する素子間の分離
も必要にして十分に行われ、かつ半導体装置の高密度化
を図ることができる。
Therefore, unlike the conventional case, the separation between the adjacent elements is also required and sufficient, and the density of the semiconductor device can be increased.

【図面の簡単な説明】[Brief description of the drawings]

第1図(a)〜(f)は、本発明の実施例の半導体装置
の製造方法を説明する断面図、 第2図は、最小露光エネルギーEthとSi3N4膜厚/レジス
ト膜厚との関係を示す図、 第3図は、最小露光エネルギーEthとSi3N4膜厚との関係
を示す図、 第4図は、パターニング線幅と露光エネルギーとの関係
を示す図、 第5図(a)〜(f)は、従来例の半導体装置の製造方
法を説明する断面図である。 〔符号の説明〕 1,8……Si基板、 2,9……SiO2膜、 3,10……Si3N4膜、 4,11……レジスト膜、 5,12……マスク、 6,13……開口部、 7,14……フィールド絶縁膜。
1 (a) to 1 (f) are cross-sectional views illustrating a method for manufacturing a semiconductor device according to an embodiment of the present invention. FIG. 2 is a graph showing the minimum exposure energy Eth and Si 3 N 4 film thickness / resist film thickness. FIG. 3 is a diagram showing the relationship between the minimum exposure energy Eth and the Si 3 N 4 film thickness, FIG. 4 is a diagram showing the relationship between the patterning line width and the exposure energy, and FIG. 7A to 7F are cross-sectional views illustrating a method for manufacturing a conventional semiconductor device. [Reference Numerals] l, 8 ...... Si substrate, 2, 9 ...... SiO 2 film, 3, 10 ...... Si 3 N 4 film, 4,11 ...... resist film, 5,12 ...... mask, 6, 13 ... Opening, 7,14 ... Field insulating film.

Claims (2)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】半導体基板上の透光性の膜の上に形成され
たレジスト膜をパターニングする工程において、 前記レジスト膜に露光・現像して開口部を形成するのに
必要な最小露光エネルギ(Eth)と前記透光性の膜の膜
厚又は前記レジスト膜の膜厚との間の関係から、前記最
小露光エネルギ(Eth)がほぼ極値となるように、前記
透光性の膜及びレジスト膜のうち少なくとも一方の膜の
膜厚を求める工程と、 前記半導体基板上に前記工程で求めた膜厚を有する透光
性の膜及びレジスト膜を順次形成する工程と、 前記レジスト膜に選択的に光を照射した後、該レジスト
膜を現像する工程を有することを特徴とする半導体装置
の製造方法。
In a step of patterning a resist film formed on a light-transmitting film on a semiconductor substrate, a minimum exposure energy required for forming an opening by exposing and developing the resist film. From the relationship between Eth) and the film thickness of the light-transmitting film or the film thickness of the resist film, the light-transmitting film and the resist are so set that the minimum exposure energy (Eth) becomes an extreme value. A step of determining a film thickness of at least one of the films; a step of sequentially forming a light-transmitting film and a resist film having the film thickness determined in the step on the semiconductor substrate; And irradiating the resist film with light, and then developing the resist film.
【請求項2】前記半導体基板と前記透光性の膜との間に
光反射性の膜が形成されていることを特徴とする請求項
1に記載の半導体装置の製造方法。
2. The method according to claim 1, wherein a light-reflective film is formed between the semiconductor substrate and the light-transmitting film.
JP1143398A 1989-06-06 1989-06-06 Method for manufacturing semiconductor device Expired - Lifetime JP2853101B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1143398A JP2853101B2 (en) 1989-06-06 1989-06-06 Method for manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1143398A JP2853101B2 (en) 1989-06-06 1989-06-06 Method for manufacturing semiconductor device

Publications (2)

Publication Number Publication Date
JPH038317A JPH038317A (en) 1991-01-16
JP2853101B2 true JP2853101B2 (en) 1999-02-03

Family

ID=15337840

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1143398A Expired - Lifetime JP2853101B2 (en) 1989-06-06 1989-06-06 Method for manufacturing semiconductor device

Country Status (1)

Country Link
JP (1) JP2853101B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100355640C (en) * 2003-03-24 2007-12-19 三菱电机株式会社 Elevator emergency brake apparatus

Also Published As

Publication number Publication date
JPH038317A (en) 1991-01-16

Similar Documents

Publication Publication Date Title
KR100206597B1 (en) Fine-patterning method of semiconductor device
KR100298609B1 (en) Method for manufacturing photo mask having phase shift layer
US5925578A (en) Method for forming fine patterns of a semiconductor device
JPS6074529A (en) Method of forming pattern of integrated circuit by photoetching
US6177235B1 (en) Antireflection treatment of reflective surfaces
JP2853101B2 (en) Method for manufacturing semiconductor device
JPH1197328A (en) Method for forming resist pattern
US5866302A (en) Pattern formation method
JPH05234965A (en) Formation of contact hole
KR19990060922A (en) Manufacturing Method of Semiconductor Device
JPH09167733A (en) Formation of pattern
JP2775251B2 (en) Phase inversion mask for semiconductor manufacturing and method of manufacturing the same
JP3120000B2 (en) Method of forming electrode on projecting portion of substrate
JPS6386550A (en) Formation of multilayer interconnection layer
US6423479B1 (en) Cleaning carbon contamination on mask using gaseous phase
KR100220940B1 (en) Method of manufacturing fine pattern of semiconductor device
JPH06267842A (en) Fine pattern forming method
JP4075024B2 (en) Pattern formation method
KR100261992B1 (en) Fine line width formation method of semiconductor device
JPH06140300A (en) Light exposure method
JPH0555130A (en) Production of semiconductor device
US6762001B2 (en) Method of fabricating an exposure mask for semiconductor manufacture
JPH0756319A (en) Production of phase shift reticule
JPH10221851A (en) Pattern forming method
JPH0313949A (en) Resist pattern forming method

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 10

Free format text: PAYMENT UNTIL: 20080911

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 11

Free format text: PAYMENT UNTIL: 20090911

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 11

Free format text: PAYMENT UNTIL: 20090911

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 12

Free format text: PAYMENT UNTIL: 20100911

LAPS Cancellation because of no payment of annual fees