KR100220940B1 - Method of manufacturing fine pattern of semiconductor device - Google Patents

Method of manufacturing fine pattern of semiconductor device Download PDF

Info

Publication number
KR100220940B1
KR100220940B1 KR1019950066012A KR19950066012A KR100220940B1 KR 100220940 B1 KR100220940 B1 KR 100220940B1 KR 1019950066012 A KR1019950066012 A KR 1019950066012A KR 19950066012 A KR19950066012 A KR 19950066012A KR 100220940 B1 KR100220940 B1 KR 100220940B1
Authority
KR
South Korea
Prior art keywords
pattern
exposure mask
semiconductor device
photoresist
lift
Prior art date
Application number
KR1019950066012A
Other languages
Korean (ko)
Inventor
허철
Original Assignee
김영환
현대전자산업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업주식회사 filed Critical 김영환
Priority to KR1019950066012A priority Critical patent/KR100220940B1/en
Application granted granted Critical
Publication of KR100220940B1 publication Critical patent/KR100220940B1/en

Links

Landscapes

  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 반도체 소자의 미세패턴 제조방법에 관한 것으로서, 층간절연막상에 리프트 오프용 감광막 패턴을 형성하되, 노광마스크에서 웨이퍼상의 패턴으로 예정되어 있는 부분에서 패턴의 끝부분과 대응되는 부분에 더미패턴을 구비하는 노광마스크를 사용하여 선택적으로 노광하여 감광막 패턴의 측벽 에지부분에 오버행을 갖도록 형성하여 리프트 오프 공정으로 안정된 사부 마이크로 이하의 선폭을 갖는 미세 패턴을 형성하였으므로, 소자의 고집적화에 유리하고, 공정여유도가 향상되어 공정수율 및 소자 동작의 신뢰성을 향상시킬 수 있다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a fine pattern of a semiconductor device, wherein a photoresist film pattern for lift-off is formed on an interlayer insulating film, and a dummy pattern is formed at a portion corresponding to the end of the pattern at a portion that is intended as a pattern on a wafer in an exposure mask. By selectively exposing using an exposure mask having an overcoat, the sidewall edge portion of the photoresist pattern is formed to have an overhang, thereby forming a fine pattern having a line width of less than four micros, which is stable in a lift-off process, and is advantageous for high integration of the device. The margin can be improved to improve process yield and device operation reliability.

Description

반도체 소자의 미세패턴 제조방법Manufacturing method of fine pattern of semiconductor device

제1도는 종래 기술에 따른 반도체 소자의 미세패턴 제조 공정에 사용되는 노광마스크의 평면도.1 is a plan view of an exposure mask used in a micropattern manufacturing process of a semiconductor device according to the prior art.

제2(a)도 내지 제2(c)도는 종래 기술에 따른 반도체 소자의 미세패턴 제조 공정도.2 (a) to 2 (c) is a process chart showing a fine pattern of a semiconductor device according to the prior art.

제3도는 본 발명에 따른 반도체 소자의 미세패턴 제조 공정에 사용되는 노광마스크의 평면도.3 is a plan view of an exposure mask used in the process of manufacturing a fine pattern of a semiconductor device according to the present invention.

제4(a)도 내지 제4(c)도는 본 발명에 따른 반도체 소자의 미세패턴 제조 공정도.4 (a) to 4 (c) is a fine pattern manufacturing process diagram of a semiconductor device according to the present invention.

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

1,6 : 노광마스크 2,7 : 투명기판1,6: Exposure mask 2,7: Transparent substrate

3,8 : 노광영역 4,9 : 광차단막 패턴3,8 exposure area 4,9 light blocking film pattern

10 : 더미패턴 11 ; 층간절연막10: dummy pattern 11; Interlayer insulation film

12 : 감광막 13 : 도전층12 photosensitive film 13 conductive layer

14 : 오버행14: overhang

본 발명은 반도체 소자의 미세패턴 제조방법에 관한 것으로서, 특히 리프트 오프(lift off)용 노광마스크의 광차단막 패턴에 의해 정의되는 노광영역의 양측에 더미패턴을 형성하여 리프트 오프시 패턴 불량을 방지하여 미세 패턴 형성이 용이하고 공정수율 및 소자 동작의 신뢰성을 향상시킬 수 있는 반도체 소자의 미세패턴 제조방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a fine pattern of a semiconductor device, and in particular, dummy patterns are formed on both sides of an exposure area defined by a light blocking film pattern of an exposure mask for lift off, thereby preventing pattern defects during lift off. The present invention relates to a method of manufacturing a fine pattern of a semiconductor device which can easily form a fine pattern and improve process yield and device operation reliability.

최근 반도체 장치의 고집적화 추세는 미세 패턴 형성기술의 발전에 큰 영향을 받고 있으며, 반도체 장치의 제조 공정중에서 식각 또는 이온 주입 공정 등의 마스크로 매우 폭 넓게 사용되는 감광막패턴의 미세화가 필수요건이다.Recently, the trend of high integration of semiconductor devices has been greatly influenced by the development of fine pattern formation technology, and the miniaturization of photoresist patterns, which are widely used as masks such as etching or ion implantation processes, are essential in the manufacturing process of semiconductor devices.

종래 기술에 따른 감광막패턴의 제조 공정을 살펴보면 다음과 같다.Looking at the manufacturing process of the photosensitive film pattern according to the prior art as follows.

먼저, 소정의 하부구조가 형성되어 표면이 굴곡진 패턴을 형성하고자 하는 반도체기판상에 감광제 및 수지(resin) 등이 용제인 솔밴트에 일정 비율로 용해되어 있는 감광액을 도포하여 감광막을 형성한 후, 투명기판상에 상기 감광막에서 패턴으로 예정되어 있는 부분에 대응되는 위치에 광차단막 패턴이 형성되어 있는 노광마스크를 사용하여 빛을 선택적으로 조사하여 패턴으로 예정된 부분을 중합시킨다.First, a photoresist is formed by coating a photoresist in which a predetermined substructure is formed to form a curved pattern on the surface of the semiconductor substrate in which a photoresist and a resin are dissolved in a solvent having a predetermined ratio. By selectively irradiating light using an exposure mask having a light blocking film pattern formed at a position corresponding to a portion of the photoresist that is intended as a pattern on the transparent substrate, the portion intended to be polymerized is formed.

그다음 상기 노광 공정을 진행한 웨이퍼를 열처리 장치에서 80∼120℃의 온도로 60∼120초간 소프트 베이크 열처리 공정을 실시한 후, TMAH(tetra methylammonium hydroxide)를 주원료로 하는 약알카리성 현상액을 사용하여 상기 감광막의 노광/비노광 영역들을 선택적으로 제거하고, 상기 웨이퍼를 탈이온수로 세척한 후,건조시켜 감광막 패턴을 형성한다.Then, the wafer subjected to the exposure process was subjected to a soft bake heat treatment process at a temperature of 80 to 120 ° C. for 60 to 120 seconds in a heat treatment apparatus, and then a weak alkaline developer containing TMAH (tetra methylammonium hydroxide) as a main material was used for the photosensitive film. The exposed / non-exposed areas are selectively removed, the wafer is washed with deionized water and then dried to form a photoresist pattern.

상기 감광막패턴의 분해능(R)은 축소노광장치의 광원의 파장(λ) 및 공정변수(k)에 비례하고, 노광장치의 렌즈구경(numerical aperture; NA)에 반비례한다.The resolution R of the photoresist pattern is proportional to the wavelength? And the process variable k of the light source of the reduction exposure apparatus, and inversely proportional to the numerical aperture NA of the exposure apparatus.

여기서 상기 축소노광장치의 광분해능을 향상시키기 위하여 광원의 파장을 감소시키게 되며, 예를 들어 파장이 436 및 365nm인 G-라인 및 i-라인 축소노광장치는 공정 분해능이 각각 약 0.7, 0.5㎛ 정도가 한계이다.Here, the wavelength of the light source is reduced to improve the optical resolution of the reduced exposure apparatus. For example, the G-line and i-line reduced exposure apparatus having wavelengths of 436 and 365 nm have a process resolution of about 0.7 and 0.5 μm, respectively. Is the limit.

따라서 0.5㎛ 이하의 미세 패턴을 형성하기 위해 파장이 작은 원자외선(deep ultra violet), 예를 들어 파장이 248nm인 KrF 레이저나 193nm인 ArF 레이저를 광원으로 사용하는 노광장치를 이용하거나, 이미지 콘트라스트를 향상시킬 수 있는 별도의 박막을 웨이퍼 상에 형성하는 씨.이.엘(contrast enhancement layer; CEL) 방법 또는 위상반전 마스크를 사용하기도 한다.Therefore, in order to form a fine pattern of 0.5 μm or less, an exposure apparatus using a deep ultra violet, for example, a KrF laser having a wavelength of 248 nm or an ArF laser having a wavelength of 193 nm, may be used as a light source, or image contrast may be used. A contrast enhancement layer (CEL) method or a phase inversion mask may be used to form a separate thin film on the wafer.

그러나 장비의 광원을 미세 파장으로 바꾸는 데에도 한계가 있으며, 상기 CEL 방법은 공정이 복잡하고, 수율이 떨어진다.However, there is a limit in converting the light source of the equipment to the fine wavelength, and the CEL method is complicated and the yield is low.

또한 종래 기술의 다른 실시예로서, 단층 레지스트 방법보다는 두 개의 감광막 사이에 중간층을 개재시킨 TLR 방법은 공정변수가 작아 단층 감광막 방법에 비해 약 30% 정도 분해능이 향상된 미세 패턴 형성이 가능하나, 256M나 1G DRAM 이상의 고집적 반도체 소자에서 필요한 0.2∼0.25㎛ 정도의 패턴 형성이 어려워 소자의 고집적화에 한계가 있다.In addition, as another embodiment of the prior art, the TLR method in which an intermediate layer is interposed between two photoresist layers rather than the single layer resist method is capable of forming a fine pattern having improved resolution by about 30% compared to the single layer photoresist method due to the small process parameters. It is difficult to form patterns of about 0.2 to 0.25 µm, which is required for highly integrated semiconductor devices of 1G DRAM or more, and thus there is a limit to high integration of devices.

제1도는 종래 기술에 따른 반도체 소자의 미세패턴 제조 공정에 사용되는 리프트 오프 공정용 노광마스크의 평면도로서, 상기 노광마스크(1)는 석영이나 유리 등과 같은 투명재질의 투명기판(2)에서 패턴으로 예정되어 있는 부분들을 노출시키는 노광영역(3)들을 정의하는 광차단막 패턴(4)이 Cr 등의 광차단 물질 패턴으로 형성되어 있다.1 is a plan view of an exposure mask for a lift-off process used in a micropattern manufacturing process of a semiconductor device according to the prior art, wherein the exposure mask 1 is a pattern on a transparent substrate 2 made of a transparent material such as quartz or glass. The light blocking film pattern 4 defining the exposure areas 3 exposing the predetermined portions is formed of a light blocking material pattern such as Cr.

여기서 상기의 노광마스크(1)는 서브 마이크로 이하의 선폭을 리프트 오프 방법으로 형성하기 위한 포지티브 감광막용 노광마스크(1)이다.Here, the exposure mask 1 is a positive photoresist exposure mask 1 for forming a line width below the submicron by a lift-off method.

제2(a)도 내지 제2(c)도는 종래 기술에 따른 반도체 소자의 미세패턴 제조 공정도로서, 제1도의 노광마스크를 사용한 예이다.2 (a) to 2 (c) are microfabrication process diagrams of a semiconductor device according to the prior art, and are examples of using the exposure mask of FIG.

먼저, 소자의 하부 구조물, 예를 들어 모스 전계효과 트랜지스터, 캐패시터 및 비트선등을 형성하고, 상기 구조의 전표면에 층간절연막(11)을 형성한 후, 상기 층간절연막(11)에서 금속배선이 올라갈 부분을 노출시키는 감광막(12) 패턴을 제1도에 도시되어 있는 노광마스크(1)를 사용하여 노광 및 현상하여 형성한다. 여기서 상기 감광막(12)은 비노광영역이 패턴이 되는 포지티브형 감광막(12)이다(제2(a)도 참조).First, a lower structure of the device, for example, a MOS field effect transistor, a capacitor, a bit line, etc. are formed, and an interlayer insulating film 11 is formed on the entire surface of the structure, and then metal wiring is lifted from the interlayer insulating film 11. The photosensitive film 12 pattern which exposes a part is formed by exposing and developing using the exposure mask 1 shown in FIG. Here, the photosensitive film 12 is a positive photosensitive film 12 having a non-exposed area as a pattern (see also second (a)).

그다음 상기 구조의 전표면에 패턴을 형성하고자 하는 물질, 예를들어 다결정실리콘이나 금속등의 재질로된 도전층(13)을 형성한 후(제1(b)도 참조), 상기 감광막패턴(12)과 그 상부의 도전층(13)을 리프트 오프 방법으로 제거하여 도전층(13) 패턴으로 된 도전배선을 형성한다(제1(c)도 참조).Then, after forming a conductive layer 13 made of a material, for example, polysilicon or metal, to form a pattern on the entire surface of the structure (see also the first (b)), the photosensitive film pattern 12 ) And the upper conductive layer 13 are removed by a lift-off method to form conductive wiring in a pattern of the conductive layer 13 (see also first (c)).

상기와 같은 종래 기술에 따른 반도체 소자의 미세패턴 제조방법은 리프트 오프 방법으로 패턴을 형성할 때, 각종 효과들을 보상한 적정 노광값으로 노광하므로, 감광막(12)패턴이 수직한 측벽을 갖는 형상으로 형성되는데, 이는 감광막(12) 패턴의 측벽에 도전층(13)이 도포되어 있어 패턴이 되는 부분과 리프트 오프되는 부분인 상하의 도전층(13)이 서로 연결되어 있는 경우에는 리프트 오프가 제대로 진행되지 않아 패턴 불량이 발생되며, 이는 노광마스크의 노광영역(3)의 끝 부분에서 심하게 발생되어 소자의 고집적화가 어렵고, 공정수율 및 소자 동작의 신뢰성을 떨어뜨리는 문제점이 있다.In the method of manufacturing a fine pattern of a semiconductor device according to the prior art as described above, when the pattern is formed by the lift-off method, the micro pattern is exposed to an appropriate exposure value that compensates for various effects, so that the photosensitive film 12 pattern has a vertical sidewall shape. The conductive layer 13 is applied to the sidewalls of the photosensitive film 12 pattern, so that the lift-off may not be properly performed when the conductive portions 13, which are the patterns and the upper and lower conductive layers 13, which are lifted off are connected to each other. As a result, a pattern defect is generated, which is severely generated at the end portion of the exposure area 3 of the exposure mask, making it difficult to integrate a device and reducing the process yield and reliability of device operation.

상기한 문제점을 해결하기 위하여 감광막패턴 형성을 위한 노광 공정시 과노광을 실시하여 감광막패턴의 측벽 상부에 오버행을 형성하는 방법이 있으나, 이러한 방법은 서브 마이크로 이하의 미세패턴에서는 과노광을 할만한 여유가 없어 미세패턴을 형성할 수 있는 문제점이 있다.In order to solve the above problems, there is a method of forming an overhang on the upper sidewall of the photoresist pattern by performing overexposure during the exposure process for forming the photoresist pattern. There is no problem that can form a fine pattern.

본 발명은 상기와 같은 문제점을 해결하기 위한 것으로서, 본 발명의 목적은 리프트 오프용 노광마스크에서 패턴으로 예정되어 있는 부분의 끝부분과 대응되는 부분에 더미 패턴을 형성하여 노광 및 현상 공정시 그 부분의 감광막패턴에 오버행을 형성하여 미세선폭의 패턴을 용이하게 형성하여 소자의 고집적화에 유리하고, 공정여유도가 향상되어 공정수율 및 소자 동작의 신뢰성을 향상시킬 수 있는 반도체 소자의 미세패턴 제조방법을 제공함에 있다.The present invention is to solve the above problems, an object of the present invention is to form a dummy pattern on the portion corresponding to the end of the portion that is intended as a pattern in the exposure mask for lift-off part during the exposure and development process A method of manufacturing a fine pattern of a semiconductor device that can form a fine line width pattern easily by forming an overhang on the photoresist pattern of the semiconductor layer, and is advantageous for high integration of the device, and improves process yield and reliability of device operation. In providing.

상기와 같은 목적을 달성하기 위한 본 발명에 따른 반도체 소자의 미세패턴 제조방법은, 소정 구조의 반도체기판상의 전표면에 층간절연막을 형성하는 공정과, 상기 층간절연막상에 감광막을 도포하는 공정과, 상기 감광막을 노광하되, 패턴의 끝부분으로 예정되어 있는 부분과 대응되는 부분에 더미 패턴을 구비하는 노광마스크로 노광하는 공정과, 상기 노광된 감광막을 현상하여 패턴의 측벽 상부에 오버행을 구비하는 감광막패턴을 형성하는 공정과, 상기 구조의 전표면에 패턴을 형성하고자 하는 도전물질층을 형성하는 공정과, 상기 감광막패턴과 그 상부의 도전물질층을 리프트 오프 방법으로 제거하여 상기 층간절연막상에 형성되어 있는 도전물질층 패턴을 형성함에 있다.According to an aspect of the present invention, there is provided a method of manufacturing a fine pattern of a semiconductor device, the method including forming an interlayer insulating film on the entire surface of a semiconductor substrate having a predetermined structure, applying a photosensitive film on the interlayer insulating film, Exposing the photosensitive film, and exposing the photosensitive film with an exposure mask having a dummy pattern at a portion corresponding to a portion scheduled as the end of the pattern; developing the exposed photosensitive film and having an overhang on an upper sidewall of the pattern. Forming a pattern, forming a conductive material layer to form a pattern on the entire surface of the structure, and removing the photosensitive film pattern and the conductive material layer thereon by a lift-off method to form the interlayer insulating film. It is to form a conductive material layer pattern.

이하, 본 발명에 따른 반도체 소자의 미세패턴 제조방법에 관하여 첨부 도면을 참조하여 상세히 설명한다.Hereinafter, a method of manufacturing a fine pattern of a semiconductor device according to the present invention will be described in detail with reference to the accompanying drawings.

제3도는 본 발명에 따른 반도체 소자의 미세패턴 제조 공정에 사용되는 노광마스크의 평면도로서, 서브 마이크로의 선폭을 갖는 포지티브 감광막 패턴 형성을 위한 리프트 오프용 노광마스크이다.3 is a plan view of an exposure mask used in a micropattern manufacturing process of a semiconductor device according to the present invention, which is a lift-off exposure mask for forming a positive photoresist pattern having a line width of submicro.

먼저, 상기의 노광마스크(6)는 석영이나 유리 등과 같은 투명재질의 투명기판(7)에서 패턴으로 예정되어 있는 부분들을 노출시키는 노광영역(8)들을 정의하는 광차단막 패턴(9)이 Cr 등의 광차단 물질 패턴으로 형성되어 있으며, 상기 노광영역(8)의 양단에는 오버행을 위한 더미 패턴(10)이 형성되어 있다.First, the exposure mask 6 includes a light blocking film pattern 9 that defines exposure areas 8 exposing portions intended as a pattern on a transparent substrate 7 made of a transparent material such as quartz or glass. The light blocking material pattern is formed, and dummy patterns 10 for overhanging are formed at both ends of the exposure area 8.

제4(a)도 내지 제4(c)도는 본 발명에 따른 반도체 소자의 미세패턴 제조공정도로서, 제3도의 노광마스크를 사용하는 리프트 오프 방법의 예이다.4 (a) to 4 (c) are fine-pattern manufacturing process diagrams of a semiconductor device according to the present invention, which is an example of a lift-off method using the exposure mask of FIG.

먼저, 소정 구조의 반도체기판(도시되지 않음)상에 층간절연막(11)을 형성하고, 상기 층간절연막(11)상에 감광막(12)을 형성한 후, 상기 감광막(12)을 제3도에서와 같이 더미 패턴(10)을 구비하는 노광마스크(6)로 노광하고, 현상하여 측벽 모서리 부분에 오버행(14)을 가지며, 층간절연막(11)에서 패턴이 올라갈 부분을 노출시키는 감광막(12) 패턴을 형성한다(제4(a)도 참조).First, an interlayer insulating film 11 is formed on a semiconductor substrate (not shown) having a predetermined structure, and a photosensitive film 12 is formed on the interlayer insulating film 11, and then the photosensitive film 12 is formed in FIG. The photosensitive film 12 pattern is exposed to the exposure mask 6 including the dummy pattern 10 and developed to have an overhang 14 at the edge of the sidewall, and to expose the portion where the pattern is to be raised in the interlayer insulating film 11. (See also fourth (a)).

그 다음 상기 구조의 전표면에 실리콘층이나 금속등의 도전재질등과 같은 도전층(13)을 도포한 후(제4(b)도 참조), 상기 감광막(12) 패턴과 그 상부의 도전층(13)을 리프트 오프 방법으로 제거하여 도전층(13) 패턴으로 된 도전배선을 형성한다. 이때 상기 오버행(14)에 의해 도전층(13) 패턴의 리프트 오프가 단락등의 불량 없이 원활하게 실시된다(제4(c)도 참조).Then, after applying a conductive layer 13 such as a silicon layer or a conductive material such as a metal to the entire surface of the structure (see also fourth (b)), the photosensitive film 12 pattern and the conductive layer thereon (13) is removed by a lift-off method to form conductive wiring in a pattern of the conductive layer 13. At this time, the lift-off of the conductive layer 13 pattern is smoothly performed by the overhang 14 without a short circuit or the like (see also fourth (c)).

상기에서는 포지티브형 감광막을 사용하는 노광마스크로서 노광영역이 확장된 더미패턴을 구비하는 것을 예로 들었으나, 네거티브형 감광막의 경우 반전된 이미지를 갖는 노광마스크를 사용하면 본 발명이 사상을 적용할 수 있음은 물론이다.In the above description, the exposure mask using the positive photoresist film has an example of having a dummy pattern in which an exposure area is extended. However, in the case of a negative photoresist film, the present invention can be applied using an exposure mask having an inverted image. Of course.

이상에서 설명한 바와 같이, 본 발명에 따른 반도체 소자의 미세패턴 제조방법은 층간절연막상에 리프트 오프용 감광막 패턴을 형성하되, 노광 마스크에서 웨이퍼상의 패턴으로 예정되어 있는 부분에서 패턴의 끝부분과 대응되는 부분에 더미패턴을 구비하는 노광마스크를 사용하여 선택적으로 노광하여 감광막패턴의 측벽 에지부분에 오버행을 갖도록 형성하여 리프트 오프 공정으로 안정된 서브 마이크로 이하의 선폭을 갖는 미세 패턴을 형성하였으므로, 소자의 고집적화에 유리하고, 공정여유도가 향상되어 공정수율 및 소자 동작의 신뢰성을 향상시킬 수 있는 이점이 있다.As described above, the method for manufacturing a fine pattern of a semiconductor device according to the present invention forms a photoresist film pattern for lift-off on an interlayer insulating film, and corresponds to the end of the pattern at a portion that is intended as a pattern on a wafer in the exposure mask. By selectively exposing using an exposure mask having a dummy pattern in the portion to form an overhang in the sidewall edge portion of the photosensitive film pattern, a fine pattern having a line width of submicro or less stable by the lift-off process was formed. Advantageously, there is an advantage that the process margin can be improved to improve process yield and reliability of device operation.

Claims (1)

소정 구조의 반도체기판상의 전표면에 층간절연막을 형성하는 공정과, 상기 층간절연막상에 감광막을 도포하는 공정과, 상기 감광막을 노광하되, 패턴의 끝부분으로 예정되어 있는 부분과 대응되는 부분에 더미 패턴을 구비하는 노광마스크로 노광하는 공정과, 상기 노광된 감광막을 현상하여 패턴의 측벽 상부에 오버행을 구비하는 감광막패턴을 형성하는 공정과, 상기 구조의 전표면에 패턴을 형성하고자 하는 도전물질층을 형성하는 공정과, 상기 감광막패턴과 그 상부의 도전물질층을 리프트 오프 방법으로 제거하여 상기 층간절연막상에 형성되어 있는 도전물질층 패턴을 형성하는 공정을 구비하는 반도체 소자의 미세패턴 제조방법.Forming an interlayer insulating film on the entire surface of the semiconductor substrate having a predetermined structure; applying a photosensitive film on the interlayer insulating film; and exposing the photosensitive film to a portion corresponding to a portion intended to be the end of the pattern. Exposing with an exposure mask having a pattern; developing the exposed photoresist to form a photoresist pattern having an overhang on an upper sidewall of the pattern; and a conductive material layer to form a pattern on the entire surface of the structure. Forming a conductive material layer pattern formed on the interlayer insulating film by removing the photoresist pattern and the conductive material layer thereon by a lift-off method.
KR1019950066012A 1995-12-29 1995-12-29 Method of manufacturing fine pattern of semiconductor device KR100220940B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950066012A KR100220940B1 (en) 1995-12-29 1995-12-29 Method of manufacturing fine pattern of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950066012A KR100220940B1 (en) 1995-12-29 1995-12-29 Method of manufacturing fine pattern of semiconductor device

Publications (1)

Publication Number Publication Date
KR100220940B1 true KR100220940B1 (en) 1999-09-15

Family

ID=19447191

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950066012A KR100220940B1 (en) 1995-12-29 1995-12-29 Method of manufacturing fine pattern of semiconductor device

Country Status (1)

Country Link
KR (1) KR100220940B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100464385B1 (en) * 1997-06-03 2005-02-28 삼성전자주식회사 Photomask having dummy pattern near pattern deforming area

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100464385B1 (en) * 1997-06-03 2005-02-28 삼성전자주식회사 Photomask having dummy pattern near pattern deforming area

Similar Documents

Publication Publication Date Title
KR0128828B1 (en) Forming method of contact hole in the semiconductor device
US5741625A (en) Process for forming fine patterns in a semiconductor device utilizing multiple photosensitive film patterns and organic metal-coupled material
KR100223329B1 (en) Method for manufacturing fine pattern of semiconductor device
JP2001291651A (en) Method for forming resist pattern, and method for manufacturing semiconductor device
KR19980028362A (en) Manufacturing method of fine pattern of semiconductor device
KR100220940B1 (en) Method of manufacturing fine pattern of semiconductor device
KR0140485B1 (en) A method manufacturing fine pattern of semiconductor device
KR100209366B1 (en) Method for forming minute pattern of semiconductor device
KR100516747B1 (en) Micro pattern formation method of semiconductor device
KR20020051109A (en) Method for fabricating half-tone mask
KR100284069B1 (en) Exposure mask for semiconductor device and manufacturing method thereof
US6406819B1 (en) Method for selective PSM with assist OPC
KR100278917B1 (en) Method for manufacturing contact mask of semiconductor device
KR100365559B1 (en) Manufacturing method for semiconductor device
KR970002430B1 (en) Photoresist patterning method of semiconductor device
KR100197654B1 (en) Method of manufacturing contact hole in semiconductor device
KR20020091990A (en) Method for removing Proximity Effect in Lithography
KR100372769B1 (en) Method for manufacturing fine pattern of semiconductor device
KR19980028359A (en) Manufacturing method of fine pattern of semiconductor device
KR970006928B1 (en) Preparation process of semiconductor devices
KR0137618B1 (en) Method for forming a photoresist pattern
KR101034540B1 (en) Method for manufacturing Phase Shift MASK
KR0137997B1 (en) Fabrication method of contact hole in semiconductor device
KR20000045425A (en) Method for fabricating fine pattern
KR0171940B1 (en) Method of manufacturing contact hole of semiconductor device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080527

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee