JP3725416B2

JP3725416B2 - Method for forming metal wiring of semiconductor device

Info

Publication number: JP3725416B2
Application number: JP2000327161A
Authority: JP
Inventors: 明人平岩
Original assignee: Sharp Corp
Current assignee: Sharp Corp
Priority date: 2000-10-26
Filing date: 2000-10-26
Publication date: 2005-12-14
Anticipated expiration: 2020-10-26
Also published as: JP2002134398A

Description

【０００１】
【発明の属する技術分野】
本発明は、半導体装置の金属配線形成方法に関する。
【０００２】
【従来の技術】
この種の従来の金属配線形成方法は、例えば図４（ａ）乃至（ｆ）に示すそれぞれの工程を含んでいる。ここでは、まず図４（ａ）に示す様に、半導体ウエハ１０１上に酸化膜１０２を形成し、フォトリソグラフィー法及びエッチングにより酸化膜１０２を選択的に除去して、酸化膜１０２に各開口部１０２ａを形成する。更に、各開口部１０２ａを通じて不純物を拡散し、各拡散層１０３を形成する。
【０００３】
次に、図４（ｂ）に示す様に、ＥＢ蒸着法又はスパッタ蒸着法により金属層１０４を形成する。
【０００４】
この後に、例えば２００℃に２０分間加熱して、乾燥処理を施してから、図４（ｃ）に示す様に、レジスト膜１０５を形成する。このとき、酸化膜１０２と金属層１０４からなる下地の層に形成された段差の高さよりも、レジスト膜１０５を厚くして、段差部分でのレジスト膜１０５の膜切れを防ぐ。
【０００５】
更に、ホットプレート又はオーブンを用いて、レジスト膜１０５を例えば１０５℃に９０秒間加熱するというプレベークを行う。そして、レジスト膜１０５にマスクを被せて、レジスト膜１０５を露光してから、レジスト膜１０５に現像処理を施す。これにより、図４（ｄ）に示す様に、レジスト膜１０５の露光された領域のみが除去され、レジスト膜１０５がパターニングされる。
【０００６】
次に、ホットプレートを用いて、パターニングされたレジスト膜１０５を１２０℃乃至１４０℃に１分乃至２分間加熱するという第１ポストベーク工程を行い、レジスト膜１０５を硬化させる。ここで、レジスト膜１０５の仕上がりの状態を検査する。この検査の後に、レジスト膜１０５を１４０℃乃至１６０℃に２０分乃至３０分間再度加熱するという第２ポストベーク工程を行い、レジスト膜１０５を軟化させ、その密着性を向上させる。そして、図４（ｅ）に示す様に、ウエットエッチングにより金属層１０４をパターニングにして、金属層１０４の配線パターンを形成する。最後に、図４（ｆ）に示す様に、レジスト膜１０５を除去する。
【０００７】
【発明が解決しようとする課題】
ところで、図５（ａ）に示す様に、金属層１０４の段差部分１０４ａにおいては、金属層１０４の厚みが該段差部分１０４ａの下方で薄くなっており、この段差部分１０４ａが逆テーパ状に形成され、かつ溝１０４ｂが形成される。図５（ｂ）に示す様に、金属層１０４の溝１０４ｂには、レジスト膜１０５が侵入し難く、このために溝１０４ｂ内が空洞となる。この状態で、金属層１０４をウエットエッチングすると、図５（ｃ）に示す様に、薬液が溝１０４ｂに浸入して、金属層１０４が溝１０４ｂの周辺で除去される。この結果、図５（ｄ）及び（ｅ）に示す様に、溝１０４ｂの部分で、金属層１０４の配線パターンが細くなって、断線が生じる。
【０００８】
この様な現象は、レジスト膜１０５の密着性が良好でないことに起因する。この密着性は、レジスト膜１０５を加熱する第１及び第２ポストベーク工程により左右される。また、本発明の発明者は、温度の高低だけでなく、昇温時の温度勾配を適宜に設定することにより、レジスト膜の良好な密着性の実現が可能であることを突き止めた。
【０００９】
しかしながら、従来の第１及び第２ポストベーク工程においては、温度の高低を管理するに過ぎずないため、レジスト膜１０５の良好な密着性を実現するには至らなかった。
【００１０】
特に、従来の第２ポストベーク工程においては、例えば図３（ｂ）のグラフに示す様に常温２０℃から１４０℃に達するまでに、１０分という長い時間が費やされ、温度勾配が１２℃／分程度であった。これは、多数（例えば２５枚）のウエハをＡＬ（アルミニウム）キャリアにセットした状態で、ウエットエッチングを行うので（バッチ処理）、同じ状態で、第２ポストベーク工程を行う必要があり、十分に大きな容量のオーブンが適用され、オーブン内の昇温に長時間が費やされるためである。
【００１１】
そこで、本発明は、上記従来の問題点に鑑みてなされたものであり、昇温時の温度勾配を適宜に設定することにより、レジスト膜の密着性を向上させることが可能な半導体装置の金属配線形成方法を提供することを目的とする。
【００１２】
【課題を解決するための手段】
上記課題を解決するために、本発明は、金属層を形成した後に、レジストの塗布、露光、現像、及び加熱による硬化を順次行ってから、金属層のエッチングを行う半導体装置の金属配線形成方法において、レジストの加熱よる硬化は、レジストをそれぞれ加熱する第１ポストベーク工程及び第２ポストベーク工程を含み、第１ポストベークの後に、レジストの温度を常温に戻してから第２ポストベークに移行し、第２ポストベーク工程では、レジストの昇温時の温度勾配を１００℃／分以上にしている。
【００１３】
本発明によれば、レジストの昇温時の温度勾配を急峻にしている。この様な加熱方法により、レジストの密着性が格段に向上し、レジストが金属層の溝にまで浸入する。これは、レジストの昇温時の温度勾配を急峻にすると、レジストの硬化がその表面から内部へと順次進行し、これによってレジストが金属層の溝に浸入し易くなるためと考えられる。
【００１４】
また、本発明においては、レジストの昇温時の温度勾配は、１００℃／分以上である。この様に昇温時の温度勾配を１００℃／分以上に設定すれば、レジストの密着性を確実に向上させることができる。
【００１５】
更に、レジストの加熱による硬化の工程は、第１ポストベーク工程と、第２ポストベーク工程とを含んでいる。そして、第１ポストベーク工程では、レジストを１６０℃乃至１９０℃に１分乃至３分の間加熱する。また、第２ポストベーク工程では、レジストを１６０℃乃至１９０℃に２０分乃至３０分の間加熱する。
【００１６】
この様な第１及び第２ポストベーク工程における温度と時間の設定により、レジストの密着性をより確実に向上させることができる。
【００１７】
【発明の実施の形態】
以下、本発明の実施形態を添付図面を参照して詳細に説明する。
【００１８】
図１（ａ）乃至（ｄ）及び図２（ｅ）乃至（ｇ）は、本発明の半導体装置の金属配線形成方法の一実施形態を示している。本実施形態では、まず半導体ウエハ１上に、例えば膜厚８００ｎｍの酸化膜２を形成し、フォトリソグラフィー法及びエッチングにより酸化膜２を選択的に除去して、酸化膜２に各開口部２ａを形成する。更に、各開口部２ａを通じて不純物を拡散し、各拡散層３を形成する。各拡散層３の形成に際し、各拡散層３上に、膜厚２００ｎｍの酸化膜が形成される。この結果、半導体ウエハ１上に、厚い部分で膜厚が８００ｎｍ、薄い部分で膜厚が２００ｎｍ、段差の高さが６００ｎｍの酸化膜２が形成される。
【００１９】
次に、図１（ｂ）に示す様に、ＥＢ蒸着法又はスパッタ蒸着法により金属層４を形成する。例えば、金属層４は、膜厚が１．１μｍのＡＬ−Ｓｉである。このとき、酸化膜２の段差部分で、金属層４に溝４ｂが形成される。
【００２０】
この後に、例えば２００℃に２０分間加熱して、乾燥処理を施してから、図１（ｃ）に示す様に、レジスト膜５を形成する。このとき、酸化膜２と金属層４からなる下地の層に形成された段差の高さよりも、レジスト膜５を厚くして、段差部分でのレジスト膜５の膜切れを防ぐ。例えば、レジスト膜５は、膜厚が１．３μｍのネガレジストである。
【００２１】
更に、ホットプレート又はオーブンを用いて、レジスト膜５を例えば１０５℃に９０秒間加熱するというプレベークを行う。そして、レジスト膜５にマスクを被せて、レジスト膜５を露光してから、レジスト膜５に現像処理を施す。これにより、図１（ｄ）に示す様に、レジスト膜５の露光された領域のみが除去され、レジスト膜５がパターニングされる。
【００２２】
次に、ホットプレートを用いて、パターニングされたレジスト膜５を加熱する第１ポストベーク工程を行う。例えば、ワンライン方式のデベロッパーにおいて、先のレジスト膜５の現像に引き続き、ホットプレートを用いて、第１ポストベーク工程を行う。第１ポストベーク工程においては、ホットプレートの温度を１６０℃乃至１９０℃に設定し、加熱時間を１分乃至３分に設定する。例えば、レジスト膜５を１７０℃で２分間加熱する。そして、レジスト膜５の仕上がりの状態を検査する。
【００２３】
この検査の後に、オーブンを用いて、レジスト膜５を加熱する第２ポストベーク工程を行う。第２ポストベーク工程においては、加熱温度を１６０℃乃至１９０℃に設定し、加熱時間を２０分乃至３０分に設定する。例えば、レジスト膜５を温度１７５℃で２５分間加熱する。更に、昇温時の温度勾配を１００℃／分に設定する。図３（ａ）のグラフは、昇温時の温度勾配１００℃／分で、温度１７５℃までの加熱を行い、この温度１７５℃を２５分間保持してから、温度を下降させたときの温度変化を示している。
【００２４】
温度の測定は、オーブンの表示温度によらず、半導体ウエハ１に熱電対を直接設け、この熱電対により行う。これにより、レジスト膜５の温度及び温度勾配を正確に設定することが可能になる。また、多数のウエハをキャリアにセットした上で、ウエットエッチングを行うので（バッチ処理）、同じ状態で、第２ポストベーク工程を行う必要がある。しかしながら、容量の大きなオーブンを用いると、温度勾配を１００℃／分まで引き上げることができないので、本実施形態では、バッチ処理を行うのに最低限必要な容量のクリーンオーブンを採用し、これにより１００℃／分の温度勾配を達成した。
【００２５】
この様に第２ポストベーク工程においては、レジスト膜５の加熱温度及び加熱時間だけでなく、昇温時の温度勾配を適宜に設定したので、図２（ｅ）に示す様に、レジスト膜５が金属層４の溝４ｂに浸入して、レジスト膜５が金属層４に完全に密着する。これは、昇温時の温度勾配を急峻な１００℃／分に設定したことから、レジスト膜５の硬化がその表面から内部へと順次進行し、これによってレジスト膜５が金属層４の溝４ｂに浸入し易くなるためと考えられる。
【００２６】
こうしてレジスト膜５を金属層４に密着させてから、図２（ｆ）に示す様に、ウエットエッチングにより金属層４をパターニングにして、金属層４の配線パターンを形成する。このとき、金属層４の溝４ｂにレジスト膜５が充填されているので、薬液が金属層４の溝４ｂに浸入することはなく、この溝４ｂの部分で金属層４が必要以上にエッチングされずに済み、配線パターンが断線せずに済む。最後に、図２（ｇ）に示す様に、レジスト膜５を除去する。
【００２７】
本実施形態の金属配線形成方法を光ＩＣの製造工程に適用したところ、配線パターンの断線不良率が０％であった。また、配線パターンをＳＭＥ（走査型電子顕微鏡）で観察したところ、配線パターンの異常を確認することができなかった。これに対して、図４に示す従来の方法では、図５に示す現象が度々生じて、配線パターンが断線し、配線パターンの断線不良率が３０％であった。
【００２８】
尚、本発明は、上記実施形態に限定されるものでなく、多様に変形することができる。例えば、第２ポストベーク工程において、レジスト膜５を温度１７５℃で２５分間加熱し、昇温時の温度勾配を１００℃／分に設定しているが、温度、時間及び温度勾配は、１６０℃乃至１９０℃の範囲、２０分乃至３０分の範囲、１００℃／分以上の範囲でそれぞれ適宜に設定しても構わない。また、第２ポストベーク工程だけでなく、第１ポストベーク工程においても、昇温時の温度勾配を１００℃／分以上に設定しても構わない。
【００２９】
【発明の効果】
以上説明した様に本発明によれば、レジストの昇温時の温度勾配を急峻にしている。この様な加熱方法により、レジストの密着性が格段に向上し、レジストが金属層の溝にまで浸入する。このため、金属層のエッチングに際し、該溝の部分に薬液が浸入することはなく、該溝の部分で金属層が必要以上にエッチングされずに済み、金属層の配線パターンが断線せずに済む。
【図面の簡単な説明】
【図１】（ａ）乃至乃至（ｄ）は、本発明の金属配線形成方法の一実施形態における各工程を示す図である。
【図２】（ｅ）乃至（ｇ）は、図１の（ｄ）に引き続く本実施形態における他の各工程を示す図である。
【図３】（ａ）は本実施形態におけるレジスト膜の温度変化を示すグラフであり、（ｂ）は従来例におけるレジスト膜の温度変化を示すグラフである。
【図４】（ａ）乃至（ｆ）は、従来の形成方法の各工程を示す図である。
【図５】（ａ）乃至（ｅ）は、従来の形成方法において断線不良が発生する過程を示す図である。
【符号の説明】
１半導体ウエハ
２酸化膜
３拡散層
４金属層
５レジスト膜[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a method for forming a metal wiring of a semiconductor device.
[0002]
[Prior art]
This type of conventional metal wiring forming method includes the respective steps shown in FIGS. 4A to 4F, for example. Here, as shown in FIG. 4A, first, an oxide film 102 is formed on a semiconductor wafer 101, and the oxide film 102 is selectively removed by photolithography and etching. 102a is formed. Further, the diffusion layer 103 is formed by diffusing impurities through the openings 102a.
[0003]
Next, as shown in FIG. 4B, a metal layer 104 is formed by EB vapor deposition or sputtering vapor deposition.
[0004]
After this, for example, the substrate is heated to 200 ° C. for 20 minutes to perform a drying process, and then a resist film 105 is formed as shown in FIG. At this time, the resist film 105 is made thicker than the height of the step formed in the base layer made of the oxide film 102 and the metal layer 104 to prevent the resist film 105 from being cut off at the step portion.
[0005]
Further, pre-baking is performed by heating the resist film 105 to, for example, 105 ° C. for 90 seconds using a hot plate or an oven. Then, the resist film 105 is covered with a mask to expose the resist film 105, and then the resist film 105 is developed. Thereby, as shown in FIG. 4D, only the exposed region of the resist film 105 is removed, and the resist film 105 is patterned.
[0006]
Next, the resist film 105 is cured by performing a first post-baking process of heating the patterned resist film 105 to 120 ° C. to 140 ° C. for 1 to 2 minutes using a hot plate. Here, the finished state of the resist film 105 is inspected. After this inspection, a second post-baking process is performed in which the resist film 105 is heated again at 140 ° C. to 160 ° C. for 20 minutes to 30 minutes to soften the resist film 105 and improve its adhesion. Then, as shown in FIG. 4E, the metal layer 104 is patterned by wet etching to form a wiring pattern of the metal layer 104. Finally, as shown in FIG. 4F, the resist film 105 is removed.
[0007]
[Problems to be solved by the invention]
Incidentally, as shown in FIG. 5A, in the stepped portion 104a of the metal layer 104, the thickness of the metal layer 104 is reduced below the stepped portion 104a, and the stepped portion 104a is formed in a reverse taper shape. And a groove 104b is formed. As shown in FIG. 5B, the resist film 105 does not easily enter the groove 104b of the metal layer 104. For this reason, the inside of the groove 104b becomes a cavity. When the metal layer 104 is wet-etched in this state, as shown in FIG. 5C, the chemical solution enters the groove 104b, and the metal layer 104 is removed around the groove 104b. As a result, as shown in FIGS. 5D and 5E, the wiring pattern of the metal layer 104 becomes thin at the portion of the groove 104b, resulting in disconnection.
[0008]
Such a phenomenon is caused by the poor adhesion of the resist film 105. This adhesion depends on the first and second post-baking steps for heating the resist film 105. Further, the inventor of the present invention has found that it is possible to realize good adhesion of the resist film by appropriately setting not only the temperature level but also the temperature gradient at the time of temperature rise.
[0009]
However, in the conventional first and second post-bake processes, only the temperature level is controlled, so that good adhesion of the resist film 105 has not been realized.
[0010]
In particular, in the conventional second post-baking process, as shown in the graph of FIG. 3B, for example, a long time of 10 minutes is spent until the temperature reaches 20 ° C. to 140 ° C., and the temperature gradient is 12 ° C. / Min. This is because wet etching is performed with a large number (for example, 25 sheets) of wafers set on an AL (aluminum) carrier (batch processing), and it is necessary to perform the second post-bake process in the same state. This is because a large-capacity oven is applied and a long time is spent in raising the temperature in the oven.
[0011]
Accordingly, the present invention has been made in view of the above-described conventional problems, and a metal of a semiconductor device capable of improving the adhesion of a resist film by appropriately setting a temperature gradient at the time of temperature increase. An object is to provide a wiring forming method.
[0012]
[Means for Solving the Problems]
In order to solve the above problems, the present invention provides a method for forming a metal wiring of a semiconductor device, in which after a metal layer is formed, resist coating, exposure, development, and curing by heating are sequentially performed, and then the metal layer is etched. , Curing by heating includes a first post-baking step and a second post-baking step for heating the resist, respectively, and after the first post-baking, the temperature of the resist is returned to room temperature and then transferred to the second post-baking. In the second post-baking step, the temperature gradient when the resist is heated is set to 100 ° C./min or more.
[0013]
According to the present invention, the temperature gradient when the resist is heated is made steep. By such a heating method, the adhesion of the resist is remarkably improved, and the resist penetrates into the groove of the metal layer. This is presumably because when the temperature gradient at the time of the temperature rise of the resist is steep, the hardening of the resist proceeds sequentially from the surface to the inside, thereby making it easier for the resist to enter the grooves of the metal layer.
[0014]
In the present invention, the temperature gradient when the resist is heated is 100 ° C./min or more. Thus, if the temperature gradient at the time of temperature rise is set to 100 ° C./min or more, the adhesiveness of the resist can be reliably improved.
[0015]
Furthermore, the process of curing by heating the resist includes a first post-baking step, and a second Posutobe click process. In the first post-baking step, the resist is heated to 160 ° C. to 190 ° C. for 1 minute to 3 minutes. In the second post-baking step, the resist is heated to 160 ° C. to 190 ° C. for 20 to 30 minutes.
[0016]
By setting the temperature and time in the first and second post-bake processes as described above, the adhesion of the resist can be improved more reliably.
[0017]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings.
[0018]
1A to 1D and FIGS. 2E to 2G show an embodiment of a method for forming a metal wiring of a semiconductor device of the present invention. In the present embodiment, first, an oxide film 2 having a thickness of, for example, 800 nm is formed on the semiconductor wafer 1, and the oxide film 2 is selectively removed by photolithography and etching, and each opening 2a is formed in the oxide film 2. Form. Further, the diffusion layer 3 is formed by diffusing impurities through the openings 2a. When each diffusion layer 3 is formed, an oxide film having a thickness of 200 nm is formed on each diffusion layer 3. As a result, an oxide film 2 having a thickness of 800 nm at the thick portion, a thickness of 200 nm at the thin portion, and a step height of 600 nm is formed on the semiconductor wafer 1.
[0019]
Next, as shown in FIG. 1B, the metal layer 4 is formed by EB vapor deposition or sputtering vapor deposition. For example, the metal layer 4 is AL-Si having a film thickness of 1.1 μm. At this time, a groove 4 b is formed in the metal layer 4 at the step portion of the oxide film 2.
[0020]
After this, for example, the substrate is heated to 200 ° C. for 20 minutes to perform a drying process, and then a resist film 5 is formed as shown in FIG. At this time, the resist film 5 is made thicker than the height of the step formed in the underlying layer composed of the oxide film 2 and the metal layer 4 to prevent the resist film 5 from being cut off at the step portion. For example, the resist film 5 is a negative resist having a film thickness of 1.3 μm.
[0021]
Further, pre-baking is performed by heating the resist film 5 to, for example, 105 ° C. for 90 seconds using a hot plate or an oven. Then, the resist film 5 is covered with a mask, the resist film 5 is exposed, and then the resist film 5 is developed. Thereby, as shown in FIG. 1D, only the exposed region of the resist film 5 is removed, and the resist film 5 is patterned.
[0022]
Next, the 1st post-baking process which heats the patterned resist film 5 using a hot plate is performed. For example, in a one-line developer, the first post-bake process is performed using a hot plate following the development of the resist film 5. In the first post-baking step, the temperature of the hot plate is set to 160 ° C. to 190 ° C., and the heating time is set to 1 minute to 3 minutes. For example, the resist film 5 is heated at 170 ° C. for 2 minutes. Then, the finished state of the resist film 5 is inspected.
[0023]
After this inspection, a second post-baking process for heating the resist film 5 is performed using an oven. In the second post-baking step, the heating temperature is set to 160 ° C. to 190 ° C., and the heating time is set to 20 minutes to 30 minutes. For example, the resist film 5 is heated at a temperature of 175 ° C. for 25 minutes. Furthermore, the temperature gradient at the time of temperature rise is set to 100 ° C./min. The graph of FIG. 3 (a) shows the temperature when the temperature is lowered to a temperature of 175 ° C. with a temperature gradient of 100 ° C./min at the time of temperature rise, and this temperature is maintained for 25 minutes. It shows a change.
[0024]
The temperature is measured by directly providing a thermocouple on the semiconductor wafer 1 regardless of the displayed temperature of the oven. As a result, the temperature and temperature gradient of the resist film 5 can be set accurately. Further, since wet etching is performed after setting a large number of wafers on a carrier (batch processing), it is necessary to perform the second post-bake process in the same state. However, when a large-capacity oven is used, the temperature gradient cannot be raised to 100 ° C./min. Therefore, in this embodiment, a clean oven having a minimum capacity necessary for batch processing is employed, and thus 100 ° C. A temperature gradient of ° C / min was achieved.
[0025]
In this way, in the second post-baking step, not only the heating temperature and heating time of the resist film 5 but also the temperature gradient at the time of raising the temperature is appropriately set. Therefore, as shown in FIG. Enters the groove 4 b of the metal layer 4, and the resist film 5 is completely adhered to the metal layer 4. This is because the temperature gradient at the time of temperature rise is set to a steep 100 ° C./min, so that the curing of the resist film 5 proceeds in sequence from the surface to the inside. It is thought that it becomes easy to enter.
[0026]
After the resist film 5 is brought into close contact with the metal layer 4 in this way, the metal layer 4 is patterned by wet etching to form a wiring pattern of the metal layer 4 as shown in FIG. At this time, since the groove 4b of the metal layer 4 is filled with the resist film 5, the chemical solution does not enter the groove 4b of the metal layer 4, and the metal layer 4 is etched more than necessary in the groove 4b. This eliminates the need to disconnect the wiring pattern. Finally, as shown in FIG. 2G, the resist film 5 is removed.
[0027]
When the metal wiring formation method of this embodiment was applied to the optical IC manufacturing process, the disconnection failure rate of the wiring pattern was 0%. Further, when the wiring pattern was observed with an SME (scanning electron microscope), the abnormality of the wiring pattern could not be confirmed. On the other hand, in the conventional method shown in FIG. 4, the phenomenon shown in FIG. 5 frequently occurs, the wiring pattern is disconnected, and the disconnection failure rate of the wiring pattern is 30%.
[0028]
In addition, this invention is not limited to the said embodiment, It can deform | transform variously. For example, in the second post-bake process, the resist film 5 is heated at a temperature of 175 ° C. for 25 minutes, and the temperature gradient at the time of temperature rise is set to 100 ° C./min. The temperature, time, and temperature gradient are 160 ° C. The temperature may be set appropriately in the range of 190 ° C., in the range of 20 to 30 minutes, or in the range of 100 ° C./min or more. Further, not only in the second post-bake process but also in the first post-bake process, the temperature gradient during the temperature increase may be set to 100 ° C./min or more.
[0029]
【The invention's effect】
As described above, according to the present invention, the temperature gradient when the resist is heated is made steep. By such a heating method, the adhesion of the resist is remarkably improved, and the resist penetrates into the groove of the metal layer. For this reason, when the metal layer is etched, the chemical solution does not enter the groove portion, the metal layer is not etched more than necessary in the groove portion, and the wiring pattern of the metal layer is not disconnected. .
[Brief description of the drawings]
FIGS. 1A to 1D are diagrams showing respective steps in an embodiment of a metal wiring forming method of the present invention.
FIGS. 2E to 2G are diagrams showing other steps in the embodiment subsequent to FIG. 1D. FIGS.
3A is a graph showing a temperature change of a resist film in the present embodiment, and FIG. 3B is a graph showing a temperature change of a resist film in a conventional example.
FIGS. 4A to 4F are diagrams showing respective steps of a conventional forming method.
FIGS. 5A to 5E are diagrams showing a process in which a disconnection failure occurs in a conventional forming method.
[Explanation of symbols]
DESCRIPTION OF SYMBOLS 1 Semiconductor wafer 2 Oxide film 3 Diffusion layer 4 Metal layer 5 Resist film

Claims

In the method for forming a metal wiring of a semiconductor device in which, after forming a metal layer, resist coating, exposure, development, and curing by heating are sequentially performed, and then the metal layer is etched.
Curing by heating the resist includes a first post-baking step and a second post-baking step of heating the resist,
After the first post-baking, the temperature of the resist is returned to room temperature and then transferred to the second post-baking.
In the second post-bake process, the temperature gradient at the time of raising the temperature of the resist is set to 100 ° C./min or more.

The method for forming a metal wiring of a semiconductor device according to claim 1, wherein, in the first post-baking step, the resist is heated to 160 ° C to 190 ° C for 1 minute to 3 minutes.

The method for forming a metal wiring of a semiconductor device according to claim 1, wherein, in the second post-baking step, the resist is heated to 160 ° C to 190 ° C for 20 minutes to 30 minutes.