KR0172735B1 - Fabricating method for exposure aligned-key - Google Patents
Fabricating method for exposure aligned-key Download PDFInfo
- Publication number
- KR0172735B1 KR0172735B1 KR1019960025021A KR19960025021A KR0172735B1 KR 0172735 B1 KR0172735 B1 KR 0172735B1 KR 1019960025021 A KR1019960025021 A KR 1019960025021A KR 19960025021 A KR19960025021 A KR 19960025021A KR 0172735 B1 KR0172735 B1 KR 0172735B1
- Authority
- KR
- South Korea
- Prior art keywords
- mask
- key
- alignment
- forming
- metal
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F9/00—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
- G03F9/70—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
- G03F9/7073—Alignment marks and their environment
- G03F9/708—Mark formation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/54453—Marks applied to semiconductor devices or parts for use prior to dicing
- H01L2223/5446—Located in scribe lines
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
본 발명은 반도체 소자의 제조공정에서 각 공정 단계별 패턴 정렬을 위하여 스크라이브 라인에 형성되는 노광용 정렬 키이 제조방법을 개시한다. 이 방법은 스크라이브 라인이 위치하는 실리콘 기판위에 형성된 서브 산화막 위에 증착된 마지막 폴리시릴콘을 셀영역에서 형성된 마지막 폴리실리콘의 마스크 및 식각공정과 동시에 식각하여 정렬 키를 형성하는 단계; 상기 마스크용 감광막을 스트립한 후, 전면에 평탄화 절연막을 형성하는 단계; 형성된 평탄화 절연막과 그 하부의 서브 산화막을 제거하는 단계; 전면에 금속 1층을 증착하는 단계; 전면에 감광막을 형성하는 단계를 포함한다.The present invention discloses a method for manufacturing an exposure alignment key formed in a scribe line for pattern alignment in each step of a semiconductor device manufacturing process. The method comprises the steps of: forming an alignment key by etching the last polysilicon deposited on the sub-oxide film formed on the silicon substrate on which the scribe line is located simultaneously with the mask and etching process of the last polysilicon formed in the cell region; Stripping the mask photoresist and forming a planarization insulating film on the entire surface; Removing the formed planarization insulating film and the sub oxide film under the planarization insulating film; Depositing a layer of metal on the front surface; Forming a photoresist film on the entire surface.
Description
제1도는 종래의 실시예에 따른 정렬 키이 제조방법을 보여주는 공정 흐름도.1 is a process flow diagram showing a method for manufacturing an alignment key according to a conventional embodiment.
제2도는 본 발명의 일실시예에 따른 정렬 키이 제조방법을 보여주는 공정 흐름도.2 is a process flow diagram showing a method for manufacturing an alignment key according to an embodiment of the present invention.
제3도는 본 발명의 다른 실시예에 따른 정렬 키이 제조방법을 보여주는 공정 흐름도.3 is a process flow diagram illustrating a method of manufacturing an alignment key in accordance with another embodiment of the present invention.
제4도는 본 발명의 정렬 키이 제조과정에서 사용되는 마스크의 평면도.4 is a plan view of a mask used in the manufacture of alignment keys of the present invention.
* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings
11, 21 : 서브 반도체 기판 12, 22 : 서브 산화막11 and 21: sub semiconductor substrate 12 and 22: sub oxide film
13, 23 : 폴리실리콘 14, 17, 27 : 감광막13, 23: polysilicon 14, 17, 27: photosensitive film
15 : 평탄화 산화막 16, 24 : 금속 1층15: planarization oxide film 16, 24: metal 1 layer
25 : 금속 2층25: metal 2 layers
[기술분야][Technical Field]
본 발명은 반도체 소자의 제조공정에서 각 공정 단계별 패턴 정렬을 위하여 스크라이브 라인에 형성되는 노광용 정렬 키이 제조방법에 관한 것이다.The present invention relates to a method for manufacturing an exposure alignment key formed on a scribe line for pattern alignment in each step of a semiconductor device manufacturing process.
[종래기술][Private Technology]
반도체 소자를 제조하는 공정에 있어서, 정렬과 노출은 두가지 목적의 공정스텝이다. 한 가지 목적은 마스크에 웨이퍼를 정확히 정렬(align)시키는 것이고 다른 한 가지 목적은 정렬 후에 마스크를 통해 감광막에 적절한 노광을 하는 것이다.In the process of manufacturing a semiconductor device, alignment and exposure are two purpose process steps. One purpose is to precisely align the wafer to the mask and the other purpose is to properly expose the photoresist through the mask after the alignment.
우 두 스텝의 결과로 마스크의 패턴이 감광막에 옮겨진다. 노출은 감광막을 레지스트와 마스크의 구성에 따라 고분자화 되지 않은 것을 고분자화하거나 또는 그 역을 행하게 된다.As a result of the right two steps, the pattern of the mask is transferred to the photosensitive film. The exposure polymerizes the photopolymerized film that is not polymerized depending on the composition of the resist and the mask or vice versa.
정렬 및 노출은 마스크의 패턴을 감광막에, 궁극적으로는 웨이퍼에 형성한다.Alignment and exposure form the pattern of the mask in the photoresist and ultimately in the wafer.
상기 정렬공정에서 첫번째 마스크는 결정구조에 얼라인 하기 위한 마스크인데, 이것은 당연히 웨이퍼에 얼라인 할 패턴이 없다. 왜냐하면 첫번째 마스크는 패턴을 웨이퍼의 결정구조에 얼라인하는데, 결정구조는 보이는 것이 아니고, 웨이퍼의 편평한(flat) 면의 위치로서 그 방향을 표시하기 때문이다. 따라서, 첫번째 마스크는 웨이퍼의 결정구조를 나타내는 웨이퍼의 플랫에 맞춘다. 모든 패턴이 플렛에 직각인 이유는 여기에 있다.The first mask in the alignment process is a mask for aligning the crystal structure, which of course has no pattern to align to the wafer. Because the first mask aligns the pattern with the crystal structure of the wafer, the crystal structure is not visible and indicates its direction as the position of the flat surface of the wafer. Thus, the first mask fits the flat of the wafer, which represents the crystal structure of the wafer. This is why all patterns are perpendicular to the flat.
수동정렬 시스템에서 웨이퍼 플랫은 얼라이너 스테이지에 +2˚이내로 놓아야 한다. 자동 얼라이너에서는 자동으로 조절된다.In a manual alignment system, the wafer flat should be within + 2 ° of the aligner stage. Automatic aligner adjusts automatically.
플랫에 첫번째 마스크가 얼라인 된 후 웨이퍼는 자동으로 마스크 밑에 놓여지고 노출부분이 동작한다.After the first mask is aligned to the flat, the wafer is automatically placed under the mask and the exposed area is activated.
첫번째 마스크 이외의 모든 마스크는 웨이퍼의 패턴에 정렬해야 한다. 웨이퍼의 위치가 잡히면, 정렬기의 스플릿 필드 현미경을 통해 웨이퍼와 마스크를 동시에 본다. 이 시스템(두 물체를 보는 현미경)은 웨이퍼의 한쪽이 다른쪽에 대해 미스얼라인(misalign)되는것을 보여준다. 웨이퍼와 디스크가 약간 회전 미스얼라인 되는 것은 웨이퍼의 한쪽만 보아서는 알 수 없다. 스플릿 필드 현미경은 미스얼라인먼트를 확실하게 볼 수 있게 해준다.All masks other than the first mask must be aligned with the pattern of the wafer. Once the wafer is positioned, the wafer and mask are viewed simultaneously through a split field microscope of the aligner. This system (microscope viewing two objects) shows that one side of the wafer is misaligned with the other. The slight rotational misalignment between the wafer and the disk cannot be seen from only one side of the wafer. Split field microscopes provide a clear view of misalignments.
그런데, 대부분의 반도체 소자에서 회로패턴은 대단히 복잡하기 때문에 패턴에 의한 정렬은 불가능하다. 그러므로, 정렬을 위한 정렬 마크가 각 마스크에 있어야 한다. 이 마크는 보통 십자형이나 사각형 모양을 갖고 있는데, 이러한 마크를 버어니어 패턴이라 하고 보통 마스크의 모서리에 위치한다.However, in most semiconductor devices, since the circuit pattern is very complicated, alignment by the pattern is impossible. Therefore, an alignment mark for alignment must be present in each mask. These marks usually have a cross or square shape, which is called a vernier pattern and is usually located at the edge of the mask.
첨부한 도면 제1도는 종래의 실시예에 따른 정렬 키이의 제조방법을 설명하는 공정흐름도이다.1 is a flowchart illustrating a method of manufacturing an alignment key according to a conventional embodiment.
먼저, 제1a도에 도시된 바와 같이, 금속 1 콘택 마스크 전에 마스크 정렬 키이가 형성될 지역은 약 10,000Å이상의 서브 산화층(2)이 실리콘의 반도체 기판(1)위에 형성되어 있다. 그 위에 감광막으로 금속 1 콘택 마스크의 키이 패턴(3)이 형성되고, 습식식각과 건식식각을 순차적으로 이행하므로써, 곡선의 습식 식각 부분(I), 직선의 건식 식각부분(II)으로 키이가 형성된다.First, as shown in FIG. 1A, in the region where the mask alignment key is to be formed before the metal 1 contact mask, a sub-oxide layer 2 of about 10,000 mV or more is formed on the semiconductor substrate 1 of silicon. The key pattern 3 of the metal 1 contact mask is formed on the photoresist film, and the key is formed by the wet etching portion I of the curve and the dry etching portion II of the straight line by sequentially performing wet etching and dry etching. do.
다음으로, 제1b도에 도시된 바와 같이, 감광막(3)을 스트립한 후에 금속1(4)의 증착을 실시한다. 이 후, 금속 1 마스킹 공정을 위하여 감광막(5)을 코팅한 후, 화살표와같이 정렬 빔을 이용하여 정렬한다.Next, as shown in FIG. 1B, the metal 1 (4) is deposited after the photosensitive film 3 is stripped. Thereafter, the photosensitive film 5 is coated for the metal 1 masking process, and then aligned using an alignment beam as shown by an arrow.
상기한 종래의 정렬 키이 제조방법에서 설명된 것처럼, 종래의 금속 1 마스크의 정렬 키로는 금속 1 콘택 공정에서 형성되는 키이가 사용되었다. 이 키이는 습식 식각과 건식 식각 공정을 통하여 형성되어 금속 1의 증착후 선명하게 인식되는 장점을 가지지만, 균일성이 떨어지는 단점을 가진다.As described above in the manufacturing method of the conventional alignment key, the key formed in the metal 1 contact process is used as the alignment key of the conventional metal 1 mask. This key is formed through wet etching and dry etching, and has a merit of being clearly recognized after deposition of metal 1, but has a disadvantage of inferior uniformity.
또한, 점차 하이 디바이스로 진행되면서 정렬 정확도가 강조되고 금속 1의 증착후 어닐링 등의 공정이 추가됨으로 인하여 종래의 정렬 키이는 정렬 페일의 빈도수가 높고 정확도가 떨어지는 문제점을 가진다.In addition, as the alignment accuracy is emphasized as the device gradually progresses to a high level, and a process such as annealing after deposition of the metal 1 is added, the conventional alignment key has a problem that the frequency of alignment fail is high and the accuracy is low.
[본 발명이 달성하고자 하는 과제][PROBLEMS TO BE SOLVED BY THE INVENTION]
따라서, 본 발명은 키이의 형성은 폴리 4 층에서 만들어 주고 선명도는 제1금속 콘택 식각시 만들어 주는 방법을 채택하므로써, 제1금속 콘택에서 형성되는 키이의 단점인 균일성을 보강하고, 장점인 선명도를 살릴 수 있는 노광용 정렬 키이의 제조방법을 제공하는데 그 목적이 있다.Accordingly, the present invention reinforces uniformity, which is a disadvantage of the key formed in the first metal contact, by adopting a method of forming the key in the poly 4 layer and making the sharpness during the etching of the first metal contact. It is an object of the present invention to provide a method of manufacturing an alignment key for exposure that can be utilized.
[본 발명의 구성 및 작용][Configuration and Function of the Invention]
본 발명에 따르면, 정렬 키이 제조방법은 스크라이브 라인이 위치하는 실리콘 기판위에 형성된 서브 산화막 위에 증착된 마지막 폴리실리콘을 셀영역에서 형성된 마지막 폴리실리콘의 마스크 및 식각공정과 동시에 식각하여 정렬 키를 형성하는 단계; 상기 마스크용 감광막을 스트립한 후, 전면에 평탄화 절연막을 형성하는 단계; 형성된 평탄화 절연막과 그 하부의 서브 산화막을 제거하는 단계; 전면에 금속 1층을 증착하는 단계; 전면에 감광막을 형성하는 단계를 포함한다.According to the present invention, the method of manufacturing the alignment key may include forming the alignment key by simultaneously etching the last polysilicon deposited on the sub-oxide film formed on the silicon substrate on which the scribe line is located with the mask and etching process of the last polysilicon formed in the cell region. ; Stripping the mask photoresist and forming a planarization insulating film on the entire surface; Removing the formed planarization insulating film and the sub oxide film under the planarization insulating film; Depositing a layer of metal on the front surface; Forming a photoresist film on the entire surface.
상기한 구성을 갖는 본 발명의 정렬 키이 제조방법은 정렬용 키이의 형성이 마지막 폴리실리콘 형성인 폴리 4공정에서 이루어지므로, 습식식각에 의하여 키이의 굴곡부분이 생기는 것을 방지하게 된다.Since the alignment key manufacturing method of the present invention having the above-described configuration is made in the poly 4 process, in which the formation of the alignment key is the last polysilicon formation, the bending portion of the key is prevented from being formed by wet etching.
[실시예]EXAMPLE
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 설명한다.Hereinafter, preferred embodiments of the present invention will be described with reference to the accompanying drawings.
첨부한 도면 제2도는 본 발명의 일실시예에 따른 정렬 키이의 형성방법을 설명하기 위한 공정 흐름도이고, 제4도는 정렬 키이가 형성되는 지역에서 사용되는 레티클로서, 제2도의 정렬 키이를 형성하기 위한 것이다.FIG. 2 is a flowchart illustrating a method of forming an alignment key according to an embodiment of the present invention, and FIG. 4 is a reticle used in an area in which an alignment key is formed. It is for.
제2a도에 도시된 것처럼, 정렬 키가 형성되는 웨이퍼의 스크라이브 영역에는 서브 실리콘 기판(11)과 서브 옥사이드(12)가 형성되어 있다. 이 서브 옥사이드(12) 위에 셀영역에서 마지막 폴리실리콘 형성층인 폴리 4공정에서 폴리 4 마스크 및 식각공정을 이용하여 정렬 키이(13)가 형성된다. 상기 정렬 키이(13)를 형성하기 위한 레티클은 제4a도에 해당한다.As shown in FIG. 2A, the sub silicon substrate 11 and the sub oxide 12 are formed in the scribe region of the wafer on which the alignment key is formed. An alignment key 13 is formed on the sub oxide 12 by using a poly 4 mask and an etching process in the poly 4 process, which is the last polysilicon forming layer in the cell region. The reticle for forming the alignment key 13 corresponds to FIG. 4A.
그런다음, 감광막 마스크(14)가 스트립된 후, 평탄화 공정을 거치면 b도에 도시한 것과 같은 패턴이 형성된다. 이 후, 금속 1 콘택을 형성하기 위하여 습식 식각이나 건식식각이 행해지면, 증착된 평탄화 산화막(15)과 그 하부의 서브 옥사이드(12)가 식각된다. 상기 금속 1 콘택용 레티클은 평탄화 산화막(15)의 완전한 제거 및 명확한 키이 형성을 위하여 전 영역에서 크롬(Cr)이 없는 제4b도에 도시한 형상이다.Then, after the photoresist mask 14 is stripped, a planarization process is performed to form a pattern as shown in FIG. Thereafter, when wet etching or dry etching is performed to form the metal 1 contact, the deposited planarized oxide film 15 and the suboxide 12 below it are etched. The reticle for metal 1 contact has the shape shown in FIG. 4B without chromium (Cr) in all regions for complete removal of the planarization oxide film 15 and formation of a clear key.
다음으로, c도와 같이, 전면에 금속 1(16)이 증착되고, 감광막(17)이 전면에 도포되면, 굴곡진 부분 없이 수직한 패턴이 형성된다. 증착된 금속 1(16)의 패턴 형성시 키이 패턴 영역에서의 마스크는 제4c도에 도시한 것과 같이, 모든 키이 지역이 크롬 처리된 것으로서, 이는 이미 형성된 금속 키이의 식각을 방지하고, 파티클 제거 및 금속 2 마스크시 키이로 사용하기 위한 것이다.Next, as shown in c, when the metal 1 16 is deposited on the entire surface and the photosensitive film 17 is applied on the entire surface, a vertical pattern is formed without a curved portion. In the pattern formation of the deposited metal 1 (16), the mask in the key pattern area is chromed in all the key areas, as shown in FIG. 4C, which prevents etching of the metal key already formed, and removes particles and It is for use as a key in the metal 2 mask.
이 후, 정렬을 위한 빔의 조사에 의하여 정렬이 이루어진다.Thereafter, alignment is performed by irradiation of the beam for alignment.
본 발명에서 형성된 패턴은 제1도에 도시된 종래의 경우와는 달리 굴곡진 부분없이 수직의 패턴이 형성되어 정렬 정확도가 향상된다.Unlike the conventional case shown in FIG. 1, the pattern formed in the present invention forms a vertical pattern without a curved portion, thereby improving alignment accuracy.
본 발명의 다른 실시예로는 제3a도에 도시한 것처럼, 제2c도 공정에서 처럼 금속 1층이 증착된 후, 전면에 평탄화를 위한 평탄화 산화막이 입혀지면, 제4d도에 도시된 것처럼, 크롬이 없는 금속 2 콘택 마스크를 사용하여 이 지역을 오픈하여 준다. 따라서, 증착된 평탄화 산화막이 모두 제거되어 금속 1층(24)만이 증착된 상태로 된다.In another embodiment of the present invention, as shown in FIG. 3A, when a single layer of metal is deposited as in FIG. 2C, and then a planarization oxide film is coated on the entire surface, as shown in FIG. 4D, chromium This area is opened using a metal-free contact mask. Therefore, all of the deposited planarization oxide films are removed, and only the metal one layer 24 is deposited.
이후, 제4b도와 같이, 금속 2(26)가 증착되고, 감광막이 그 위에 도포된다. 형성된 금속 2(26)의 레티클은 제4e도에 도시된 것처럼, 키이지역의 전영역에 걸쳐 크롬이 있는 형태인데, 이는 키이 영역이 파티클 소오스로 되는 것을 방지하기 위한 것이다.Thereafter, as shown in FIG. 4B, metal 2 26 is deposited, and a photosensitive film is applied thereon. The reticle of metal 2 26 formed is in the form of chromium throughout the entire region of the key region, as shown in FIG. 4E, to prevent the key region from becoming a particle source.
본 발명의 제2실시예에서도 수직한 정렬 키이가 형성되어 금속 2정렬시 정렬 정확도가 향상된다.Also in the second embodiment of the present invention, a vertical alignment key is formed to improve the alignment accuracy during the metal 2 alignment.
[발명의 효과][Effects of the Invention]
이상에서 설명한 바와 같이, 본 발명의 정렬 키이 형성방법은 폴리키이를 이용하는 새로운 금속 1 정렬 키이 형성방법을 얻어 정렬 정확도의 향상과 정렬 페일을 방지하여 생산성을 높이고, 재작업을 감소시키며 안정한 소자를 얻는다. 아울러, 금속 2 마스크에도 사용할 수 있으므로 금속층에서의 정렬 문제를 해소할 수 있다.As described above, the alignment key forming method of the present invention obtains a new metal 1 alignment key forming method using poly keys, thereby improving the alignment accuracy and preventing the alignment failure, thereby increasing productivity, reducing rework, and obtaining a stable device. . Moreover, since it can also be used for a metal 2 mask, the alignment problem in a metal layer can be eliminated.
여기에서는 본 발명의 특정 실시예에 대하여 설명하고 도시하였지만 당업자에 의하여 이에 대한 수정과 변형을 할 수 있다. 따라서, 이하, 특허청구의 범위는 본 발명의 진정한 사상과 범위에 속하는 한 모든 수정과 변형을 포함하는 것으로 이해할 수 있다.Although specific embodiments of the present invention have been described and illustrated herein, modifications and variations can be made by those skilled in the art. Accordingly, the following claims are to be understood as including all modifications and variations as long as they fall within the true spirit and scope of the present invention.
Claims (3)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019960025021A KR0172735B1 (en) | 1996-06-28 | 1996-06-28 | Fabricating method for exposure aligned-key |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019960025021A KR0172735B1 (en) | 1996-06-28 | 1996-06-28 | Fabricating method for exposure aligned-key |
Publications (2)
Publication Number | Publication Date |
---|---|
KR980003891A KR980003891A (en) | 1998-03-30 |
KR0172735B1 true KR0172735B1 (en) | 1999-03-20 |
Family
ID=19464226
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019960025021A KR0172735B1 (en) | 1996-06-28 | 1996-06-28 | Fabricating method for exposure aligned-key |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR0172735B1 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100842499B1 (en) * | 2006-12-28 | 2008-07-01 | 동부일렉트로닉스 주식회사 | Method for fabricating semiconductor device |
-
1996
- 1996-06-28 KR KR1019960025021A patent/KR0172735B1/en not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR980003891A (en) | 1998-03-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4707218A (en) | Lithographic image size reduction | |
US4871630A (en) | Mask using lithographic image size reduction | |
KR100281213B1 (en) | Method for manufacturing semiconductor device | |
US9613820B1 (en) | Method of forming patterns | |
KR0172735B1 (en) | Fabricating method for exposure aligned-key | |
KR20040059404A (en) | Method for aligning key in semiconductor device | |
CA1260627A (en) | Lithographic image size reduction photomask | |
KR100330969B1 (en) | Method for incarnating fineness hole size using taper a thin film | |
KR20090118663A (en) | Method of forming pattern for semiconductor | |
KR100723466B1 (en) | Photomask for dual damascene process, method thereof and method of forming dual damascene interconnection using the photomask | |
KR100310942B1 (en) | Photolithography techniques for superconducting device | |
KR960014962B1 (en) | Manufacturing method of phase shift mask | |
KR950012541B1 (en) | Method of forming micro pattern of semiconductor device | |
KR0135053B1 (en) | Forming method of fine-pattern | |
KR100289664B1 (en) | Manufacturing Method of Exposure Mask | |
KR100310937B1 (en) | Photolithography Method for Superconducting Devices | |
KR100546142B1 (en) | Method for Manufacturing Contact Hole in Semiconductor Device_ | |
KR930006133B1 (en) | M.o.s. contact hole forming method | |
KR100524811B1 (en) | Method for forming fine pattern in semiconductor device | |
KR100370159B1 (en) | Method for Fabricating Semiconductor Device | |
JP2841417B2 (en) | Method of forming mask | |
JPH05129253A (en) | Production of semiconductor device | |
KR19980058461A (en) | Manufacturing method of semiconductor device | |
KR20010083476A (en) | Method of defining micropatterns | |
KR20000045334A (en) | Fabrication method of semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20090922 Year of fee payment: 12 |
|
LAPS | Lapse due to unpaid annual fee |