JPH05191676A - 画質調整回路 - Google Patents

画質調整回路

Info

Publication number
JPH05191676A
JPH05191676A JP4004171A JP417192A JPH05191676A JP H05191676 A JPH05191676 A JP H05191676A JP 4004171 A JP4004171 A JP 4004171A JP 417192 A JP417192 A JP 417192A JP H05191676 A JPH05191676 A JP H05191676A
Authority
JP
Japan
Prior art keywords
signal
component
adder
delay line
gain
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4004171A
Other languages
English (en)
Inventor
Setsuo Arai
節郎 荒井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP4004171A priority Critical patent/JPH05191676A/ja
Publication of JPH05191676A publication Critical patent/JPH05191676A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Picture Signal Circuits (AREA)
  • Television Signal Processing For Recording (AREA)

Abstract

(57)【要約】 【目的】無調整で直流分が0の2次微分信号を作成して
良好な画質調整を行う。 【構成】遅延線2からの原信号は利得制御回路51によっ
て制御電圧に基づく利得が付与されて加算器3に与えら
れる。遅延線2の入力端には入力映像信号と反射信号と
の加算信号が現れて加算器3に与えられる。加算器3は
利得制御回路51で増幅された原信号と加算信号とを加算
して2次微分信号を出力する。直流成分検出回路52は2
次微分信号の直流成分を検出して、直流成分に基づく制
御電圧を利得制御回路51に与えて原信号の利得を制御す
る。これにより、部品のばらつきがあっても、加算器3
からの2次微分信号の直流成分は0となり、正負の振幅
が同一となって、画質補正に良好な2次微分信号が得ら
れる。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、2次微分方式で画像の
輪郭補正を行う画質調整回路に関する。
【0002】
【従来の技術】従来、テレビジョン受像機等において
は、絵柄の輪郭を強調することにより、尖鋭度を向上さ
せるようにした画質調整回路が採用されている。この画
質調整回路は、映像信号の周波数特性調整し、映像信号
が急激に変化する部分にプリシュート及びオーバーシュ
ートを付加することによって、画像(映像)の輪郭を明
確にして鮮明な再生画像を得ている。プリシュート及び
オーバーシュートは、遅延線を用いて発生させた2次微
分波形を原信号に加算することにより得ている。
【0003】図4はこのような2次微分方式を採用した
従来の画質調整回路を示すブロック図である。また、
図5はその動作を説明するための波形図であり、図5
(a)乃至(e)は夫々図4a乃至e点の入力映像信
号、遅延線2の出力、遅延線2の入力端の加算信号、2
次微分信号及び画質調整された出力映像信号を示してい
る。
【0004】入力端子11を介して入力される入力映像信
号(図5(a))は2次微分波形生成回路10に入力され
る。2次微分波形生成回路10は整合抵抗R1 、遅延線
2、加算器3及び増幅器5によって構成される。入力映
像信号は2次微分波形生成回路10の抵抗R1 を介して遅
延線2に入力され、遅延線2は入力された信号を時間τ
だけ遅延させ、図5(b)に示す信号を加算器4及び増
幅器5に原信号として与える。原信号は増幅器5によっ
て反転されて加算器3に与えられる。
【0005】一方、遅延線2は不整合状態となってお
り、遅延線2に入力された信号は反射して2τ遅延し、
遅延線2の入力端に現れる。すなわち、原信号に対して
τ進んだ入力映像信号と原信号に対してτ遅れた反射信
号とは遅延線2の入力端において加算され、図5(c)
に示す加算信号が加算器3に与えられる。
【0006】加算器3は増幅器5によって反転された原
信号と加算信号とを加算して図5(d)に示す2次微分
信号を発生して増幅器6に出力する。増幅器6は加算器
3の2次微分信号を反転増幅(−G倍)して輪郭補正信
号を加算器4に出力する。加算器4は図5(b)に示す
原信号と輪郭補正信号とを加算して、図5(e)に示す
ように、エッジ部にプリシュート及びオーバーシュート
を付加した出力映像信号を出力端子12に出力する。
【0007】図6は2次微分波形生成回路10の具体的な
構成を示す回路図である。図6中のa乃至d点は夫々図
4のa乃至d点に対応している。
【0008】入力端子11を介して入力された映像信号は
整合抵抗R1 を介して遅延線2に与えられると共に、イ
ンピーダンス変換用のトランジスタQ2 のベースに与え
られる。遅延線2は入力映像信号を時間τ遅延させてエ
ミッタ接地型増幅器31を構成するトランジスタQ1 のベ
ースに与える。トランジスタQ1 のエミッタは抵抗R2
を介して基準電位点に接続され、コレクタは負荷抵抗R
3 を介して電源端子21に接続されており、トランジスタ
Q1 のエミッタからは遅延線2の出力が原信号として出
力端子22に出力される。
【0009】一方、遅延線2の出力端は高インピーダン
スであるので、不整合状態となって、遅延線2に入力さ
れた映像信号は反射する。反射信号は遅延線2を往復す
るので入力映像信号に対して2τ遅延される。この反射
信号と入力映像信号とが加算されてトランジスタQ2 の
ベースに供給される。トランジスタQ1 のコレクタは抵
抗R4 を介してトランジスタQ2 のエミッタにも接続さ
れており、負荷抵抗R3 の両端には、遅延線2からの原
信号(図5(b))が反転増幅された信号と、トランジ
スタQ2 及び抵抗R4 を介して出力される加算信号(図
5(c))とが加算された2次微分信号(図5(d))
が現れる。この2次微分信号はd点からバッファトラン
ジスタQ3 のベースに与えられる。トランジスタQ3 の
エミッタは抵抗R5 を介して基準電位点に接続され、コ
レクタは電源端子21に接続されており、2次微分信号は
バッファトランジスタQ3 のエミッタから出力端子23を
介して増幅器6に出力される。
【0010】出力端子23から出力される2次微分波形
は、原信号を(−R1 ・R2 ・R3 /(R2 +R3 ))
倍した信号と、加算信号を(R2 /(R2 +R3 ))倍
した信号とが加算されたものであり、これらの信号の振
幅が等しくなるように、抵抗R2 乃至R4 の定数は設定
されている。すなわち、抵抗R2 乃至R4 は下記(1)
式を満足する。
【0011】 (R3 ・R4 )/R2 ・(R3 +R4 )=R3 /(R3 +R4 )…(1) この(1)式から明らかなように、抵抗R2 ,R4 はR
2 =R4 の関係に設定するようになっている。
【0012】ところで、図7(a)に示すように、遅延
線2からの原信号を−R3 ・R4 /{R2 (R3 +R4
)}倍した信号の振幅をBとし、図7(b)に示すよ
うに、加算信号をR3 /(R3 +R4 )倍した信号の振
幅をCとする。ここで、部品のばらつきにより、例え
ば、振幅Cが振幅Bよりも大きくなるものとする。そう
すると、両者の合成である2次微分波形は、図7(c)
に示すように、正負の振幅が同一とならず、正側の振幅
が(C−B)だけ負側の振幅よりも大きくなる。このよ
うな2次微分信号を輪郭補正に用いると、画像のエッジ
部分のプリシュート量とオーバーシュート量とのバラン
スが不良となり、映像のコントラストが変化してしまう
という問題が生じる。特に、高精細な画像を再生する高
品位テレビジョン受像機においては、顕著な問題とな
る。このため、抵抗R4 として可変抵抗を用い、図7に
示す振幅差(C−B)が0となるように、信号レベルを
調整する必要があった。
【0013】
【発明が解決しようとする課題】このように、上述した
従来の画質調整回路においては、部品のばらつきにより
正負対称な2次微分波形が得らないことがあるので、信
号レベルを調整する必要があるという問題点があった。
【0014】本発明はかかる問題点に鑑みてなされたも
のであって、理想的な2次微分波形を無調整で得ること
ができる画質調整回路を提供することを目的とする。
【0015】
【課題を解決するための手段】本発明の請求項1に係る
画質調整回路は、入力された映像信号を所定期間遅延さ
せて原信号として出力する遅延手段と、前記遅延手段の
反射信号と前記入力映像信号とを加算して加算信号を出
力する第1の加算手段と、前記原信号又は加算信号のい
ずれか一方を制御電圧に基づいた利得で増幅する利得制
御手段と、この利得制御手段の出力と前記原信号又は加
算信号の他方とを加算して2次微分信号を出力する第2
の加算手段と、前記2次微分信号の直流成分に基づく制
御電圧を求めて前記利得制御手段に与えることにより前
記2次微分信号の直流成分を0にする検出手段とを具備
したものであり、本発明の請求項2に係る画質調整回路
は、前記検出手段が帰線消去期間に前記2次微分信号の
直流分を検出するものである。
【0016】
【作用】本発明において、第2の加算手段は、利得制御
手段の出力と原信号又は加算信号とを加算して2次微分
信号を作成する。検出手段は第2の加算手段からの2次
微分信号の直流成分を検出し、この直流成分に基づいて
利得制御手段の利得を調整する。これにより、2次微分
信号の直流成分は調整されて0となる。
【0017】
【実施例】以下、図面を参照して本発明の実施例につい
て説明する。図1は本発明に係る画質調整回路の一実施
例を示すブロック図である。図1において図4と同一物
には同一符号を付してある。
【0018】入力端子11を介して入力される入力映像信
号は2次微分波形生成回路50の整合抵抗R1 を介して遅
延線2及び加算器3に入力される。遅延線2は入力され
た映像信号を時間τだけ遅延させて加算器4及び利得制
御回路51に原信号として出力する。また、遅延線2は不
整合状態で設けられており、入力映像信号から時間2τ
だけ遅延した反射信号を入力端に反射させる。
【0019】利得制御回路51は制御端に入力される直流
の制御電圧に基づく利得で遅延線2からの原信号を増幅
して加算器3に出力する。加算器3には遅延線2の入力
端から原信号に±τだけ遅延した信号の加算信号が入力
されており、この加算信号と利得制御回路51の出力とを
加算して、2次微分信号を増幅器6及び直流成分検出回
路52に出力するようになっている。直流制限検出回路52
は2次微分信号の直流成分を検出し、この直流成分に基
づく直流電圧を利得制御回路51に与えることにより、2
次微分信号の直流成分を0にするようになっている。
【0020】増幅器6は加算器3からの2次微分信号を
反転増幅(−G倍)して輪郭補正信号を加算器4に出力
する。加算器4は原信号と輪郭補正信号とを加算して、
画質調整した映像信号を出力端子12に出力するようにな
っている。
【0021】図2は図1中の2次微分波形生成回路50の
具体的な構成を示す回路図である。図2において図6と
同一物には同一符号を付してある。
【0022】入力端子11には入力映像信号が入力され
る。入力端子11は整合抵抗R1 を介して遅延線2の入力
端及びインピーダンス変換用のトランジスタQ2 のベー
スに接続される。遅延線2の出力端は利得制御回路51を
構成するトランジスタQ1 のベースに接続される。トラ
ンジスタQ1 のエミッタは抵抗R2 を介して基準電位点
に接続されると共に端子22にも接続され、コレクタは差
動対を成すトランジスタQ4 ,Q5 の共通エミッタに接
続される。トランジスタQ4 ,Q5 のベースには夫々抵
抗R11,R12を介して電圧V1 のベースバイアスが供給
される。トランジスタQ5 のベースは抵抗R13を介して
直流成分検出回路52のオペアンプ56の出力端に接続さ
れ、コレクタは電源端子21に接続される。トランジスタ
Q4 のコレクタ(d点)は抵抗R4 及びトランジスタQ
2 のエミッタ・コレクタ路を介して基準電位点に接続さ
れると共に、抵抗R3 を介して電源端子21に接続され、
更に、バッファトランジスタQ3 のベースにも接続され
る。
【0023】バッファトランジスタQ3 のコレクタは電
源端子21に接続され、エミッタは抵抗R5を介して基準
電位点に接続されると共に端子23にも接続され、更に、
直流成分検出回路52を構成するサンプルホールド回路5
4,55にも接続される。
【0024】直流成分検出回路52はサンプルホールド回
路54,55、オペアンプ56及びタイミングパルス発生回路
57によって構成されている。タイミングパルス発生回路
57は、端子53を介して同期信号が入力されており、映像
信号の帰線消去期間の同期信号期間及びペデスタル期間
にタイミングパルスを発生してサンプルホールド回路5
4,55に順次出力する。サンプルホールド回路54,55
は、夫々、同期信号期間又はペデスタル期間のタイミン
グパルスのタイミングでトランジスタQ3 のエミッタ電
圧を保持してオペアンプ56の反転入力端及び非反転入力
端に供給する。オペアンプ56は2入力の差電圧を増幅
し、抵抗R13を介して利得制御回路51のトランジスタQ
5 のベースに制御電圧として出力するようになってい
る。
【0025】次に、このように構成された実施例の動作
について図3の波形図を参照して説明する。図3(a)
乃至(d)は夫々入力映像信号の同期信号期間sを含む
帰線消去期間における図2a乃至d点の信号波形を示
し、図3(f),(g)はタイミングパルス発生回路57
からのタイミングパルスを示している。
【0026】入力端子11を介して入力された映像信号
(図3(a))は整合抵抗R1 を介して遅延線2に供給
される。遅延線2は不整合状態で接続されており、遅延
線2の出力端からは時間τだけ遅延された映像信号(図
3(b))が出力され、入力端からは時間2τだけ遅延
された反射信号が出力される。遅延線2の入力端におい
て、入力映像信号と反射信号とが加算され、図3(c)
に示す加算信号がインピーダンス変換用のトランジスタ
Q2 のベースに供給される。遅延線2を通過した映像信
号は、利得制御回路51を構成するトランジスタQ1 のベ
ースに原信号として供給される。原信号はトランジスタ
Q1 のエミッタから端子22に出力されて、図1の加算器
4に与えられる。
【0027】利得制御回路51を構成するトランジスタQ
4 ,Q5 のベースには夫々抵抗R11,R12を介してバイ
アス電圧V1 が供給されており、原信号はトランジスタ
Q1,Q4 ,Q5 及び抵抗R2 から成る差動増幅器によ
って反転増幅される。一方、トランジスタQ2 のベース
に与えられた加算信号は抵抗R4 を介してトランジスタ
Q4 のコレクタ(d点)に供給され、d点には図3
(d)に示すように、利得制御回路51で反転増幅された
原信号と加算信号とが加算された2次微分信号が現れ
る。
【0028】この2次微分信号はトランジスタQ3 のエ
ミッタから端子23に出力されて、図1の増幅器6に与え
られる。本実施例においては、2次微分信号は直流成分
検出回路52のサンプルホールド回路54,55にも供給され
る。タイミングパルス発生回路57は、図3(f),
(g)に示すように、同期信号期間s内の所定の期間t
1及びペデスタル期間内の所定の期間t2 にタイミング
パルスを発生して、夫々サンプルホールド回路54,55に
与えている。これらのタイミングパルスのタイミングで
サンプルホールド回路54,55は入力された信号をサンプ
リングしてホールドし、オペアンプ56に出力する。こう
して、オペアンプ56の反転入力端及び非反転入力端には
同期信号期間及びペデスタル期間の2次微分信号の電圧
が与えられることになる。オペアンプ56は2入力の差電
圧を増幅し、制御電圧として利得制御回路51を構成する
トランジスタQ5 のベースに与える。
【0029】いま、d点で加算される原信号及び加算信
号の利得を夫々Gb,Gcとすると、利得Gb,Gcは
下記(2),(3)式にて示すことができる。
【0030】 Gb=−p・R3 ・R4 /R2 (R3 +R4 ) …(2) Gc=R3 /(R3 +R4 ) …(3) なお、(2)式の負の符号は極性反転したことを示して
いる。また、pはトランジスタQ1 の駆動電流が負荷抵
抗R3 を流れる電流に占める割合を示しており、直流成
分検出回路52からの制御電圧によって0≦p≦1の範囲
で変化する。
【0031】2次微分信号の正負の振幅を同一にするた
めには、利得Gb,Gcを等しくする必要があり、下記
(4)式を満足させる必要がある。
【0032】 p・R3 ・R4 /R2 (R3 +R4 )=R3 /(R3 +R4 ) …(4) 抵抗R4 ,R2 は、この(4)式を満足させるように、
例えば、p=0.5のときの条件R4 =R2 /2に設定
する。本実施例においては、抵抗R2 乃至R4 がばらつ
いて利得Gb,Gcが変化した場合でも、pが制御され
て利得Gb,Gcの関係は調整される。
【0033】例えば、抵抗R2 乃至R4 のばらつきによ
って利得Gbが利得Gcよりも小さくなり、点dにおい
て加算される原信号の振幅が図3(b)の破線に示すよ
うにBとなって、加算信号の振幅C(図3(c))より
も小さくなるものとする。そうすると、端子23に出力さ
れる2次微分信号は、図3(d)の破線にて示すよう
に、正方向のレベルが(C−B)だけ負方向のレベルよ
りも大きくなる。従って、サンプルホールド回路55に
は、利得Gb,Gcの変化に拘らず一定のペデスタルレ
ベルの電圧が保持されるが、サンプルホールド回路54に
はペデスタルレベルよりも高い電圧が保持される。この
ため、オペアンプ56の出力は低下して、トランジスタQ
4 の電流が増加する。つまり、利得Gbは大きくなる。
【0034】逆に、利得Gbが利得Gcよりも大きくな
った場合には、サンプルホールド回路54の出力はペデス
タルレベルよりも低下して、オペアンプ56の出力は増大
する。これにより、利得Gbが小さくなる。こうして、
常に、上記(4)式が成立して、2次微分信号の直流成
分(C−B)は0となる。
【0035】増幅器6はこの2次微分信号を増幅して輪
郭補正信号を加算器4に与え、加算器4は原信号と輪郭
補正信号とを加算して画質調整した映像信号を出力端子
12に出力する。
【0036】このように、本実施例においては、サンプ
ルホールド回路54,55によって帰線消去期間の同期信号
期間及びペデスタル期間の2次微分信号を検出して比較
し、比較結果に基づいて原信号の利得を制御しているの
で、常に、原信号と加算信号との利得を一致させて直流
成分が0で正負の振幅が同一の2次微分信号を得ること
ができる。
【0037】なお、本発明は上記実施例に限定されるも
のではなく、例えば、利得制御回路及び直流成分検出回
路は図2に示す構成に限らない。
【0038】
【発明の効果】以上説明したように本発明によれば、正
負の振幅が同一である理想的な2次微分波形を無調整で
得ることができるという効果を有する。
【図面の簡単な説明】
【図1】本発明に係る画質調整回路の一実施例を示すブ
ロック図。
【図2】図1中の2次微分波形生成回路の具体的な構成
を示す回路図。
【図3】実施例の動作を説明するための波形図。
【図4】従来の画質調整回路を示すブロック図。
【図5】従来例の動作を説明するための波形図。
【図6】図4中の2次微分波形生成回路の具体的な構成
を示す回路図。
【図7】従来例の問題点を説明するための波形図。
【符号の説明】
2…遅延線、3,4…加算器、51…利得制御回路、52…
直流成分検出回路、R1 …整合抵抗

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】 入力された映像信号を所定期間遅延させ
    て原信号として出力する遅延手段と、 前記遅延手段の反射信号と前記入力映像信号とを加算し
    て加算信号を出力する第1の加算手段と、 前記原信号又は加算信号のいずれか一方を制御電圧に基
    づいた利得で増幅する利得制御手段と、 この利得制御手段の出力と前記原信号又は加算信号の他
    方とを加算して2次微分信号を出力する第2の加算手段
    と、 前記2次微分信号の直流成分に基づく制御電圧を求めて
    前記利得制御手段に与えることにより前記2次微分信号
    の直流成分を0にする検出手段とを具備したことを特徴
    とする画質調整回路。
  2. 【請求項2】 前記検出手段は、帰線消去期間に前記2
    次微分信号の直流分を検出することを特徴とする請求項
    1に記載の画質調整回路。
JP4004171A 1992-01-13 1992-01-13 画質調整回路 Pending JPH05191676A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4004171A JPH05191676A (ja) 1992-01-13 1992-01-13 画質調整回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4004171A JPH05191676A (ja) 1992-01-13 1992-01-13 画質調整回路

Publications (1)

Publication Number Publication Date
JPH05191676A true JPH05191676A (ja) 1993-07-30

Family

ID=11577291

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4004171A Pending JPH05191676A (ja) 1992-01-13 1992-01-13 画質調整回路

Country Status (1)

Country Link
JP (1) JPH05191676A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010273463A (ja) * 2009-05-22 2010-12-02 Panasonic Corp マトリクスコンバータ装置およびインバータ装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010273463A (ja) * 2009-05-22 2010-12-02 Panasonic Corp マトリクスコンバータ装置およびインバータ装置

Similar Documents

Publication Publication Date Title
JPH0239720A (ja) 可変遅延回路
US4839725A (en) Contour compensating circuit
US5760549A (en) Parabolic-wave shaping circuit for focus-correction
US4780623A (en) Contour compensating circuit
CA1126861A (en) Sync separator with a lock-ahead clamp
JPH05191676A (ja) 画質調整回路
US5285122A (en) Variable delay device
JP3322890B2 (ja) ガンマオフセット調整回路
JP2805762B2 (ja) 同期信号分離装置
JPS628990B2 (ja)
JPH0522633A (ja) 画質調整回路
JPH03124170A (ja) 画質調整回路
JPH0454427B2 (ja)
JPS6326948B2 (ja)
JP2513495Y2 (ja) 映像信号用クランプ回路
JP2758009B2 (ja) ピークリミット回路
JPH06253179A (ja) 輪郭補正回路
JPS59115679A (ja) ゴ−スト除去装置
JP2632428B2 (ja) ライン相関ノイズキャンセル回路
JPH06245104A (ja) 画質補正回路
JPS6138676B2 (ja)
JPS62245825A (ja) イコライザ−
JPH0923356A (ja) 輪郭補正回路
JPH05252531A (ja) 輪郭強調回路
JPS6258188B2 (ja)