JPS6258188B2 - - Google Patents
Info
- Publication number
- JPS6258188B2 JPS6258188B2 JP54077332A JP7733279A JPS6258188B2 JP S6258188 B2 JPS6258188 B2 JP S6258188B2 JP 54077332 A JP54077332 A JP 54077332A JP 7733279 A JP7733279 A JP 7733279A JP S6258188 B2 JPS6258188 B2 JP S6258188B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- transistors
- image quality
- signal
- collector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000003908 quality control method Methods 0.000 claims description 17
- 230000003111 delayed effect Effects 0.000 claims description 7
- 238000001514 detection method Methods 0.000 claims description 7
- 239000002131 composite material Substances 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 4
- 239000003990 capacitor Substances 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000003786 synthesis reaction Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N9/00—Details of colour television systems
- H04N9/64—Circuits for processing colour signals
- H04N9/648—Video amplifiers
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Picture Signal Circuits (AREA)
Description
【発明の詳細な説明】
本発明は、テレビジヨン受像機における集積回
路化された画質制御回路に関するもので、従来の
ものより、画質を向上させ、かつバラツキを少な
くした回路を提供するものである。
路化された画質制御回路に関するもので、従来の
ものより、画質を向上させ、かつバラツキを少な
くした回路を提供するものである。
まず従来の画質・コントラスト制御回路の例を
第１、第２図に示して説明する。
第１、第２図に示して説明する。
まず、入力端子１に第２図Ａのような入力映像
信号が加えられる。この信号はコンデンサ２を介
してトランジスタ３のベースに加えられる。該ベ
ースには抵抗４を通して適当な直流バイアスが印
加される。そのエミツタ出力はトランジスタ５の
ベースに加えられる。トランジスタ５のエミツタ
とアース間には、抵抗６とダイオード７の直列回
路と、ピーキング用のコンデンサ８とが接続され
ている。また、トランジスタ５のエミツタ出力信
号はトランジスタ９のベースに加えられる。トラ
ンジスタ９のエミツタは抵抗１０で接地されてい
る。このトランジスタ５と９のコレクタはトラン
ジスタ１１〜１４で構成されるダブルバランス形
差動アンプのそれぞれのエミツタに加えられる。
その出力はトランジスタ１５〜１８で構成される
ダブルバランス形差動アンプの片側のエミツタに
供給される。この差動アンプのもう一方のエミツ
タにはトランジスタ１９で適当な直流電流が供給
されている。この差動アンプのコレクタは負荷抵
抗２１，２２に接続され出力端子２３から第２図
Ｂのような出力信号が出力される。制御端子２
４，２５には、画質制御電圧が加えられ、制御端
２６，２７にはコントラスト制御電圧が加えられ
る。
信号が加えられる。この信号はコンデンサ２を介
してトランジスタ３のベースに加えられる。該ベ
ースには抵抗４を通して適当な直流バイアスが印
加される。そのエミツタ出力はトランジスタ５の
ベースに加えられる。トランジスタ５のエミツタ
とアース間には、抵抗６とダイオード７の直列回
路と、ピーキング用のコンデンサ８とが接続され
ている。また、トランジスタ５のエミツタ出力信
号はトランジスタ９のベースに加えられる。トラ
ンジスタ９のエミツタは抵抗１０で接地されてい
る。このトランジスタ５と９のコレクタはトラン
ジスタ１１〜１４で構成されるダブルバランス形
差動アンプのそれぞれのエミツタに加えられる。
その出力はトランジスタ１５〜１８で構成される
ダブルバランス形差動アンプの片側のエミツタに
供給される。この差動アンプのもう一方のエミツ
タにはトランジスタ１９で適当な直流電流が供給
されている。この差動アンプのコレクタは負荷抵
抗２１，２２に接続され出力端子２３から第２図
Ｂのような出力信号が出力される。制御端子２
４，２５には、画質制御電圧が加えられ、制御端
２６，２７にはコントラスト制御電圧が加えられ
る。
今、画質制御端子２４，２５に端子２５側の方
が高い制御電圧が加えられれば、トランジスタ１
２，１３の方がトランジスタ１１，１４よりも余
計に導通し、その出力としては、ピーキングされ
た高域成分の多い信号を出力することになる。逆
に端子２５より端子２４が低い電圧となると、ト
ランジスタ１１，１４の方が余計に導通し、その
出力としては入力信号Ａをそのまま出力すること
になる。かくして、画質が制御されることにな
る。
が高い制御電圧が加えられれば、トランジスタ１
２，１３の方がトランジスタ１１，１４よりも余
計に導通し、その出力としては、ピーキングされ
た高域成分の多い信号を出力することになる。逆
に端子２５より端子２４が低い電圧となると、ト
ランジスタ１１，１４の方が余計に導通し、その
出力としては入力信号Ａをそのまま出力すること
になる。かくして、画質が制御されることにな
る。
このようにして画質が制御された映像信号が、
コントラスト制御用の差動アンプトランジスタ１
５，１６のエミツタに加えられ、今、コントラス
制御端子２６が２７より高い電圧であれば、トラ
ンジスタ１６，１７の方が余計に導通して信号の
負荷抵抗としては抵抗２１，２２の直列抵抗に近
いものとなる。逆に端子２６が２７より低い電圧
であれば、トランジスタ１５，１８の方が余計に
導通し、信号の負荷抵抗は抵抗２１に近いものと
なり出力信号は小さくなる。かくして、コントラ
ストの制御がなされる。
コントラスト制御用の差動アンプトランジスタ１
５，１６のエミツタに加えられ、今、コントラス
制御端子２６が２７より高い電圧であれば、トラ
ンジスタ１６，１７の方が余計に導通して信号の
負荷抵抗としては抵抗２１，２２の直列抵抗に近
いものとなる。逆に端子２６が２７より低い電圧
であれば、トランジスタ１５，１８の方が余計に
導通し、信号の負荷抵抗は抵抗２１に近いものと
なり出力信号は小さくなる。かくして、コントラ
ストの制御がなされる。
以上がこの回路の動作であるが、この回路での
画質制御作動では画質をシヤープにしたい時の出
力信号は、第２図Ｂに示すようにオーバーシユー
トだけが現われる。このため、あらかじめ入力信
号にプリシユートをつけた信号が必要となる。と
ころがそのようにした場合にはソフトの時にプリ
シユートを落とすことができないため不自然であ
る。また、コンデンサ等でピーキングを行うと、
どうしても時定数をもつため、オーバシユートが
なだらかになり、見苦しい画像となつている。さ
らに、この回路では抵抗６と１０とは同じ抵抗値
であるが、集積回路ではそれらの抵抗のバラツキ
を零にすることが困難であるため、このバラツキ
が発生すると、トランジスタ５，９の電流値のバ
ランスを乱し、画質が調整された時に出力信号の
直流レベルが変動することになり、設計が困難で
ある。このことはコントラスト制御回路でも同じ
である。
画質制御作動では画質をシヤープにしたい時の出
力信号は、第２図Ｂに示すようにオーバーシユー
トだけが現われる。このため、あらかじめ入力信
号にプリシユートをつけた信号が必要となる。と
ころがそのようにした場合にはソフトの時にプリ
シユートを落とすことができないため不自然であ
る。また、コンデンサ等でピーキングを行うと、
どうしても時定数をもつため、オーバシユートが
なだらかになり、見苦しい画像となつている。さ
らに、この回路では抵抗６と１０とは同じ抵抗値
であるが、集積回路ではそれらの抵抗のバラツキ
を零にすることが困難であるため、このバラツキ
が発生すると、トランジスタ５，９の電流値のバ
ランスを乱し、画質が調整された時に出力信号の
直流レベルが変動することになり、設計が困難で
ある。このことはコントラスト制御回路でも同じ
である。
そこで、本発明は以上のような欠点を解決した
画質制御回路を提供することを目的とするもので
ある。
画質制御回路を提供することを目的とするもので
ある。
以下、本発明につき、その一実施例を示す第
３，４図を参照して説明する。なお第３図中で従
来と図と同様の部分には同一符号を付している。
３，４図を参照して説明する。なお第３図中で従
来と図と同様の部分には同一符号を付している。
本回路においては、入力端子１に加えられた第
４図Ａのような入力映像信号を△ｔの遅延時間を
もつ遅延素子２８，２９の２個でＢ，Ｃのように
遅延し、抵抗３０，３１で合成して第４図Ｄのよ
うに取り出す。このＢ，Ｃは入力信号が遅延素子
２８，２９で遅されたもの、Ｄは遅延されていな
い入力信号Ａと２つの遅延素子２８，２９で遅延
された信号Ｃとがそれぞれ1/2づつ抵抗３０，３
１で合成されたものである。これら２つの信号
Ｂ，Ｄはそれぞれエミツターホロワ接続されたト
ランジスタ３２，３３のベースに加えられる。こ
の２トランジスタ３２，３３のベースには抵抗３
５，３６を介して適当な直流バイアスが印加され
ている。この２つの信号Ｂ，Ｄはトランジスタ３
６〜３８と抵抗３９〜４１で構成された差分検出
回路に供給され、両信号Ｂ，Ｄの差が検出され
て、トランジスタ３７のコレクタにはＥのような
信号がトランジスタ３６のコレクタにはE′のよ
うな信号が、それぞれ出力される。一方、遅延素
子２８で１回遅延された信号Ｂがトランジスタ４
２，４３のベースにも加えられている。このトラ
ンジスタ４２，４３のベースは共通接続されてお
り、両トランジスタ４２，４３のエミツタにも共
通に接続されて抵抗４４で接地されている。そし
て、トランジスタ４２のコレクタには、前述の差
分検出回路のトランジスタ３７のコレクタが接続
されており、ここで両信号（Ｂの極性反転した
もの）とＥとが合成されて、Ｆのようにプリシユ
ートとオーバーシユートとが付された信号となつ
て画質制御用ダブルバランス形差動アンプのトラ
ンジスタ１５，１６のエミツタに供給されてい
る。また、トランジスタ４３のコレクタには、差
分検出回路の直流電流分を補正するトランジスタ
４５のコレクタが接続されており、画質制御回路
の差動アンプのトランジスタ１３，１４のエミツ
タに接続されている。さらに、コントラスト制御
回路用の直流を供給しているトランジスタ４６の
コレクタも差分検出回路の直流分を補正するトラ
ンジスタ４７のコレクターと共通に接続されてい
る。さらに、前記トランジスタ４５と４７のベー
スは共通に接続され、エミツタも共通にされて抵
抗４８で接地されている。
４図Ａのような入力映像信号を△ｔの遅延時間を
もつ遅延素子２８，２９の２個でＢ，Ｃのように
遅延し、抵抗３０，３１で合成して第４図Ｄのよ
うに取り出す。このＢ，Ｃは入力信号が遅延素子
２８，２９で遅されたもの、Ｄは遅延されていな
い入力信号Ａと２つの遅延素子２８，２９で遅延
された信号Ｃとがそれぞれ1/2づつ抵抗３０，３
１で合成されたものである。これら２つの信号
Ｂ，Ｄはそれぞれエミツターホロワ接続されたト
ランジスタ３２，３３のベースに加えられる。こ
の２トランジスタ３２，３３のベースには抵抗３
５，３６を介して適当な直流バイアスが印加され
ている。この２つの信号Ｂ，Ｄはトランジスタ３
６〜３８と抵抗３９〜４１で構成された差分検出
回路に供給され、両信号Ｂ，Ｄの差が検出され
て、トランジスタ３７のコレクタにはＥのような
信号がトランジスタ３６のコレクタにはE′のよ
うな信号が、それぞれ出力される。一方、遅延素
子２８で１回遅延された信号Ｂがトランジスタ４
２，４３のベースにも加えられている。このトラ
ンジスタ４２，４３のベースは共通接続されてお
り、両トランジスタ４２，４３のエミツタにも共
通に接続されて抵抗４４で接地されている。そし
て、トランジスタ４２のコレクタには、前述の差
分検出回路のトランジスタ３７のコレクタが接続
されており、ここで両信号（Ｂの極性反転した
もの）とＥとが合成されて、Ｆのようにプリシユ
ートとオーバーシユートとが付された信号となつ
て画質制御用ダブルバランス形差動アンプのトラ
ンジスタ１５，１６のエミツタに供給されてい
る。また、トランジスタ４３のコレクタには、差
分検出回路の直流電流分を補正するトランジスタ
４５のコレクタが接続されており、画質制御回路
の差動アンプのトランジスタ１３，１４のエミツ
タに接続されている。さらに、コントラスト制御
回路用の直流を供給しているトランジスタ４６の
コレクタも差分検出回路の直流分を補正するトラ
ンジスタ４７のコレクターと共通に接続されてい
る。さらに、前記トランジスタ４５と４７のベー
スは共通に接続され、エミツタも共通にされて抵
抗４８で接地されている。
そして、画質制御端子２４と２５に加えられる
制御電圧に応じてトランジスタ１１〜１４の導通
量が制御され、トランジスタ３７，４２からの信
号Ｅとトランジスタ４３からの信号とが任意の
比率で混合されて取り出され、出力端子２３への
出力信号としては、第４図Ｇに示す様に、遅延素
子２８，２９の遅延時間△ｔのパルス軸を持つた
プリシユートとオーバーシユートとが均一に付さ
れた映像信号が出力される。
制御電圧に応じてトランジスタ１１〜１４の導通
量が制御され、トランジスタ３７，４２からの信
号Ｅとトランジスタ４３からの信号とが任意の
比率で混合されて取り出され、出力端子２３への
出力信号としては、第４図Ｇに示す様に、遅延素
子２８，２９の遅延時間△ｔのパルス軸を持つた
プリシユートとオーバーシユートとが均一に付さ
れた映像信号が出力される。
そして、本回路方式においてはトランジスタ４
２，４３が共通ベースかつ共通エミツタにして使
われているために両トランジスタ４２，４３に流
れる電流が必ず同一になり、従来のように画質を
制御した時に出力信号の直流レベルが変化すると
いうことが無くなる。
２，４３が共通ベースかつ共通エミツタにして使
われているために両トランジスタ４２，４３に流
れる電流が必ず同一になり、従来のように画質を
制御した時に出力信号の直流レベルが変化すると
いうことが無くなる。
また、差分検出回路の直流分を補正するための
トランジスタ４５，４７も共通ベースかつ共通エ
ミツタ接続としているため、この部分の電流のば
らつきもなく、ここで流している電流分だけ、ト
ランジスタ４６を流れる電流が従来より少なくな
り、コントラストを制御した時の出力信号の直流
レベルの変動が従来より少なくなり、安定した映
像出力信号が得られる。
トランジスタ４５，４７も共通ベースかつ共通エ
ミツタ接続としているため、この部分の電流のば
らつきもなく、ここで流している電流分だけ、ト
ランジスタ４６を流れる電流が従来より少なくな
り、コントラストを制御した時の出力信号の直流
レベルの変動が従来より少なくなり、安定した映
像出力信号が得られる。
なお、差分検出回路のトランジスタ３６のコレ
クタを第３図中の点線の様にトランジスタ４３の
コレクタに接続し、２E′のような差分検出信号
を入力信号と合成してF′とし、トランジスタ
４５を除き、抵抗４８の値を２倍のものにする
と、逆極性でオーバーシユートとプリシユートと
がかかることになるため、G′のように入力信号
Ａより軟質な画質に調整することもできることに
なり、画質制御の幅を広げることができる。
クタを第３図中の点線の様にトランジスタ４３の
コレクタに接続し、２E′のような差分検出信号
を入力信号と合成してF′とし、トランジスタ
４５を除き、抵抗４８の値を２倍のものにする
と、逆極性でオーバーシユートとプリシユートと
がかかることになるため、G′のように入力信号
Ａより軟質な画質に調整することもできることに
なり、画質制御の幅を広げることができる。
以上のように、本発明によれば、テレビジヨン
受像機で重要な画質の制御においてプリシユート
とオーバーシユートを均一に付加することがで
き、良好な画質を得ることができる。また、この
ための入力信号としても映像信号をそのまま供給
してよいので、画質を軟質にした時にプリシユー
トだけが残るということがなくなる。さらに、こ
の様な回路構成にすることで、画質を変化させる
ように調整した時に直流レベルが変化することが
少なくなり、品質が安定するものである。
受像機で重要な画質の制御においてプリシユート
とオーバーシユートを均一に付加することがで
き、良好な画質を得ることができる。また、この
ための入力信号としても映像信号をそのまま供給
してよいので、画質を軟質にした時にプリシユー
トだけが残るということがなくなる。さらに、こ
の様な回路構成にすることで、画質を変化させる
ように調整した時に直流レベルが変化することが
少なくなり、品質が安定するものである。
第１図は従来の画質制御装置の回路図、第２図
は第１図の回路各部の波形図、第３図は本発明の
一実施例における画質制御装置の回路図、第４図
は第３図の回路各部の波形図である。 １……入力端子、１１，１２，１３，１４……
画質制御用の差動アンプを構成するトランジス
タ、２３……出力端子、２８，２９……遅延素
子、３０，３１……合成抵抗、３２，３３，３
６，３７……差分検出回路を構成するトランジス
タ、４２，４３……合成用のトランジスタ。
は第１図の回路各部の波形図、第３図は本発明の
一実施例における画質制御装置の回路図、第４図
は第３図の回路各部の波形図である。 １……入力端子、１１，１２，１３，１４……
画質制御用の差動アンプを構成するトランジス
タ、２３……出力端子、２８，２９……遅延素
子、３０，３１……合成抵抗、３２，３３，３
６，３７……差分検出回路を構成するトランジス
タ、４２，４３……合成用のトランジスタ。
Claims (1)
- １ 入力映像信号を第１、第２の遅延素子で遅延
させ、第１、第２の遅延素子で遅延させた信号と
遅延させていない入力信号とを合成し、この合成
信号と、上記第１の遅延素子で遅延させた信号
を、共通エミツタを第１の電流源トランジスタを
介して接地した第１の差動アンプの各ベースに加
え、一方のトランジスタのコレクタより差分検出
信号を得、共通ベースかつ共通エミツタ接続した
第１、第２のトランジスタの一方のコレクタに上
記差分検出信号を加え、この第１、第２のトラン
ジスタのそれぞれのベースに上記第１の遅延素子
で遅延させた信号を加え、上記第１、第２のトラ
ンジスタのコレクタを画質制御用のダブルバラン
ス形差動アンプのそれぞれのトランジスタ対の共
通エミツタに接続し、この画質制御用ダブルバラ
ンス形差動アンプのコレクタを共通に接続してコ
ントラスト制御用ダブルバランス形差動アンプの
一方のトランジスタ対の共通エミツタに接続し、
他方のトランジスタ対の共通エミツタには第２の
電流源トランジスタを接続するとともに、ベース
を共通接続し、共通接続したエミツタを抵抗を介
して接地した第３、第４のトランジスタの一方の
コレクタを接続し、他方のコレクタを上記第１、
第２のトランジスタの他方のコレクタに接続し、
かつ第３、第４のトランジスタの共通ベースを第
１の電流源のトランジスタのベースに接続し、上
記画質制御用ダブルバランス形差動アンプの各ト
ランジスタのベースに加える制御電圧を可変と
し、この差動アンプのコレクタから画質制御され
た出力信号を取出すようにしたことを特徴とする
画質制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7733279A JPS561677A (en) | 1979-06-19 | 1979-06-19 | Picture quality controller |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7733279A JPS561677A (en) | 1979-06-19 | 1979-06-19 | Picture quality controller |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS561677A JPS561677A (en) | 1981-01-09 |
| JPS6258188B2 true JPS6258188B2 (ja) | 1987-12-04 |
Family
ID=13630963
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7733279A Granted JPS561677A (en) | 1979-06-19 | 1979-06-19 | Picture quality controller |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS561677A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6450083U (ja) * | 1987-09-24 | 1989-03-28 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01160261A (ja) * | 1987-12-17 | 1989-06-23 | Victor Co Of Japan Ltd | 輪郭信号発生回路 |
-
1979
- 1979-06-19 JP JP7733279A patent/JPS561677A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6450083U (ja) * | 1987-09-24 | 1989-03-28 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS561677A (en) | 1981-01-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6318894B2 (ja) | ||
| US4399460A (en) | Video signal peaking control system with provision for automatic and manual control | |
| JPH0432588B2 (ja) | ||
| US4638265A (en) | Balanced variable reactance circuit and method of producing the same | |
| US4839725A (en) | Contour compensating circuit | |
| US4823093A (en) | Dynamically biased voltage controlled element | |
| JPS6258188B2 (ja) | ||
| US3458652A (en) | Gamma correction circuit | |
| US4275417A (en) | Aperture correction signal processing circuit | |
| US4388648A (en) | Frequency selective DC coupled video signal control system insensitive to video signal DC components | |
| US4388647A (en) | Predictably biased DC coupled video signal peaking control system | |
| NZ205952A (en) | Automatic black level control | |
| JPH0573319B2 (ja) | ||
| US5134482A (en) | Adjustable video sharpness circuit | |
| JPH0253991B2 (ja) | ||
| US5815011A (en) | Circuit for adjusting the coring threshold of a signal | |
| US4318051A (en) | Symmetrically gain controlled differential amplifier | |
| JPS6258189B2 (ja) | ||
| US4635118A (en) | Interface circuit for video signal peaking control | |
| JPH0454427B2 (ja) | ||
| JP2880717B2 (ja) | 利得制御回路 | |
| JPS6158048B2 (ja) | ||
| JP2758009B2 (ja) | ピークリミット回路 | |
| JPH0518307B2 (ja) | ||
| JP2752019B2 (ja) | 液晶表示装置用ガンマ補正回路 |