JPH05191290A

JPH05191290A - Ｄ／ａ変換器

Info

Publication number: JPH05191290A
Application number: JP4153182A
Authority: JP
Inventors: Yasuyuki Nakamura; 泰之中村; Toshio Kumamoto; 敏夫熊本
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 1991-10-07
Filing date: 1992-06-12
Publication date: 1993-07-30
Also published as: US5327134A

Abstract

(57)【要約】【目的】単位電流源をマトリックス状に配列して構成
したＤ／Ａ変換器において、入力ディジタルコードに対
するアナログ電流出力の直線性を向上させる。【構成】マトリックスを構成する各電流源セルの配列
は、各行に沿って、アナロググランド線１０１〜１０５
によって接続される。アナロググランド線３０１はアナ
ロググランド線１０２，１０４の左側を、アナロググラ
ンド線３０２はアナロググランド線１０１，１０３，１
０５の右側を、それぞれパッド４１，４２に接続し、接
地する。【効果】各行において電流分布の大小関係は反対とな
り、電流分布の影響は相殺される。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はＤ／Ａ変換器に関し、特
に行列状に配列されたセル配列を備える電流セルマトリ
ックス形Ｄ／Ａ変換器に関する。

【０００２】

【従来の技術】図２９は従来の電流セルマトリックス形
Ｄ／Ａ変換器の一部を構成する、電流源セルの行列状の
配置を示す概略図である。以下、行列状の配置におい
て、行、即ち左右の並びについては、上から下へと順に
１，２，３…と番号を付す。また、列、即ち上下の並び
については、左から右へと順にＡ，Ｂ，Ｃ，…とアルフ
ァベットを付す。図中でこれらは○で囲んで表示され
る。また行列の中の一つの要素を指定するときには、こ
れらの行を示す数字と、列を示すアルファベットとを組
み合わせて表記する。例えば、左上の隅に位置するセル
は“１Ａ”と表記される。あるいはセル中にそのように
記載する場合もある。

【０００３】５行５列に配置された電流源セル１Ａ，１
Ｂ，…，５Ｄ，５Ｅはそれぞれが単位電流源２０と切り
換えスイッチ２１とを備えている。図２９においては、
簡単のため、電流源セル１Ａにのみ参照符号を記した。

【０００４】単位電流源２０の一方は、行方向に伸びる
アナログ電源線（アナロググランド線）１０１〜１０５
によって行方向に接続され、更に列方向に伸びるアナロ
ググランド線３００によって接地される。単位電流源２
０の他方は切り換えスイッチ２１及び引き出し線２０１
ａ〜２０５ａ，２０１ｂ〜２０５ｂのそれぞれを介し
て、第１及び第２出力端子３１，３２に接続される。第
１及び第２出力端子３１，３２は、互いに相補的に出力
電流を外部に供給する。

【０００５】この構成によるＤ／Ａ変換器は、電流源セ
ル１Ａ，１Ｂ，…，５Ｄ，５Ｅが入力ディジタルコード
に応じてその内部の切り換えスイッチ２１を作動させ、
単位電流源２０を第１及び第２出力端子３１，３２のい
ずれかに接続する。これによって、第１出力端子３１に
は入力ディジタルコードに応じた大きさの電流が流れ
る、Ｄ／Ａ変換が行われることになる。

【０００６】図３０は図２９を簡略化した図であり、ア
ナロググランド線３００，１０１〜１０５及び引き出し
線２０１ａ〜２０５ａ，２０１ｂ〜２０５ｂの接続関係
を明瞭にするため、各セルにおいて単位電流源２０と切
り換えスイッチ２１の記載を省き、各セルの輪郭を破線
で示した。また、通常、アナロググランド線３００によ
って接続されるアナロググランド線１０１〜１０５は更
にパッド４０に共通に接続された上で接地されるため、
パッド４０に接続されていることで接地されていること
を示している。

【０００７】

【発明が解決しようとする課題】しかしながら、従来の
電流セルマトリックス形Ｄ／Ａ変換器はその電流源セル
の一方を接続するアナロググランド線１０１〜１０５を
一方向に、例えば図２９及び図３０では右側に、引き出
してアナロググランド線３００によって共通に接続した
のち、同一方向にある１つまたは複数個のパッドに接続
する。

【０００８】ところで、単位電流源２０は一般には全て
の電流源セルに共通に与えられるバイアス電圧によって
駆動され、その供給する電流の大きさはバイアス電圧に
依存する。したがって、アナロググランド線１０１〜１
０５における電位に分布があった場合にはバイアス電圧
が実効的に変動し、出力端子３１，３２から外部に供給
される電流は必ずしも単位電流源２０の整数倍とはなら
ない。

【０００９】例えばアナロググランド線１０１で接続さ
れたセル１Ａ〜１Ｅの近傍の等価回路は図３１に示すよ
うになり、アナロググランド線１０１にはグランド線抵
抗１４ａ〜１４ｄで示される分布抵抗が存在している。
このグランド線抵抗１４ａ〜１４ｄに起因してアナログ
グランド線１０１には、セル１Ａからセル１Ｅへ向かっ
て低くなる電位分布が生じる。

【００１０】したがって、各セルにおける単位電流源２
０のバイアス条件は異なり、単位電流源２０の出力電流
は、そのセルの位置に依存して異なる。図３１の最下段
に概念的に示されるように、セル１Ａからセル１Ｅへ向
かって大きくなる電流分布が生じる。

【００１１】逆に、もしアナロググランド線１０１がそ
の左側で接地された場合には、図３２に示されるよう
に、アナロググランド線１０１には、セル１Ａからセル
１Ｅへ向かって高くなる電位分布が生じ、図３２の最下
段に概念的に示されるように、セル１Ａからセル１Ｅへ
向かって小さくなる電流分布が生じる。

【００１２】このような事情は列方向に並ぶセル間でも
同様である。アナロググランド線３００はアナロググラ
ンド線１０１〜１０５をこれらの右側で接続し、かつ自
身がその下部でパッド４０において接地される。このた
め、アナロググランド線３００において生じている分布
抵抗に起因して、列方向においてもセル１Ａからセル５
Ａに向かって増大するような電流分布が生じる。

【００１３】図３３はこれを概念的に示した図であり、
同図（ａ）は行方向の、同図（ｂ）は列方向の、それぞ
れ電流分布を示したものである。但し、実際には各セル
において単位電流源２０はディスクリートに設けられる
ので、その電流分布は図３４に示すようになる。なお枠
内に示された数値は、グランド線抵抗１４ａ〜１４ｄが
零である場合に単位電流源２０が流す電流値を５とした
とき、実際に各セルが有する単位電流源２０が流す電流
値を示している。

【００１４】従来のＤ／Ａコンバータでは、このように
行方向にも列方向にも単位電流源２０が流す電流値には
差異が生じていたため、入力ディジタルコードが表す値
に対する実際のアナログ出力は理想的なアナログ出力に
対して直線性が劣化するという問題があった。

【００１５】本発明は上記のような問題点を解決するた
めになされたものであり、Ｄ／Ａ変換器の直線性を向上
することを目的とする。

【００１６】

【課題を解決するための手段】この発明にかかるＤ／Ａ
変換器の第１の態様は、（ａ）(a-1) 共通端子と第１及
び第２端子を有する切り換えスイッチと、(a-2) 共通端
子に接続された第１端と、第２端とを有する単位電流源
と、をそれぞれが有し、行列状に配列された複数の相補
出力型セルと、（ｂ）単位電流源の第２端の所定のもの
を共通に接続する複数の第１アナログラインと、（ｃ）
第１アナログラインの所定のものを共通に固定電位に接
続する２本の第２アナログラインと、（ｄ）切り換えス
イッチの第１端子の全てと、切り換えスイッチの第２端
子の全てとに、それぞれ接続された第１及び第２出力電
流端子と、（ｅ）ディジタル信号を受け、ディジタル信
号に基づいて切り換えスイッチの切り換えを制御する制
御信号を発生し、ディジタル信号の示す値が増加するに
つれて、相補出力型セルを順次１つづつ稼働させてゆく
デコーダと、を備える。そして、(b-1) それぞれの第１
アナログラインは、それぞれの行において行方向に並ぶ
相補出力型セルの単位電流源の第２端の全てを共通に接
続し、(b-2) 隣合う第１アナログラインは、異なる端に
おいて異なる第２アナログラインに接続され、(c-1) ２
本の第２アナログラインは、列方向に概平行で互いに異
なる方向に伸びる。

【００１７】この発明にかかるＤ／Ａ変換器の第２の態
様は、（ａ）(a-1) 共通端子と第１及び第２端子を有す
る切り換えスイッチと、(a-2) 共通端子に接続された第
１端と、第２端とを有する単位電流源と、をそれぞれが
有し、行列状に配列された複数の相補出力型セルと、
（ｂ）単位電流源の第２端の所定のものを共通に接続す
る複数の第１アナログラインと、（ｃ）第１アナログラ
インの所定のものを共通に固定電位に接続する２本の第
２アナログラインと、（ｄ）切り換えスイッチの第１端
子の全てと、切り換えスイッチの第２端子の全てとに、
それぞれ接続された第１及び第２出力電流端子と、
（ｅ）ディジタル信号を受け、ディジタル信号に基づい
て切り換えスイッチの切り換えを制御する制御信号を発
生し、ディジタル信号の示す値が増加するにつれて、相
補出力型セルを順次１つづつ稼働させてゆくデコーダ
と、を備える。そして、(b-1) それぞれの第１アナログ
ラインは、それぞれの列において列方向に並ぶ相補出力
型セルの単位電流源の第２端の全てを共通に接続し、(b
-2) 隣合う第１アナログラインは、異なる端において異
なる第２アナログラインに接続され、(c-1) ２本の第２
アナログラインは、行方向に概平行で互いに異なる方向
に伸びる。

【００１８】この発明にかかるＤ／Ａ変換器の第３の態
様は、（ａ）(a-1) 共通端子と第１及び第２端子を有す
る切り換えスイッチと、(a-2) 共通端子に接続された第
１端と、第２端とを有する単位電流源と、をそれぞれが
有し、行列状に配列された複数の相補出力型セルと、
（ｂ）単位電流源の第２端の所定のものを共通に接続す
る複数の第１及び第２アナログラインと、（ｃ）第１ア
ナログラインの所定のものを共通に固定電位に接続する
２本の第３アナログラインと、第２アナログラインの所
定のものを共通に固定電位に接続する２本の第４アナロ
グラインと、（ｄ）切り換えスイッチの第１端子の全て
と、切り換えスイッチの第２端子の全てとに、それぞれ
接続された第１及び第２出力電流端子と、（ｅ）ディジ
タル信号を受け、ディジタル信号に基づいて切り換えス
イッチの切り換えを制御する制御信号を発生し、ディジ
タル信号の示す値が増加するにつれて、相補出力型セル
を順次１つづつ稼働させてゆくデコーダと、を備える。
そして、第１アナログラインは、(b-1) 奇数番目のそれ
ぞれの行において、奇数番目の列に属する相補出力型セ
ルの単位電流源の第２端を全てを共通に接続し、(b-2)
偶数番目のそれぞれの行において、偶数番目の列に属す
る相補出力型セルの単位電流源の第２端を全てを共通に
接続し、第２アナログラインは、(b-3) 奇数番目のそれ
ぞれの列において、偶数番目の行に属する相補出力型セ
ルの単位電流源の第２端を全てを共通に接続し、(b-4)
偶数番目のそれぞれの列において、奇数番目の行に属す
る相補出力型セルの単位電流源の第２端を全てを共通に
接続する。そして、(c-1) 隣合う第１アナログライン
は、異なる端において異なる第３アナログラインに接続
され、(c-2) ２本の第３アナログラインは、列方向に概
平行で互いに異なる方向に伸び、(c-3) 隣合う第２アナ
ログラインは、異なる端において異なる第４アナログラ
インに接続され、(c-4) ２本の第４アナログラインは、
行方向に概平行で互いに異なる方向に伸びる。

【００１９】この発明にかかるＤ／Ａ変換器におけるデ
コーダは、ディジタル信号の示す値が増加するにつれて
相補出力型セルを、(e-1) 第１列から最終列へ、(e-2)
それぞれの列において順次第１行から最終行へ、と駆動
する。

【００２０】あるいは(e-3) 第１行から最終行へ、(e-
4) それぞれの行において順次第１列から最終列へ、と
駆動する。

【００２１】あるいは(e-5) 第１行に続いて最終行へ、
次に第２行へ、…と外側の行から内側の行へと交互に、
(e-6) それぞれの行において順次第１列から最終列へ、
と駆動する。

【００２２】あるいは(e-7) 第１列に続いて最終列へ、
次に第２列へ、…と外側の列から内側の列へと交互に、
(e-8) それぞれの列において順次第１行から最終行へ、
と駆動する。

【００２３】あるいは(e-9) 第１列に続いて最終列へ、
次に第２列へ、…と外側の列から内側の列へと交互に、
(e-10)それぞれの列において内側の行から外側の行へと
上下に交互に、と駆動する。

【００２４】あるいは(e-11)第１行に続いて最終行へ、
次に第２行へ、…と外側の行から内側の行へと交互に、
(e-12)それぞれの行において内側の列から外側の列へと
左右に交互に、と駆動する。

【００２５】あるいは(e-13)相補出力型セルが形成する
行列の中心を、同じ中心とする複数の輪状の要素に区分
し、(e-14)それぞれの輪状の要素において、中心を対称
点として対称的に順に、と駆動する。

【００２６】あるいは(e-15)相補出力型セルが形成する
行列の中心から、外側へ向かって螺旋状に順次駆動す
る。

【００２７】あるいは(e-16)相補出力型セルが形成する
行列の外側から、中心へ向かって螺旋状に順次駆動す
る。

【００２８】

【作用】この発明の第１及び第２の態様において第２ア
ナログラインは、隣接する第１アナログラインにおいて
電位分布の大小関係を互いに異なる方向に与えるので、
その電位分布の効果は相殺される。

【００２９】また、この発明の第３の態様において、第
３アナログラインは隣接する第１アナログラインにおい
て電位分布の大小関係を互いに異なる方向に与え、第４
アナログラインは隣接する第２アナログラインにおいて
電位分布の大小関係を互いに異なる方向に与えるので、
これらの電位分布の効果は相殺される。

【００３０】

【実施例】第１実施例．図１は本発明の第１実施例に係
る電流セルマトリックス形Ｄ／Ａ変換器の一部を構成す
る、電流源セルの行列状の配置を示す概略図である。

【００３１】５行５列に配置された電流源セル１Ａ，１
Ｂ，…，５Ｅはそれぞれが単位電流源２０と切り換えス
イッチ２１とを備えているが、アナロググランド線１０
１〜１０５，３０１，３０２及び引き出し線２０１ａ〜
２０５ａ，２０１ｂ〜２０５ｂの接続関係を明瞭にする
ため、各セルにおいて単位電流源２０と切り換えスイッ
チ２１の記載を省き、各セルの輪郭を破線で示した。

【００３２】アナロググランド線１０１〜１０５はそれ
ぞれが、行方向に配列された電流源セル１Ａ〜１Ｅ、電
流源セル２Ａ〜２Ｅ、電流源セル３Ａ〜３Ｅ、電流源セ
ル４Ａ〜４Ｅ、電流源セル５Ａ〜５Ｅの備える単位電流
源２０の一方を接続している。

【００３３】図２に単位電流源２０及び切り換えスイッ
チ２１の構成例をセル１Ａに則して示す。トランジスタ
Ｑ１のドレインにはトランジスタＱ２，Ｑ３のソースが
共通して接続され、トランジスタＱ１のソースはアナロ
ググランド線１０１に接続される。トランジスタＱ２，
Ｑ３のゲートにはそれぞれ互いに相補的な制御信号φ，
φ＊（＊は論理反転信号を示す。以下同じ。）が入力さ
れ、トランジスタＱ２，Ｑ３のドレインには、それぞれ
引き出し線２０１ａ，２０１ｂが接続される。トランジ
スタＱ２及びトランジスタＱ３は切り替えスイッチ２１
を構成し、トランジスタＱ１は単位電流源２０を構成し
ている。

【００３４】トランジスタＱ１のゲートには全てのセル
に共通して印加されるバイアス電圧Ｖ_Bが印加され、電
位差Ｖ_gsによってトランジスタＱ１が流す電流の値が左
右される。したがってアナロググランド線１０１の電位
が異なれば、出力される電流の値も異なり、電流分布が
生じることになる。

【００３５】図３に本発明の第１実施例に係る電流セル
マトリックス形Ｄ／Ａ変換器の全体構成を示す。電流源
セルの行列状の配置は、簡単の為に４×４の行列として
示しているが、図１の様に５×５の行列でも同様に構成
される。

【００３６】行デコーダ８０及び列デコーダ９０に入力
されたディジタル入力は、入力ディジタルコードの内容
であって、それぞれ行制御信号８１、列制御信号９１に
変換され、これらは更に制御信号φ，φ＊に変換されて
切り換えスイッチ２１を、即ちトランジスタＱ１，Ｑ２
の動作を制御する。

【００３７】図１に戻り、アナロググランド線３０１
は、アナロググランド線１０２，１０４の左端をパッド
４１に接続している。また、アナロググランド線３０２
は、アナロググランド線１０１，１０３，１０５の右端
をパッド４２に接続している。

【００３８】このように接続された電流源セルの配置で
は、行方向の電流分布は概念的には図４（ａ）のよう
に、互いに逆向きの大小関係を有することになる。これ
は、１行目の電流源セル１Ａ〜１Ｅ、３行目の電流源セ
ル３Ａ〜３Ｅ、５行目の電流源セル５Ａ〜５Ｅに関して
は図３１と、２行目の電流源セル２Ａ〜２Ｅ、４行目の
電流源セル４Ａ〜４Ｅに関しては図３２と、それぞれ同
様の電流分布を有するためである。

【００３９】一方、アナロググランド線３０１のうち、
アナロググランド線１０２とパッド４１を接続するアナ
ロググランド線３０１ａの方が、アナロググランド線１
０２とアナロググランド線１０４とを接続するアナログ
グランド線３０１ｂよりもパッド４１に近い。更に、ア
ナロググランド線３０２のうち、アナロググランド線１
０３とアナロググランド線１０５とを接続するアナログ
グランド線３０２ｂの方が、アナロググランド線１０１
とアナロググランド線１０３とを接続するアナロググラ
ンド線３０２ａよりもパッド４２に近い。

【００４０】したがって、アナロググランド線３０１
ａ，３０１ｂ，３０２ａ，３０２ｂにおいて生じるグラ
ンド線抵抗のため、列方向の電流分布は概念的には図４
（ｂ）のように示される。

【００４１】図５（ａ），（ｂ）はそれぞれ、各セルの
有する単位電流源２０の流す電流の値が、行方向及び列
方向においてどのように異なるかを示したものであり、
図４（ａ），（ｂ）に対応している。図５（ａ），
（ｂ）のいずれも、枠内に示された数値は、グランド線
抵抗が零である場合に単位電流源２０が流す電流値を５
としたとき、実際に各セルが有する単位電流源２０が流
す電流値を示している。

【００４２】したがって、各セルが選択された場合にそ
の有する単位電流源２０が流す電流は、図５（ａ），
（ｂ）に示された値を各セルにおいて加算した値で与え
られる。これを図６に示す。図６においては、グランド
線抵抗が零である場合に単位電流源２０が流す電流値は
１０として与えられる。

【００４３】この構成によるＤ／Ａ変換器では、そのア
ナロググランド線１０１，１０３，１０５とアナロググ
ランド線１０２，１０４とは互いに相反する行方向に電
流分布を形成する。しかも、アナロググランド線３０１
とアナロググランド線３０２とは互いに相反する列方向
に電流分布を形成する。このため、各単位電流源および
各電流源配列間に存在している出力電流分布を相殺する
ことができ、アナログ出力の直線性を改善することがで
きる。

【００４４】これを具体的に説明する。図１に示される
ように構成された電流源セルの配列において、入力ディ
ジタルコードの示す値が増大するにつれてどのような順
序でセルを選択して出力端子３１（又は３２）に接続す
るかを、図７に示す。図７において各セルを示す矩形の
中に記された数字は、入力ディジタルコードの示す値が
増大するにつれて選択されるセルの順序を示している。
例えば入力ディジタルコードの示す値が３であれば、電
流源セル１Ａ，２Ａ，３Ａの３つが選択されることが示
されている。

【００４５】即ち、入力ディジタルコードの示す値が増
大するにつれてセル１Ａ，２Ａ，…，５Ａ，１Ｂ，２
Ｂ，…，５Ｂ，…，１Ｅ，２Ｅ，…，５Ｅの順序にセル
が選択されてゆく。したがって、出力端子３１（又は３
２）に流れる電流は、図６からわかるように２．７，１
０．…，６，３．７，９，…，７，…，６．７，６，
…，１０と増大してゆく。

【００４６】これをグラフにしたのが図８である。それ
ぞれの矩形のブロックの高さは、各セルが流す電流値に
相当する。入力ディジタルコードが増大するにつれてア
ナログ出力も増大し、実線で示された実出力１６は破線
で示された理想的な出力１５、即ち入力ディジタルコー
ドに比例した値とほぼ同じカーブを呈していることがわ
かる。

【００４７】これを従来の場合と比較する。従来の電流
源セルの配置では、各セルが選択された場合にその有す
る単位電流源２０が流す電流は、図３４を基にして図９
のように与えられる。そして、図７にしたがってセル１
Ａ，２Ａ，…，５Ａ，１Ｂ，２Ｂ，…，５Ｂ，…，１
Ｅ，２Ｅ，…，５Ｅの順序にセルが選択されてゆくと、
出力端子３１（又は３２）に流れる電流は、２，３，
…，６，３，４，…，７，…，６，７，…，１０と増大
してゆく。

【００４８】これをグラフにすると図１０のようにな
る。入力ディジタルコードが増大するにつれアナログ出
力も増大するが、実出力１６と理想的な出力１５とはか
なり不一致が生じていることが分かる。換言すれば、第
１実施例のほうが、従来の場合と比較してＤ／Ａ変換の
直線性に優れていることが分かる。

【００４９】各セルの選択順序は図７に示したパターン
のみならず、種々のパターンが考えられる。それらの例
を図１１乃至図１８に示す。これらの選択順序にしたが
って各セルを選択し、その有する電流源を駆動させた場
合の入力ディジタルコードとアナログ出力との関係は、
以下に述べる他の実施例において説明することにする。

【００５０】第２実施例．図１９は本発明の第２実施例
に係る電流セルマトリックス形Ｄ／Ａ変換器の一部を構
成する、電流源セルの行列状の配置を示す概略図であ
る。

【００５１】図１と同様に、アナロググランド線１１１
〜１１５，３１１，３１２及び引き出し線２０１ａ〜２
０５ａ，２０１ｂ〜２０５ｂの接続関係を明瞭にするた
め、５行５列に配置された電流源セル１Ａ，１Ｂ，…，
５Ｄ，５Ｅのそれぞれが備える単位電流源２０と切り換
えスイッチ２１の記載を省き、各セルの輪郭を破線で示
した。

【００５２】アナロググランド線１１１〜１１５はそれ
ぞれが、列方向に配列された電流源セル１Ａ〜５Ａ、電
流源セル１Ｂ〜５Ｂ、電流源セル１Ｃ〜５Ｃ、電流源セ
ル１Ｄ〜５Ｄ、電流源セル１Ｅ〜５Ｅの備える単位電流
源２０の一方を接続している。

【００５３】アナロググランド線３１１は、アナロググ
ランド線１１１，１１３，１１５の上端をパッド４３に
接続している。また、アナロググランド線３１２は、ア
ナロググランド線１１２，１１４の下端をパッド４４に
接続している。

【００５４】このように接続された電流源セルの配置で
は、列方向の電流分布は概念的には図２０（ｂ）のよう
に、互いに逆向きの大小関係を有することになる。

【００５５】一方、アナロググランド線３１２のうち、
アナロググランド線１１２とパッド４４を接続するアナ
ロググランド線３１２ａの方が、アナロググランド線１
１２とアナロググランド線１１４とを接続するアナログ
グランド線３１２ｂよりもパッド４４に近い。更に、ア
ナロググランド線３１１のうち、アナロググランド線１
１３とアナロググランド線１１５とを接続するアナログ
グランド線３１１ｂの方が、アナロググランド線１１１
とアナロググランド線１１３とを接続するアナロググラ
ンド線３１１ａよりもパッド４３に近い。

【００５６】したがって、アナロググランド線３１１
ａ，３１１ｂ，３１２ａ，３１２ｂにおいて生じるグラ
ンド線抵抗のため、行方向の電流分布は概念的には図２
０（ａ）のように示される。

【００５７】図２１（ａ），（ｂ）はそれぞれ、各セル
の有する単位電流源２０の流す電流の値が、行方向及び
列方向においてどのように異なるかを示したものであ
り、図２０（ａ），（ｂ）に対応している。図２１
（ａ），（ｂ）のいずれも、枠内に示された数値は、グ
ランド線抵抗が零である場合に単位電流源２０が流す電
流値を５としたとき、実際に各セルが有する単位電流源
２０が流す電流値を示している。

【００５８】第２実施例はその構成が、第１実施例にお
いて行と列とを入れ換えた構成となっているので、電流
分布もそのようになっている。つまり、図４（ａ），
（ｂ）はそれぞれ図２０（ｂ），（ａ）に対応し、図５
（ａ），（ｂ）はそれぞれ図２１（ｂ），（ａ）に対応
している。

【００５９】図２２に、各セルが選択された場合にその
有する単位電流源２０が流す電流を示す。これらは図２
１（ａ），（ｂ）に示された値を各セルにおいて加算し
た値で与えられる。図２２においては、グランド線抵抗
が零である場合に単位電流源２０が流す電流値は１０と
して与えられる。

【００６０】図１９に示されるように構成された電流源
セルの配列において、入力ディジタルコードの示す値が
増大するにつれて図１２のような順序でセルを選択して
出力端子３１（又は３２）に接続する場合を考える。

【００６１】即ち、入力ディジタルコードの示す値が増
大するにつれてセル１Ａ，１Ｂ，…，１Ｅ，２Ａ，２
Ｂ，…，２Ｅ，…，５Ａ，５Ｂ，…，５Ｅの順序にセル
が選択されてゆく。したがって、出力端子３１（又は３
２）に流れる電流は図２２からわかるように、６．７，
６，…，１０，５．７，７，…，９，…，２．７，１
０，６と増大してゆく。

【００６２】これをグラフにしたのが図２３である。図
８と同様に、それぞれの矩形のブロックの高さは各セル
が流す電流値に相当する。入力ディジタルコードが増大
するにつれアナログ出力も増大し、実出力１６は理想的
な出力１５、即ち入力ディジタルコードに比例した値と
ほぼ同じカーブを呈している。

【００６３】従来の電流源セルの配置において図１２の
ような順序でセルを選択した場合には、出力端子３１
（又は３２）に流れる電流は、２，３，…，６，３，
４，…，７，…，６，７，…，１０と増大してゆき、図
８と同じグラフでそのアナログ出力が示される。

【００６４】したがって、第２実施例においても従来の
場合と比較してＤ／Ａ変換の直線性が改善されているこ
とが分かる。

【００６５】第３実施例．図２４は本発明の第３実施例
に係る電流セルマトリックス形Ｄ／Ａ変換器の一部を構
成する、電流源セルの行列状の配置を示す概略図であ
る。

【００６６】図１と同様に、アナロググランド線１２１
〜１２５，１３１〜１３５，３２１〜３２４及び引き出
し線２０１ａ〜２０５ａ，２０１ｂ〜２０５ｂの接続関
係を明瞭にするため、５行５列に配置された電流源セル
１Ａ，１Ｂ，…，５Ｄ，５Ｅのそれぞれが備える単位電
流源２０と切り換えスイッチ２１の記載を省き、各セル
の輪郭を破線で示した。

【００６７】アナロググランド線１２１〜１２５はそれ
ぞれが、電流源セル２Ａ，４Ａを、電流源セル１Ｂ，３
Ｂ，５Ｂを、電流源セル２Ｃ，４Ｃを、電流源セル１
Ｄ，３Ｄ，５Ｄを、電流源セル２Ｅ，４Ｅを、これらが
備える単位電流源２０の一方において接続している。

【００６８】アナロググランド線１３１〜１３５はそれ
ぞれが、電流源セル１Ａ，１Ｃ，１Ｅを、電流源セル２
Ｂ，２Ｄを、電流源セル３Ａ，３Ｃ，３Ｅを、電流源セ
ル４Ｂ，４Ｄを、電流源セル５Ａ，５Ｃ，５Ｅを、これ
らが備える単位電流源２０の一方において接続してい
る。

【００６９】アナロググランド線３２１は、アナロググ
ランド線１２１，１２３，１２５の下端をパッド４６に
接続している。また、アナロググランド線３２２は、ア
ナロググランド線１２２，１２４の上端をパッド４５に
接続している。

【００７０】アナロググランド線３２４は、アナロググ
ランド線１３１，１３３，１３５の右端をパッド４７に
接続している。また、アナロググランド線３２３は、ア
ナロググランド線１３２，１３４の左端をパッド４４に
接続している。

【００７１】このように接続された電流源セルの配置で
は、その電位分布は第１及び第２実施例で示された電位
分布が合成されたようになる。

【００７２】まず、アナロググランド線３２２のうち、
アナロググランド線１２４とパッド４５を接続するアナ
ロググランド線３２２ｂの方が、アナロググランド線１
２２とアナロググランド線１２４とを接続するアナログ
グランド線３２２ａよりもパッド４５に近い。更に、ア
ナロググランド線３２１のうち、アナロググランド線１
２１とアナロググランド線１２３とを接続するアナログ
グランド線３２１ａの方が、アナロググランド線１２３
とアナロググランド線１２５とを接続するアナロググラ
ンド線３２１ｂよりもパッド４６に近い。

【００７３】次に、アナロググランド線３２３のうち、
アナロググランド線１３２とパッド４４を接続するアナ
ロググランド線３２３ａの方が、アナロググランド線１
３２とアナロググランド線１３４とを接続するアナログ
グランド線３２３ｂよりもパッド４４に近い。更に、ア
ナロググランド線３２４のうち、アナロググランド線１
３３とアナロググランド線１３５とを接続するアナログ
グランド線３２４ｂの方が、アナロググランド線１３１
とアナロググランド線１３３とを接続するアナロググラ
ンド線３２４ａよりもパッド４７に近い。

【００７４】従って、アナロググランド線１２１〜１２
５，１３１〜１３５，３２１〜３２４において生じるグ
ランド線抵抗のため、行方向の電流分布及び列方向の電
流分布はそれぞれ図２５（ａ），（ｂ）のように示され
る。

【００７５】図２６に、各セルが選択された場合にその
有する単位電流源２０が流す電流を示す。これらは図２
５（ａ），（ｂ）に示された値を各セルにおいて加算し
た値で与えられる。図２６においてグランド線抵抗が零
である場合に単位電流源２０が流す電流値は１０として
与えられる。

【００７６】図２４に示されるように構成された電流源
セルの配列において、入力ディジタルコードの示す値が
増大するにつれて図１３のような順序でセルを選択して
出力端子３１（又は３２）に接続する場合を考える。

【００７７】即ち、入力ディジタルコードの示す値が増
大するにつれてセル１Ａ，２Ａ，…，５Ａ，１Ｅ，２
Ｅ，…，５Ｅ，１Ｂ，２Ｂ，…，５Ｂ，１Ｄ，２Ｄ，
…，５Ｄ，１Ｃ，２Ｃ，…，２Ｅの順序にセルが選択さ
れてゆく。従って、出力端子３１（又は３２）に流れる
電流は図２６からわかるように、３．４，７．５，…，
６．７，６．７，４．２，…，１０，７．５，１０，
…，４．４，１０，７．５，…，６．７，５．１，５．
９，…，８．４と増大してゆく。

【００７８】これをグラフにしたのが図２７である。図
８と同様に、それぞれの矩形のブロックの高さは各セル
が流す電流値に相当する。入力ディジタルコードが増大
するにつれアナログ出力も増大し、実出力１６は理想的
な出力１５、即ち入力ディジタルコードに比例した値と
ほぼ同じカーブを呈している。

【００７９】従来の電流源セルの配置でも、図１３のよ
うな順序でセルを選択した場合には、出力端子３１（又
は３２）に流れる電流は図９からわかるように、２，
３，…，６，６，７，…，１０，３，４，…，７，５，
６，…，９，４，５，…，８と増大してゆき、そのアナ
ログ出力は図２８に示すようになる。

【００８０】したがって、第３実施例においても従来の
場合と比較してＤ／Ａ変換の直線性が改善されているこ
とが分かる。

【００８１】なお、図１１乃至図１８に示した選択順序
は上記全ての実施例において本発明の効果を奏するもの
であり、必ずしも実施例１，２，３は、それぞれ図７、
図１２、図１３の選択順序を採用しなければならないも
のではない。

【００８２】また、以上の実施例では電流源セルを５行
５列の行列状に配列した場合について説明したが、これ
に限定せずＮ行Ｎ列の行列状に配列した場合も同様に実
施でき、その効果を奏することはもちろんである。

【００８３】

【発明の効果】以上に説明したようにこの発明によれ
ば、アナログラインに存在する分布抵抗に起因する、電
流源セル間の電流分布を相殺することができるので、Ｄ
／Ａ変換器の直線性を改善することができる。

【図面の簡単な説明】

【図１】この発明の第１実施例を示す構成図である。

【図２】各セルの内部構成を示す回路図である。

【図３】第１実施例の全体構成を示す概略図である。

【図４】第１実施例における各セルの電流分布を示す説
明図である。

【図５】第１実施例における各セルの電流分布を示す説
明図である。

【図６】第１実施例における各セルの電流分布を示す説
明図である。

【図７】各セルの選択順序の一例を示す説明図である。

【図８】第１実施例の動作を説明するグラフである。

【図９】従来の技術における各セルの電流分布を示す説
明図である。

【図１０】従来の技術の動作を説明するグラフである。

【図１１】各セルの選択順序の一例を示す説明図であ
る。

【図１２】各セルの選択順序の一例を示す説明図であ
る。

【図１３】各セルの選択順序の一例を示す説明図であ
る。

【図１４】各セルの選択順序の一例を示す説明図であ
る。

【図１５】各セルの選択順序の一例を示す説明図であ
る。

【図１６】各セルの選択順序の一例を示す説明図であ
る。

【図１７】各セルの選択順序の一例を示す説明図であ
る。

【図１８】各セルの選択順序の一例を示す説明図であ
る。

【図１９】この発明の第１実施例を示す構成図である。

【図２０】第２実施例における各セルの電流分布を示す
説明図である。

【図２１】第２実施例における各セルの電流分布を示す
説明図である。

【図２２】第２実施例における各セルの電流分布を示す
説明図である。

【図２３】第２実施例の動作を説明するグラフである。

【図２４】この発明の第３実施例を示す構成図である。

【図２５】第２実施例における各セルの電流分布を示す
説明図である。

【図２６】第２実施例における各セルの電流分布を示す
説明図である。

【図２７】第３実施例の動作を説明するグラフである。

【図２８】従来の技術の動作を説明するグラフである。

【図２９】従来の技術を示す構成図である。

【図３０】従来の技術を示す構成図である。

【図３１】従来の技術を示す等価回路である。

【図３２】従来の技術を示す等価回路である。

【図３３】従来の技術における各セルの電流分布を示す
説明図である。

【図３４】従来の技術における各セルの電流分布を示す
説明図である。

【符号の説明】

１０１〜１０５，１１１〜１１５，１２１〜１２５，１
３１〜１３５，３０１〜３０２，３１１〜３１２，３２
１〜３２４アナロググランド線２０１ａ〜２０５ａ，２０１ｂ〜２０５ｂ引き出し線２０単位電流源２１切り換えスイッチ３１，３２出力端子４１〜４８パッド８０行デコーダ９０列デコーダ

Claims

【特許請求の範囲】

【請求項１】（ａ）(a-1) 共通端子と第１及び第２端
子を有する切り換えスイッチと、 (a-2) 共通端子に接続された第１端と、第２端とを有す
る単位電流源と、をそれぞれが有し、行列状に配列された複数の相補出力
型セルと、（ｂ）前記単位電流源の第２端の所定のものを共通に接
続する複数の第１アナログラインと、（ｃ）前記第１アナログラインの所定のものを共通に固
定電位に接続する２本の第２アナログラインと、（ｄ）前記切り換えスイッチの第１端子の全てと、前記
切り換えスイッチの第２端子の全てとに、それぞれ接続
された第１及び第２出力電流端子と、（ｅ）ディジタル信号を受け、前記ディジタル信号に基
づいて前記切り換えスイッチの切り換えを制御する制御
信号を発生し、前記ディジタル信号の示す値が増加する
につれて、前記相補出力型セルを順次１つづつ稼働させ
てゆくデコーダと、を備え、 (b-1) それぞれの前記第１アナログラインは、それぞれ
の行において行方向に並ぶ前記相補出力型セルの前記単
位電流源の第２端の全てを共通に接続し、 (b-2) 隣合う前記第１アナログラインは、異なる端にお
いて異なる前記第２アナログラインに接続され、 (c-1) ２本の前記第２アナログラインは、列方向に概平
行で互いに異なる方向に伸びる、Ｄ／Ａコンバータ。
【請求項２】（ａ）(a-1) 共通端子と第１及び第２端
子を有する切り換えスイッチと、 (a-2) 共通端子に接続された第１端と、第２端とを有す
る単位電流源と、をそれぞれが有し、行列状に配列された複数の相補出力
型セルと、（ｂ）前記単位電流源の第２端の所定のものを共通に接
続する複数の第１アナログラインと、（ｃ）前記第１アナログラインの所定のものを共通に固
定電位に接続する２本の第２アナログラインと、（ｄ）前記切り換えスイッチの第１端子の全てと、前記
切り換えスイッチの第２端子の全てとに、それぞれ接続
された第１及び第２出力電流端子と、（ｅ）ディジタル信号を受け、前記ディジタル信号に基
づいて前記切り換えスイッチの切り換えを制御する制御
信号を発生し、前記ディジタル信号の示す値が増加する
につれて、前記相補出力型セルを順次１つづつ稼働させ
てゆくデコーダと、を備え、 (b-1) それぞれの前記第１アナログラインは、それぞれ
の列において列方向に並ぶ前記相補出力型セルの前記単
位電流源の第２端の全てを共通に接続し、 (b-2) 隣合う前記第１アナログラインは、異なる端にお
いて異なる前記第２アナログラインに接続され、 (c-1) ２本の前記第２アナログラインは、行方向に概平
行で互いに異なる方向に伸びる、Ｄ／Ａコンバータ。
【請求項３】（ａ）(a-1) 共通端子と第１及び第２端
子を有する切り換えスイッチと、 (a-2) 共通端子に接続された第１端と、第２端とを有す
る単位電流源と、をそれぞれが有し、行列状に配列された複数の相補出力
型セルと、（ｂ）前記単位電流源の第２端の所定のものを共通に接
続する複数の第１及び第２アナログラインと、（ｃ）前記第１アナログラインの所定のものを共通に固
定電位に接続する２本の第３アナログラインと、前記第
２アナログラインの所定のものを共通に固定電位に接続
する２本の第４アナログラインと、（ｄ）前記切り換えスイッチの第１端子の全てと、前記
切り換えスイッチの第２端子の全てとに、それぞれ接続
された第１及び第２出力電流端子と、（ｅ）ディジタル信号を受け、前記ディジタル信号に基
づいて前記切り換えスイッチの切り換えを制御する制御
信号を発生し、前記ディジタル信号の示す値が増加する
につれて、前記相補出力型セルを順次１つづつ稼働させ
てゆくデコーダと、を備え、前記第１アナログラインは、 (b-1) 奇数番目のそれぞれの行において、奇数番目の列
に属する前記相補出力型セルの前記単位電流源の第２端
を全てを共通に接続し、 (b-2) 偶数番目のそれぞれの行において、偶数番目の列
に属する前記相補出力型セルの前記単位電流源の第２端
を全てを共通に接続し、前記第２アナログラインは、 (b-3) 奇数番目のそれぞれの列において、偶数番目の行
に属する前記相補出力型セルの前記単位電流源の第２端
を全てを共通に接続し、 (b-4) 偶数番目のそれぞれの列において、奇数番目の行
に属する前記相補出力型セルの前記単位電流源の第２端
を全てを共通に接続し、 (c-1) 隣合う前記第１アナログラインは、異なる端にお
いて異なる前記第３アナログラインに接続され、 (c-2) ２本の前記第３アナログラインは、列方向に概平
行で互いに異なる方向に伸び、 (c-3) 隣合う前記第２アナログラインは、異なる端にお
いて異なる前記第４アナログラインに接続され、 (c-4) ２本の前記第４アナログラインは、行方向に概平
行で互いに異なる方向に伸びる、Ｄ／Ａコンバータ。
【請求項４】前記デコーダは、前記ディジタル信号の
示す値が増加するにつれて前記相補出力型セルを、 (e-1) 第１列から最終列へ、 (e-2) それぞれの列において順次第１行から最終行へ、と駆動する請求項１乃至３のいずれかに記載のＤ／Ａコ
ンバータ。
【請求項５】前記デコーダは、前記ディジタル信号の
示す値が増加するにつれて前記相補出力型セルを、 (e-3) 第１行から最終行へ、 (e-4) それぞれの行において順次第１列から最終列へ、と駆動する請求項１乃至３のいずれかに記載のＤ／Ａコ
ンバータ。
【請求項６】前記デコーダは、前記ディジタル信号の
示す値が増加するにつれて前記相補出力型セルを、 (e-5) 第１行に続いて最終行へ、次に第２行へ、…と外
側の行から内側の行へと交互に、 (e-6) それぞれの行において順次第１列から最終列へ、と駆動する請求項１乃至３のいずれかに記載のＤ／Ａコ
ンバータ。
【請求項７】前記デコーダは、前記ディジタル信号の
示す値が増加するにつれて前記相補出力型セルを、 (e-7) 第１列に続いて最終列へ、次に第２列へ、…と外
側の列から内側の列へと交互に、 (e-8) それぞれの列において順次第１行から最終行へ、と駆動する請求項１乃至３のいずれかに記載のＤ／Ａコ
ンバータ。
【請求項８】前記デコーダは、前記ディジタル信号の
示す値が増加するにつれて前記相補出力型セルを、 (e-9) 第１列に続いて最終列へ、次に第２列へ、…と外
側の列から内側の列へと交互に、 (e-10)それぞれの列において内側の行から外側の行へと
上下に交互に、と駆動する請求項１乃至３のいずれかに記載のＤ／Ａコ
ンバータ。
【請求項９】前記デコーダは、前記ディジタル信号の
示す値が増加するにつれて前記相補出力型セルを、 (e-11)第１行に続いて最終行へ、次に第２行へ、…と外
側の行から内側の行へと交互に、 (e-12)それぞれの行において内側の列から外側の列へと
左右に交互に、と駆動する請求項１乃至３のいずれかに記載のＤ／Ａコ
ンバータ。
【請求項１０】前記デコーダは、前記ディジタル信号
の示す値が増加するにつれて前記相補出力型セルを、 (e-13)前記相補出力型セルが形成する行列の中心を、同
じ中心とする複数の輪状の要素に区分し、 (e-14)それぞれの前記輪状の要素において、前記中心を
対称点として対称的に順に、と駆動する請求項１乃至３のいずれかに記載のＤ／Ａコ
ンバータ。
【請求項１１】前記デコーダは、前記ディジタル信号
の示す値が増加するにつれて前記相補出力型セルを、 (e-15)前記相補出力型セルが形成する行列の中心から、
外側へ向かって螺旋状に順次駆動する請求項１乃至３の
いずれかに記載のＤ／Ａコンバータ。
【請求項１２】前記デコーダは、前記ディジタル信号
の示す値が増加するにつれて前記相補出力型セルを、 (e-16)前記相補出力型セルが形成する行列の外側から、
中心へ向かって螺旋状に順次駆動する請求項１乃至３の
いずれかに記載のＤ／Ａコンバータ。