JPH05182447A - メモリカード - Google Patents
メモリカードInfo
- Publication number
- JPH05182447A JPH05182447A JP4001424A JP142492A JPH05182447A JP H05182447 A JPH05182447 A JP H05182447A JP 4001424 A JP4001424 A JP 4001424A JP 142492 A JP142492 A JP 142492A JP H05182447 A JPH05182447 A JP H05182447A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- battery
- internal battery
- down resistor
- resistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Power Sources (AREA)
Abstract
(57)【要約】
【目的】 この発明は、内部電池の無駄な電力消費を防
止して電池寿命を延ばしたメモリカードを得る。 【構成】 外部電源からの電圧印加によりデータの書込
及び読出が行われる揮発性メモリＩＣ５と、揮発性メモ
リＩＣ５内のデータを保持するための内部電池６と、揮
発性メモリＩＣ５と内部電池６との間に挿入された逆流
防止ダイオードＤと、逆流防止ダイオードＤと内部電池
６との接続点に接続されたプルダウン抵抗器７と、内部
電池の電圧Ｖを検出するコンパレータ８とを備えたメモ
リカードにおいて、外部からの開閉操作が可能なスイッ
チ手段10をプルダウン抵抗器７に直列接続し、内部電池
６の電圧検出時のみにスイッチ手段10を閉成してプルダ
ウン抵抗器７を接続する。
止して電池寿命を延ばしたメモリカードを得る。 【構成】 外部電源からの電圧印加によりデータの書込
及び読出が行われる揮発性メモリＩＣ５と、揮発性メモ
リＩＣ５内のデータを保持するための内部電池６と、揮
発性メモリＩＣ５と内部電池６との間に挿入された逆流
防止ダイオードＤと、逆流防止ダイオードＤと内部電池
６との接続点に接続されたプルダウン抵抗器７と、内部
電池の電圧Ｖを検出するコンパレータ８とを備えたメモ
リカードにおいて、外部からの開閉操作が可能なスイッ
チ手段10をプルダウン抵抗器７に直列接続し、内部電池
６の電圧検出時のみにスイッチ手段10を閉成してプルダ
ウン抵抗器７を接続する。
Description
【０００１】
【産業上の利用分野】この発明は、メモリ内容をバック
アップ保持するための内部電池電圧を検出するメモリカ
ードに関し、特に内部電池のチェック時以外での無駄な
電力消耗を防止して電池寿命を延ばしたメモリカードに
関するものである。
アップ保持するための内部電池電圧を検出するメモリカ
ードに関し、特に内部電池のチェック時以外での無駄な
電力消耗を防止して電池寿命を延ばしたメモリカードに
関するものである。
【０００２】
【従来の技術】図５は従来のメモリカードの内部回路を
示す構成図である。図において、１は外部コンピュータ
システム等に接続されるコネクタであり、例えば、外部
電源(通常、５Ｖ)の入力端子11と、内部電池(通常、３
Ｖ)の電圧検出結果出力用の出力端子12とを含んでい
る。２は入力端子11に接続された入力信号線、３は入力
信号線２に接続された電源電圧検出ＩＣである。４は電
源電圧検出ＩＣ３の制御下で開閉されるＰＮＰトランジ
スタであり、入力信号線２に挿入されている。
示す構成図である。図において、１は外部コンピュータ
システム等に接続されるコネクタであり、例えば、外部
電源(通常、５Ｖ)の入力端子11と、内部電池(通常、３
Ｖ)の電圧検出結果出力用の出力端子12とを含んでい
る。２は入力端子11に接続された入力信号線、３は入力
信号線２に接続された電源電圧検出ＩＣである。４は電
源電圧検出ＩＣ３の制御下で開閉されるＰＮＰトランジ
スタであり、入力信号線２に挿入されている。
【０００３】５は入力信号線２に接続された揮発性メモ
リＩＣであり、外部電源からの電圧印加によりデータの
書込及び読出が行われる。６は電流制限抵抗器Ｒ及び逆
流防止ダイオードＤを介して揮発性メモリＩＣ５に接続
された内部電池であり、外部電源が遮断されたときに揮
発性メモリＩＣ５に電圧を印加し、揮発性メモリＩＣ５
内のデータを保持するためのバックアップとして作用す
る。
リＩＣであり、外部電源からの電圧印加によりデータの
書込及び読出が行われる。６は電流制限抵抗器Ｒ及び逆
流防止ダイオードＤを介して揮発性メモリＩＣ５に接続
された内部電池であり、外部電源が遮断されたときに揮
発性メモリＩＣ５に電圧を印加し、揮発性メモリＩＣ５
内のデータを保持するためのバックアップとして作用す
る。
【０００４】７は内部電池６の陽極と電流制限抵抗器Ｒ
との接続点に接続されたプルダウン抵抗器であり、他端
は接地されている。８は内部電池６の陽極が比較入力端
子(−)に接続されて内部電池６の電圧Ｖを検出するコン
パレータ、９はコンパレータ８の基準入力端子(＋)に基
準電圧Ｖｒを印加する基準電圧電源である。コンパレー
タ８の比較結果を示す信号は、電圧Ｖが基準電圧Ｖｒ以
下になるとＬレベルとなり、出力端子12を介して外部シ
ステムに入力される。
との接続点に接続されたプルダウン抵抗器であり、他端
は接地されている。８は内部電池６の陽極が比較入力端
子(−)に接続されて内部電池６の電圧Ｖを検出するコン
パレータ、９はコンパレータ８の基準入力端子(＋)に基
準電圧Ｖｒを印加する基準電圧電源である。コンパレー
タ８の比較結果を示す信号は、電圧Ｖが基準電圧Ｖｒ以
下になるとＬレベルとなり、出力端子12を介して外部シ
ステムに入力される。
【０００５】次に、図５に示した従来のメモリカードの
動作について説明する。通常、コネクタ１を介してメモ
リカードが外部システムに接続されると、外部電源の電
圧が入力端子11及び入力信号線２を介して揮発性メモリ
ＩＣ５に印加され、所望のデータの書込又は読出等が行
われる。
動作について説明する。通常、コネクタ１を介してメモ
リカードが外部システムに接続されると、外部電源の電
圧が入力端子11及び入力信号線２を介して揮発性メモリ
ＩＣ５に印加され、所望のデータの書込又は読出等が行
われる。
【０００６】コネクタ１が外部システムから切り離され
ると、揮発性メモリＩＣ５に対する外部電源からの電圧
印加が遮断されるが、内部電池６から電流制限抵抗器Ｒ
及び逆流防止ダイオードＤを介した電圧印加により、揮
発性メモリＩＣ５内のデータは保持される。
ると、揮発性メモリＩＣ５に対する外部電源からの電圧
印加が遮断されるが、内部電池６から電流制限抵抗器Ｒ
及び逆流防止ダイオードＤを介した電圧印加により、揮
発性メモリＩＣ５内のデータは保持される。
【０００７】又、電源電圧検出ＩＣ３は、コネクタ１の
接続中に外部電源の電圧を検出しており、外部電源の電
圧が所定値以下になると、直ちにＰＮＰトランジスタ４
を遮断して入力信号線２を開放し、外部電源を揮発性メ
モリＩＣ５から切り離す。この場合も、内部電池６は、
揮発性メモリＩＣ５内のデータを保持する。
接続中に外部電源の電圧を検出しており、外部電源の電
圧が所定値以下になると、直ちにＰＮＰトランジスタ４
を遮断して入力信号線２を開放し、外部電源を揮発性メ
モリＩＣ５から切り離す。この場合も、内部電池６は、
揮発性メモリＩＣ５内のデータを保持する。
【０００８】一方、コンパレータ８は、内部電池６の電
圧(電池電圧)Ｖを基準電圧Ｖｒと比較し、比較結果を示
す出力信号を、電池電圧Ｖが基準電圧Ｖｒより大きいと
きにはＨレベル、基準電圧Ｖｒ以下のときにはＬレベル
とする。この出力信号は、出力端子12から外部システム
に報知され、これにより、ユーザは、内部電池６の電圧
が低下したときには、内部電池６を交換することができ
る。
圧(電池電圧)Ｖを基準電圧Ｖｒと比較し、比較結果を示
す出力信号を、電池電圧Ｖが基準電圧Ｖｒより大きいと
きにはＨレベル、基準電圧Ｖｒ以下のときにはＬレベル
とする。この出力信号は、出力端子12から外部システム
に報知され、これにより、ユーザは、内部電池６の電圧
が低下したときには、内部電池６を交換することができ
る。
【０００９】ところで、内部電池６が実装されていない
(取り外されている)場合、外部電源の電圧が逆流防止ダ
イオードＤに逆方向に印加されると、若干のリーク電流
が発生し、このリーク電流は、電流制限抵抗器Ｒを介し
てコンパレータ８の比較入力端子(−)に供給される。
(取り外されている)場合、外部電源の電圧が逆流防止ダ
イオードＤに逆方向に印加されると、若干のリーク電流
が発生し、このリーク電流は、電流制限抵抗器Ｒを介し
てコンパレータ８の比較入力端子(−)に供給される。
【００１０】もし、このとき、プルダウン抵抗器７が挿
入されていない(開放されている)と仮定すると、比較入
力端子(−)が高インピーダンスであることから入力状態
が不安定となり、コンパレータ８は、入力電圧レベルが
高レベルであると誤判定し、内部電池６が装着されてい
ないにもかかわらず、Ｈレベルの比較結果を示す出力信
号を出力端子12に出力してしまう。従って、プルダウン
抵抗器７は、逆流防止ダイオードＤを介したリーク電流
をグランドにバイパスし、内部電池６が装着されていな
いときの電圧Ｖを低レベルに固定し、比較結果となるコ
ンパレータ８の出力信号をＬレベルに固定する。
入されていない(開放されている)と仮定すると、比較入
力端子(−)が高インピーダンスであることから入力状態
が不安定となり、コンパレータ８は、入力電圧レベルが
高レベルであると誤判定し、内部電池６が装着されてい
ないにもかかわらず、Ｈレベルの比較結果を示す出力信
号を出力端子12に出力してしまう。従って、プルダウン
抵抗器７は、逆流防止ダイオードＤを介したリーク電流
をグランドにバイパスし、内部電池６が装着されていな
いときの電圧Ｖを低レベルに固定し、比較結果となるコ
ンパレータ８の出力信号をＬレベルに固定する。
【００１１】しかしながら、例えば、通常動作中で内部
電池６の電圧Ｖを検出する要求が出されていないときに
も、内部電池６はプルダウン抵抗器７を介して放電し、
無駄な電力消費を続けることになる。
電池６の電圧Ｖを検出する要求が出されていないときに
も、内部電池６はプルダウン抵抗器７を介して放電し、
無駄な電力消費を続けることになる。
【００１２】
【発明が解決しようとする課題】従来のメモリカードは
以上のように、逆流防止ダイオードＤのリーク電流対策
用のプルダウン抵抗器７を常に内部電池６に接続してい
るので、無駄な電流消費により内部電池６が消耗してし
まうという問題点があった。
以上のように、逆流防止ダイオードＤのリーク電流対策
用のプルダウン抵抗器７を常に内部電池６に接続してい
るので、無駄な電流消費により内部電池６が消耗してし
まうという問題点があった。
【００１３】この発明は上記のような問題点を解決する
ためになされたもので、内部電池の電圧検出時のみにプ
ルダウン抵抗器を接続することにより、内部電池の消耗
を防止して電池寿命を延ばしたメモリカードを得ること
を目的とする。
ためになされたもので、内部電池の電圧検出時のみにプ
ルダウン抵抗器を接続することにより、内部電池の消耗
を防止して電池寿命を延ばしたメモリカードを得ること
を目的とする。
【００１４】
【課題を解決するための手段】この発明に係るメモリカ
ードは、外部からの開閉操作が可能なスイッチ手段をプ
ルダウン抵抗器に直列接続したものである。
ードは、外部からの開閉操作が可能なスイッチ手段をプ
ルダウン抵抗器に直列接続したものである。
【００１５】
【作用】この発明においては、内部電池の電圧検出時の
みに、外部操作によってスイッチ手段を閉成(オン)し、
内部電池の一端とグランドとの間にプルダウン抵抗器を
挿入する。
みに、外部操作によってスイッチ手段を閉成(オン)し、
内部電池の一端とグランドとの間にプルダウン抵抗器を
挿入する。
【００１６】
【実施例】以下、この発明の一実施例を図について説明
する。図１はこの発明の一実施例を示す構成図であり、
１〜９、11、12、Ｄ及びＲは前述と同様のものである。
10はプルダウン抵抗器７に直列接続されて外部からの開
閉操作が可能なスイッチ手段であり、この場合、３ステ
ートバッファから構成されている。13はスイッチ手段10
を開閉操作するための制御信号Ｃの入力端子であり、コ
ネクタ１に設けられている。
する。図１はこの発明の一実施例を示す構成図であり、
１〜９、11、12、Ｄ及びＲは前述と同様のものである。
10はプルダウン抵抗器７に直列接続されて外部からの開
閉操作が可能なスイッチ手段であり、この場合、３ステ
ートバッファから構成されている。13はスイッチ手段10
を開閉操作するための制御信号Ｃの入力端子であり、コ
ネクタ１に設けられている。
【００１７】次に、図１に示したこの発明の一実施例の
動作について説明する。まず、内部電池６の電圧検出要
求時において、外部操作によりＨレベルの制御信号Ｃを
入力すると、スイッチ手段10が閉成され、内部電池６と
電流制限抵抗器Ｒとの接続点にプルダウン抵抗器７が接
続される。これにより、前述と同様に、コンパレータ８
は、内部電池６が実装された状態では電圧Ｖを検出し、
内部電池６が実装されていない状態では比較入力端子
(−)の電位がＬレベルに固定されて誤判定が防止され
る。
動作について説明する。まず、内部電池６の電圧検出要
求時において、外部操作によりＨレベルの制御信号Ｃを
入力すると、スイッチ手段10が閉成され、内部電池６と
電流制限抵抗器Ｒとの接続点にプルダウン抵抗器７が接
続される。これにより、前述と同様に、コンパレータ８
は、内部電池６が実装された状態では電圧Ｖを検出し、
内部電池６が実装されていない状態では比較入力端子
(−)の電位がＬレベルに固定されて誤判定が防止され
る。
【００１８】一方、通常動作中であって、内部電池６の
電圧検出要求が発生していない場合には、制御信号Ｃは
Ｌレベルとなり、スイッチ手段10は開放(オフ)状態とな
る。これにより、プルダウン抵抗器７は内部電池６から
切り離され、内部電池６の電力消費は防止される。
電圧検出要求が発生していない場合には、制御信号Ｃは
Ｌレベルとなり、スイッチ手段10は開放(オフ)状態とな
る。これにより、プルダウン抵抗器７は内部電池６から
切り離され、内部電池６の電力消費は防止される。
【００１９】尚、上記実施例では３ステートバッファか
らなるスイッチ手段10を用いたが、図２のように、ＮＰ
Ｎトランジスタからなるスイッチ手段10Ａを用いてもよ
く、図３のように、Ｎチャネル型ＭＯＳＦＥＴからなる
スイッチ手段10Ｂを用いてもよい。
らなるスイッチ手段10を用いたが、図２のように、ＮＰ
Ｎトランジスタからなるスイッチ手段10Ａを用いてもよ
く、図３のように、Ｎチャネル型ＭＯＳＦＥＴからなる
スイッチ手段10Ｂを用いてもよい。
【００２０】又、図３のＮチャネル型ＭＯＳＦＥＴのか
わりに、Ｐチャネル型ＭＯＳＦＥＴからなるスイッチ手
段(図示せず)を用いてもよい。この場合、制御信号Ｃが
Ｌレベルのときにスイッチ手段が閉成されることにな
る。
わりに、Ｐチャネル型ＭＯＳＦＥＴからなるスイッチ手
段(図示せず)を用いてもよい。この場合、制御信号Ｃが
Ｌレベルのときにスイッチ手段が閉成されることにな
る。
【００２１】更に、図４のように、手動の開閉スイッチ
からなるスイッチ手段10Ｃを用いてもよい。この場合、
スイッチ手段10Ｃは、メモリカードの外部の露出されて
直接開閉操作されることになる。
からなるスイッチ手段10Ｃを用いてもよい。この場合、
スイッチ手段10Ｃは、メモリカードの外部の露出されて
直接開閉操作されることになる。
【００２２】
【発明の効果】以上のようにこの発明によれば、外部か
らの開閉操作が可能なスイッチ手段をプルダウン抵抗器
に直列接続し、内部電池の電圧検出時のみにスイッチ手
段を閉成してプルダウン抵抗器を接続するようにしたの
で、内部電池の無駄な電力消費を防止して電池寿命を延
ばしたメモリカードが得られる効果がある。
らの開閉操作が可能なスイッチ手段をプルダウン抵抗器
に直列接続し、内部電池の電圧検出時のみにスイッチ手
段を閉成してプルダウン抵抗器を接続するようにしたの
で、内部電池の無駄な電力消費を防止して電池寿命を延
ばしたメモリカードが得られる効果がある。
【図１】この発明の一実施例を示す構成図である。
【図２】この発明の第２実施例の要部を示す構成図であ
る。
る。
【図３】この発明の第３実施例の要部を示す構成図であ
る。
る。
【図４】この発明の第４実施例の要部を示す構成図であ
る。
る。
【図５】従来のメモリカードを示す構成図である。
５ 揮発性メモリＩＣ ６ 内部電池 ７ プルダウン抵抗器 ８ コンパレータ 10、10Ａ、10Ｂ、10Ｃ スイッチ手段 Ｃ 制御信号 Ｄ 逆流防止ダイオード Ｖ 内部電池の電圧
Claims (1)
- 【請求項１】 外部電源からの電圧印加によりデータの
書込及び読出が行われる揮発性メモリＩＣと、 前記揮発性メモリＩＣに電圧を印加して前記データを保
持するための内部電池と、 前記揮発性メモリＩＣと前記内部電池との間に挿入され
た逆流防止ダイオードと、 前記逆流防止ダイオードと前記内部電池との接続点に接
続されたプルダウン抵抗器と、 前記内部電池の電圧を検出するコンパレータと、 を備えたメモリカードにおいて、 外部からの開閉操作が可能なスイッチ手段を前記プルダ
ウン抵抗器に直列接続したことを特徴とするメモリカー
ド。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4001424A JPH05182447A (ja) | 1992-01-08 | 1992-01-08 | メモリカード |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4001424A JPH05182447A (ja) | 1992-01-08 | 1992-01-08 | メモリカード |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05182447A true JPH05182447A (ja) | 1993-07-23 |
Family
ID=11501077
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4001424A Pending JPH05182447A (ja) | 1992-01-08 | 1992-01-08 | メモリカード |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05182447A (ja) |
-
1992
- 1992-01-08 JP JP4001424A patent/JPH05182447A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR940010419B1 (ko) | 반도체집적회로 | |
| EP0440204A2 (en) | Semiconductor integrated circuit device having main power terminal and backup power terminal independently of each other | |
| JPH06103748A (ja) | Ｉｃメモリカードの電源制御回路 | |
| JP4201629B2 (ja) | 誤書込み防止回路および該誤書込み防止回路を含む半導体装置 | |
| US4669066A (en) | Memory data holding circuit | |
| US20030202379A1 (en) | Nonvolatile semiconductor memory unit | |
| JPH08249244A (ja) | データ保持回路 | |
| JPH07261883A (ja) | 電源制御用半導体集積回路装置 | |
| US7193624B2 (en) | Display apparatus with power saving capability | |
| JPH05182447A (ja) | メモリカード | |
| JP2007156864A (ja) | データ保持装置 | |
| US5797024A (en) | PC card | |
| US5815455A (en) | Power supply interface circuit providing nonvolatile storage with suitable operating and standby voltage levels | |
| JPH1078834A (ja) | 電源電圧検出回路及びそれを具備したｉｃカード | |
| US6262605B1 (en) | Automated line driver control circuit for power managed system | |
| JP2522689Y2 (ja) | コンピュータの電圧監視回路 | |
| JPH05314789A (ja) | 冗長アドレス記憶回路 | |
| JPS6073720A (ja) | ランダムアクセスメモリのスタンバイモ−ド切替回路 | |
| JPH0954637A (ja) | 情報処理装置 | |
| JP3604468B2 (ja) | 電源異常検出装置及びその検出方法 | |
| JPS63291188A (ja) | Ｉｃカ−ドのリ−ダ・ライタ | |
| KR950002074Y1 (ko) | 정전시 실시간 클럭소자의 오동작 방지회로 | |
| JPS6117476Y2 (ja) | ||
| JP2655766B2 (ja) | 情報カード | |
| JPH04233645A (ja) | メモリバックアップ回路 |