JPH05175952A - フレーム相関方法 - Google Patents
フレーム相関方法Info
- Publication number
- JPH05175952A JPH05175952A JP3342646A JP34264691A JPH05175952A JP H05175952 A JPH05175952 A JP H05175952A JP 3342646 A JP3342646 A JP 3342646A JP 34264691 A JP34264691 A JP 34264691A JP H05175952 A JPH05175952 A JP H05175952A
- Authority
- JP
- Japan
- Prior art keywords
- correlation
- signal
- frame
- data
- correlated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Synchronisation In Digital Transmission Systems (AREA)
- Time-Division Multiplex Systems (AREA)
Abstract
(57)【要約】
【目的】 シフトクロックに被相関信号に同期したクロ
ック信号を用いない場合でも、フレーム相関を求めるこ
とのできる優れたフレーム相関方法を提供することを目
的とする。 【構成】 １フレームを信号形式の単位とする被相関信
号にオーバーサンプリングを施すサンプリング手段と、
オーバーサンプリングされた被相関信号と相関信号との
相関を行って相関出力信号を生成する相関手段と、シフ
トクロックにより相関出力信号をシフトして１フレーム
分を超える相関信号を生成しその最先の複数の相関信号
を出力する相関信号生成手段と、この複数の相関信号の
論理和を相関手段へ入力する相関信号として出力するタ
イミング調整手段とを備えた構成となっている。
ック信号を用いない場合でも、フレーム相関を求めるこ
とのできる優れたフレーム相関方法を提供することを目
的とする。 【構成】 １フレームを信号形式の単位とする被相関信
号にオーバーサンプリングを施すサンプリング手段と、
オーバーサンプリングされた被相関信号と相関信号との
相関を行って相関出力信号を生成する相関手段と、シフ
トクロックにより相関出力信号をシフトして１フレーム
分を超える相関信号を生成しその最先の複数の相関信号
を出力する相関信号生成手段と、この複数の相関信号の
論理和を相関手段へ入力する相関信号として出力するタ
イミング調整手段とを備えた構成となっている。
Description
【０００１】
【産業上の利用分野】本発明は、ディジタル通信方式で
使用する通信装置の受信部において用いるフレーム相関
方法に関するものである。
使用する通信装置の受信部において用いるフレーム相関
方法に関するものである。
【０００２】
【従来の技術】近年、通信分野で特に陸上移動通信にお
いては、時分割多重ディジタル通信方式が採用され、送
信側と受信側で、時分割された信号群の単位であるスロ
ットの検出をフレーム相関方法によって行う場合があ
る。
いては、時分割多重ディジタル通信方式が採用され、送
信側と受信側で、時分割された信号群の単位であるスロ
ットの検出をフレーム相関方法によって行う場合があ
る。
【０００３】図２は従来のフレーム相関方法を実現する
ための構成を示すブロック図である。図２において、１
０１は入力される被相関信号と、他方の入力である相関
信号との相関をとって相関出力信号を生成する相関部で
あり、論理積回路で構成されている。また、１０２は相
関部１０１からの相関出力信号及び被相関信号に同期し
たクロック信号により、相関部１０１の他方の入力とす
る相関信号を生成するシフトレジスタ部であり、１フレ
ーム分のデータが格納できる段数（例えばＮ段）を有す
る。
ための構成を示すブロック図である。図２において、１
０１は入力される被相関信号と、他方の入力である相関
信号との相関をとって相関出力信号を生成する相関部で
あり、論理積回路で構成されている。また、１０２は相
関部１０１からの相関出力信号及び被相関信号に同期し
たクロック信号により、相関部１０１の他方の入力とす
る相関信号を生成するシフトレジスタ部であり、１フレ
ーム分のデータが格納できる段数（例えばＮ段）を有す
る。
【０００４】次に、上記従来例の動作について説明す
る。まず、シフトレジスタ部１０２は初期化され、各段
のレジスタ（図示せず）には、全てデータ「１」が格納
される。１フレームの被相関信号Ａが相関部１０１に入
力されると、その被相関信号Ａとシフトレジスタ部１０
２の出力、すなわち全て「１」の相関信号Ｂとの論理積
がとられ、被相関信号と同一の相関出力信号Ｙがシフト
レジスタ部１０２に入力される。次のフレームで被相関
信号Ａが入力されると、１フレーム前の相関信号Ｂ（＝
Ａ）との相関がとられ、相関出力信号Ｙ（Ｂ・Ａ）が得
られる。すなわち、Ａ＝１，Ｂ＝１の場合に相関部１０
１の出力Ｙが「１」となり、相関がとれたことになる。
る。まず、シフトレジスタ部１０２は初期化され、各段
のレジスタ（図示せず）には、全てデータ「１」が格納
される。１フレームの被相関信号Ａが相関部１０１に入
力されると、その被相関信号Ａとシフトレジスタ部１０
２の出力、すなわち全て「１」の相関信号Ｂとの論理積
がとられ、被相関信号と同一の相関出力信号Ｙがシフト
レジスタ部１０２に入力される。次のフレームで被相関
信号Ａが入力されると、１フレーム前の相関信号Ｂ（＝
Ａ）との相関がとられ、相関出力信号Ｙ（Ｂ・Ａ）が得
られる。すなわち、Ａ＝１，Ｂ＝１の場合に相関部１０
１の出力Ｙが「１」となり、相関がとれたことになる。
【０００５】このように、常に１フレーム前の信号との
相関がとられることになる。シフトレジスタ部１０２
は、被相関信号に同期したクロック信号であるシフトク
ロックによってシフトされ、かつ、シフトレジスタ部１
０２の段数は１フレームのデータ数と一致しているの
で、シフトレジスタ部１０２の出力すなわち相関信号と
被相関信号とは、フレーム内の相対的位置が等しくなる
ので、フレーム相関を求めることができる。
相関がとられることになる。シフトレジスタ部１０２
は、被相関信号に同期したクロック信号であるシフトク
ロックによってシフトされ、かつ、シフトレジスタ部１
０２の段数は１フレームのデータ数と一致しているの
で、シフトレジスタ部１０２の出力すなわち相関信号と
被相関信号とは、フレーム内の相対的位置が等しくなる
ので、フレーム相関を求めることができる。
【０００６】
【発明が解決しようとする課題】しかしながら上記従来
例によるフレーム相関方法においては、シフトクロック
に被相関信号に同期したクロック信号を用いているの
で、フレーム相関が実現できるが、被相関信号に同期し
たシフトクロックを用いることができない場合は、フレ
ーム相関を求めることができないという問題があった。
特に、時分割多重の場合には間欠受信を行うため、変調
方式によってはジッタ等の影響により被相関信号に同期
したクロック信号の再生が困難な場合がある。
例によるフレーム相関方法においては、シフトクロック
に被相関信号に同期したクロック信号を用いているの
で、フレーム相関が実現できるが、被相関信号に同期し
たシフトクロックを用いることができない場合は、フレ
ーム相関を求めることができないという問題があった。
特に、時分割多重の場合には間欠受信を行うため、変調
方式によってはジッタ等の影響により被相関信号に同期
したクロック信号の再生が困難な場合がある。
【０００７】本発明は上記問題を解決するものであり、
シフトクロックに被相関信号に同期したクロック信号を
用いない場合でも、フレーム相関を求めることのできる
優れたフレーム相関方法を提供することを目的とする。
シフトクロックに被相関信号に同期したクロック信号を
用いない場合でも、フレーム相関を求めることのできる
優れたフレーム相関方法を提供することを目的とする。
【０００８】
【課題を解決するための手段】本発明は上記目的を達成
するために、１フレームを信号形式の単位とする被相関
信号にオーバーサンプリングを施すサンプリング手段
と、オーバーサンプリングされた被相関信号と相関信号
との相関を行って相関出力信号を生成する相関手段と、
シフトクロックにより相関出力信号をシフトして１フレ
ーム分を超える相関信号を生成しその最先の複数の相関
信号を出力する相関信号生成手段と、この複数の相関信
号の論理和を相関手段へ入力する相関信号として出力す
るタイミング調整手段とを備えた構成となっている。
するために、１フレームを信号形式の単位とする被相関
信号にオーバーサンプリングを施すサンプリング手段
と、オーバーサンプリングされた被相関信号と相関信号
との相関を行って相関出力信号を生成する相関手段と、
シフトクロックにより相関出力信号をシフトして１フレ
ーム分を超える相関信号を生成しその最先の複数の相関
信号を出力する相関信号生成手段と、この複数の相関信
号の論理和を相関手段へ入力する相関信号として出力す
るタイミング調整手段とを備えた構成となっている。
【０００９】
【作用】本発明は上記構成により、被相関信号をオーバ
ーサンプリングして、１フレームを超える相関信号を生
成し、最先の複数の相関信号を出力してその複数のデー
タの時間幅の中で相関の有無を判断するので、シフトク
ロックが被相関信号に同期していない場合でも、フレー
ム相関を求めることのできる効果がある。
ーサンプリングして、１フレームを超える相関信号を生
成し、最先の複数の相関信号を出力してその複数のデー
タの時間幅の中で相関の有無を判断するので、シフトク
ロックが被相関信号に同期していない場合でも、フレー
ム相関を求めることのできる効果がある。
【００１０】
【実施例】以下、本発明の実施例を図１を参照して説明
する。図１は本発明のフレーム相関方法を実現するため
の構成を示すもので、１は入力される被相関信号に高速
のオーバーサンプリングを施すオーバーサンプリング部
（サンプリング手段）であり、２はオーバーサンプリン
グ部１から得られる被相関信号と、他方から入力される
相関信号との相関をとり、相関出力信号を生成する相関
部（相関手段）である。３は相関部２からの相関出力信
号をシフトクロックによりシフトして、相関信号を生成
するシフトレジスタ部（相関信号生成手段）であり、複
数（２α＋１）の出力端子を有している（αについては
後述）。また、４はシフトレジスタ部３からのデータの
論理和をとってタイミングを調整するタイミング調整部
（タイミング調整手段）である。
する。図１は本発明のフレーム相関方法を実現するため
の構成を示すもので、１は入力される被相関信号に高速
のオーバーサンプリングを施すオーバーサンプリング部
（サンプリング手段）であり、２はオーバーサンプリン
グ部１から得られる被相関信号と、他方から入力される
相関信号との相関をとり、相関出力信号を生成する相関
部（相関手段）である。３は相関部２からの相関出力信
号をシフトクロックによりシフトして、相関信号を生成
するシフトレジスタ部（相関信号生成手段）であり、複
数（２α＋１）の出力端子を有している（αについては
後述）。また、４はシフトレジスタ部３からのデータの
論理和をとってタイミングを調整するタイミング調整部
（タイミング調整手段）である。
【００１１】次に、上記実施例の構成の動作について説
明する。まず、オーバーサンプリング部１に入力された
被相関信号Ａは、この信号の予想される最大のデータ速
度より速い速度でオーバーサンプリングされ被相関信号
Ｃが生成される。このオーバーサンプリングは、サンプ
リング周波数のずれによるデータの欠落を防止するため
になされる。
明する。まず、オーバーサンプリング部１に入力された
被相関信号Ａは、この信号の予想される最大のデータ速
度より速い速度でオーバーサンプリングされ被相関信号
Ｃが生成される。このオーバーサンプリングは、サンプ
リング周波数のずれによるデータの欠落を防止するため
になされる。
【００１２】この被相関信号Ｃは、相関部２を経て相関
された後、相関信号Ｚとしてシフトレジスタ部３に入力
されるが、シフトレジスタ３の段数は１フレームのデー
タ数（Ｎ）よりもαだけ多く設けられている。したがっ
てシフトレジスタの段数はＮ＋αとなる。そしてシフト
レジスタ部３からは、２α＋１個の複数の端子から、最
先の複数（２α＋１）個のデータがパラレルデータとし
て出力される。この２α＋１個のデータは、タイミング
調整部４に入力されて論理和がとられ、１個でも「１」
すなわち相関のとれたデータがあると、「１」の相関信
号Ｄのデータがタイミング調整部４から相関部２に供給
される。
された後、相関信号Ｚとしてシフトレジスタ部３に入力
されるが、シフトレジスタ３の段数は１フレームのデー
タ数（Ｎ）よりもαだけ多く設けられている。したがっ
てシフトレジスタの段数はＮ＋αとなる。そしてシフト
レジスタ部３からは、２α＋１個の複数の端子から、最
先の複数（２α＋１）個のデータがパラレルデータとし
て出力される。この２α＋１個のデータは、タイミング
調整部４に入力されて論理和がとられ、１個でも「１」
すなわち相関のとれたデータがあると、「１」の相関信
号Ｄのデータがタイミング調整部４から相関部２に供給
される。
【００１３】このように、２α＋１のデータの時間幅の
中で相関の有無を判断するので、ジッタ等により被相関
信号と相関信号とのタイミングがずれた場合でも、この
ずれによる相関の誤検出を防止することができる。
中で相関の有無を判断するので、ジッタ等により被相関
信号と相関信号とのタイミングがずれた場合でも、この
ずれによる相関の誤検出を防止することができる。
【００１４】なお、αの値は、被相関信号のデータ速度
に対するフレーム相関方法のクロック信号の速度の最大
偏差によって決まる。例えば、速度の差が１％ある場合
は、シフトレジスタ部３の全時間長を、被相関信号のデ
ータ速度とフレーム相関方法のクロック信号速度が同期
がとれている場合の時間長より１％以上長くすれば良
い。
に対するフレーム相関方法のクロック信号の速度の最大
偏差によって決まる。例えば、速度の差が１％ある場合
は、シフトレジスタ部３の全時間長を、被相関信号のデ
ータ速度とフレーム相関方法のクロック信号速度が同期
がとれている場合の時間長より１％以上長くすれば良
い。
【００１５】
【発明の効果】以上のように、本発明によるフレーム相
関方法によれば、入力される被相関信号にオーバーサン
プリングを施すサンプリング手段と、相関信号生成手段
であるシフトレジスタ部の出力を補正するタイミング調
整手段を設けることにより、複数のデータの時間幅の中
で相関の有無を判断するので、シフトレジスタ部のタイ
ミングずれを補正し、被相関信号に同期したクロック信
号が得られない場合でも、正常にフレーム相関を検出す
ることができるという効果を有する。
関方法によれば、入力される被相関信号にオーバーサン
プリングを施すサンプリング手段と、相関信号生成手段
であるシフトレジスタ部の出力を補正するタイミング調
整手段を設けることにより、複数のデータの時間幅の中
で相関の有無を判断するので、シフトレジスタ部のタイ
ミングずれを補正し、被相関信号に同期したクロック信
号が得られない場合でも、正常にフレーム相関を検出す
ることができるという効果を有する。
【図１】本発明によるフレーム相関方法を実現する実施
例の構成のブロック図
例の構成のブロック図
【図２】従来のフレーム相関方法を実現する構成のブロ
ック図
ック図
１ オーバーサンプリング部 ２ 相関部 ３ シフトレジスタ部 ４ タイミング調整部
Claims (3)
- 【請求項１】 １フレームを信号形式の単位とする被相
関信号にオーバーサンプリングを施すサンプリング手段
と、オーバーサンプリングされた前記被相関信号と相関
信号との相関を行って相関出力信号を生成する相関手段
と、シフトクロックにより前記相関出力信号をシフトし
て１フレーム分を超える相関信号を生成しその最先の複
数の相関信号を出力する相関信号生成手段と、前記複数
の相関信号の論理和を出力するタイミング調整手段とを
備え、 前記タイミング調整手段の出力を前記相関手段に相関信
号として入力することを特徴とするフレーム相関方法。 - 【請求項２】 前記相関信号生成手段の１フレーム分を
超える相関信号の数は、前記被相関信号のデータ速度に
対する前記シフトクロックの速度の最大偏差によって決
定されることを特徴とする請求項１記載のフレーム相関
方法。 - 【請求項３】 前記相関信号生成手段から出力される相
関信号の数は、前記１フレーム分を超える相関信号の数
の２倍に１を加えた数であることを特徴とする請求項１
記載のフレーム相関方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3342646A JP2616622B2 (ja) | 1991-12-25 | 1991-12-25 | フレーム相関装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3342646A JP2616622B2 (ja) | 1991-12-25 | 1991-12-25 | フレーム相関装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05175952A true JPH05175952A (ja) | 1993-07-13 |
| JP2616622B2 JP2616622B2 (ja) | 1997-06-04 |
Family
ID=18355391
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3342646A Expired - Fee Related JP2616622B2 (ja) | 1991-12-25 | 1991-12-25 | フレーム相関装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2616622B2 (ja) |
-
1991
- 1991-12-25 JP JP3342646A patent/JP2616622B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2616622B2 (ja) | 1997-06-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7158596B2 (en) | Communication system and method for sending and receiving data at a higher or lower sample rate than a network frame rate using a phase locked loop | |
| US5228055A (en) | Spread spectrum communication device | |
| US5864250A (en) | Non-servo clock and data recovery circuit and method | |
| US5808571A (en) | Synchronization control unit which maintains synchronization between serial-to-parallel converters operating in parallel, or between parallel-to-serial converters operating in parallel | |
| US5287389A (en) | Frame alignment circuit | |
| JPH09312635A (ja) | クロック信号伝送装置 | |
| JP2693758B2 (ja) | フレームパルス発生方式 | |
| KR100408753B1 (ko) | 이퀄라이징 기법을 이용한 데이터와 클럭의 스큐를보상하는 수신기 | |
| JPH05175952A (ja) | フレーム相関方法 | |
| KR970000066B1 (ko) | 대기시간 지터 감소용 회로를 가진 디멀티플렉서 | |
| US4143354A (en) | Detection of errors in digital signals | |
| JPH08125630A (ja) | 直交周波数分割多重信号受信装置のシンボル期間検出回路 | |
| JPH1132031A (ja) | クロック再生装置 | |
| US7116738B1 (en) | Data synchronization apparatus and method | |
| JPH0637833A (ja) | ディジタル信号検出回路 | |
| JP2000332741A (ja) | 通信装置 | |
| KR100204062B1 (ko) | 저속 데이타 프레임 위상 정렬기 | |
| JPS60235549A (ja) | ｎＢ１Ｃ符号信号のＣビツト同期方式 | |
| JPH07264176A (ja) | フレーム番号付加方式と信号伝送装置 | |
| JP2874729B2 (ja) | 直交周波数分割多重信号送受信装置 | |
| JP2745993B2 (ja) | 信号伝送方式 | |
| KR100259767B1 (ko) | 위상 정렬 장치 및 방법 | |
| JP2692476B2 (ja) | フレーム同期システム | |
| JP2735513B2 (ja) | 多重化変復調装置 | |
| JPH0530068A (ja) | 調歩式データ多重化方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |