JPH05175200A - 金バンプ形成方法 - Google Patents
金バンプ形成方法Info
- Publication number
- JPH05175200A JPH05175200A JP3354867A JP35486791A JPH05175200A JP H05175200 A JPH05175200 A JP H05175200A JP 3354867 A JP3354867 A JP 3354867A JP 35486791 A JP35486791 A JP 35486791A JP H05175200 A JPH05175200 A JP H05175200A
- Authority
- JP
- Japan
- Prior art keywords
- gold bump
- etching
- gold
- barrier metal
- bump
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
Landscapes
- Weting (AREA)
Abstract
(57)【要約】 （修正有）
【目的】 金バンプを保護する感光性レジストを不要に
できて感光性レジストのフォトリソグラフィー工程を省
略できて、金バンプ形成の能率を向上でき、また金バン
プをエッチングせず、不良バンプの発生を大幅に減少で
き、半導体素子実装時の信頼性を向上できる金バンプ形
成方法を提供する。 【構成】 ウェハー上の各チップの外周部の電極パッド
２上にパラジウムをバリヤメタル４，５として金バンプ
７を形成した後、塩酸と硝酸を体積比で５：1000の割合
で混合した混酸よりなるエッチング液を用いて、金バン
プ下側以外のバリヤメタルをエッチングして除去するこ
とを特徴とする金バンプ形成方法。
できて感光性レジストのフォトリソグラフィー工程を省
略できて、金バンプ形成の能率を向上でき、また金バン
プをエッチングせず、不良バンプの発生を大幅に減少で
き、半導体素子実装時の信頼性を向上できる金バンプ形
成方法を提供する。 【構成】 ウェハー上の各チップの外周部の電極パッド
２上にパラジウムをバリヤメタル４，５として金バンプ
７を形成した後、塩酸と硝酸を体積比で５：1000の割合
で混合した混酸よりなるエッチング液を用いて、金バン
プ下側以外のバリヤメタルをエッチングして除去するこ
とを特徴とする金バンプ形成方法。
Description
【０００１】
【産業上の利用分野】本発明は、半導体素子を実装する
為に、ウェハー上の各チップの外周部に夫々設けられた
多数の電極パッド上に金バンプを形成する方法に係り、
詳しくは電極パッド上にパラジウムをバリヤメタルとし
て金バンプを形成した後、金バンプ下側以外のバリヤメ
タルをエッチングにより除去する方法の改良に関する。
為に、ウェハー上の各チップの外周部に夫々設けられた
多数の電極パッド上に金バンプを形成する方法に係り、
詳しくは電極パッド上にパラジウムをバリヤメタルとし
て金バンプを形成した後、金バンプ下側以外のバリヤメ
タルをエッチングにより除去する方法の改良に関する。
【０００２】
【従来の技術】従来、ウェハー上の各チップの外周部に
夫々設けられた多数の電極パッド上に半導体素子を実装
する為の金バンプを形成するには、図３に示すようにチ
ップ１の電極パッド２以外の部分にポリイミド樹脂の回
路保護膜３を形成し、全面にＴｉ1000Åをスパッタリン
グによりコーティングしてバリヤメタル４を形成し、そ
の上からＰｄ3000Åをスパッタリングによりコーティン
グしてバリヤメタル５を形成し、電極パッド２上のバリ
ヤメタル５の位置以外に感光性レジスト６を形成し、次
にめっきにより金バンプ７を形成し、感光性レジスト６
の剥離後この金バンプ７の下側以外のバリヤメタル５、
４をエッチングにより除去するには、図４に示すように
金バンプ７を保護する為の感光性レジスト８を形成した
後、王水（ＨＣｌ：ＨＮＯ3 ３：１）によってバリヤメ
タル５、４を図５に示すようにエッチングして除去し、
その後感光性レジスト８を図６に示すように剥離してい
た。
夫々設けられた多数の電極パッド上に半導体素子を実装
する為の金バンプを形成するには、図３に示すようにチ
ップ１の電極パッド２以外の部分にポリイミド樹脂の回
路保護膜３を形成し、全面にＴｉ1000Åをスパッタリン
グによりコーティングしてバリヤメタル４を形成し、そ
の上からＰｄ3000Åをスパッタリングによりコーティン
グしてバリヤメタル５を形成し、電極パッド２上のバリ
ヤメタル５の位置以外に感光性レジスト６を形成し、次
にめっきにより金バンプ７を形成し、感光性レジスト６
の剥離後この金バンプ７の下側以外のバリヤメタル５、
４をエッチングにより除去するには、図４に示すように
金バンプ７を保護する為の感光性レジスト８を形成した
後、王水（ＨＣｌ：ＨＮＯ3 ３：１）によってバリヤメ
タル５、４を図５に示すようにエッチングして除去し、
その後感光性レジスト８を図６に示すように剥離してい
た。
【０００３】ところで、上記の金バンプ形成方法に於い
ては、感光性レジストのフォトリソグラフィー工程がバ
ンプ形成用の工程とバンプ保護用の工程との２工程とな
り、バンプ形成における所要時間が増加する。また金バ
ンプ７を保護した状態での王水によるエッチングでは感
光性レジスト８のはじき、その他の欠陥により金バンプ
７が露出した場合、その部分がエッチングされてしまう
ことになる。
ては、感光性レジストのフォトリソグラフィー工程がバ
ンプ形成用の工程とバンプ保護用の工程との２工程とな
り、バンプ形成における所要時間が増加する。また金バ
ンプ７を保護した状態での王水によるエッチングでは感
光性レジスト８のはじき、その他の欠陥により金バンプ
７が露出した場合、その部分がエッチングされてしまう
ことになる。
【０００４】
【発明が解決しようとする課題】そこで本発明は、金バ
ンプを保護する為の感光性レジストのフォトリソグラフ
ィー工程を省き、金バンプをエッチングしないでバリヤ
メタルをエッチングすることのできる金バンプ形成方法
を提供しようとするものである。
ンプを保護する為の感光性レジストのフォトリソグラフ
ィー工程を省き、金バンプをエッチングしないでバリヤ
メタルをエッチングすることのできる金バンプ形成方法
を提供しようとするものである。
【０００５】
【課題を解決するための手段】上記課題を解決するため
の本発明の金バンプ形成方法は、ウェハー上の各チップ
の外周部の電極パッド上にパラジウムをバリヤメタルと
して金バンプを形成した後、塩酸と硝酸を体積比で５：
1000の割合で混合した混酸よりなるエッチング液を用い
て金バンプ下側以外のバリヤメタルをエッチングして除
去することを特徴とするものである。
の本発明の金バンプ形成方法は、ウェハー上の各チップ
の外周部の電極パッド上にパラジウムをバリヤメタルと
して金バンプを形成した後、塩酸と硝酸を体積比で５：
1000の割合で混合した混酸よりなるエッチング液を用い
て金バンプ下側以外のバリヤメタルをエッチングして除
去することを特徴とするものである。
【０００６】
【作用】上記のように本発明の金バンプ形成方法は、塩
酸と硝酸を体積比で５：1000の割合で混合した混酸より
なるエッチング液を用いてバリヤメタルをエッチングす
るが、このエッチング液は金バンプをエッチングしない
ので、金バンプを保護する感光性レジストは不要であ
り、従って感光性レジストのフォトリソグラフィー工程
が省略できて、金バンプ形成の能率が向上する。また、
金バンプがエッチングされないので、不良バンプの発生
が大幅に減少し、半導体素子実装時の信頼性が向上す
る。
酸と硝酸を体積比で５：1000の割合で混合した混酸より
なるエッチング液を用いてバリヤメタルをエッチングす
るが、このエッチング液は金バンプをエッチングしない
ので、金バンプを保護する感光性レジストは不要であ
り、従って感光性レジストのフォトリソグラフィー工程
が省略できて、金バンプ形成の能率が向上する。また、
金バンプがエッチングされないので、不良バンプの発生
が大幅に減少し、半導体素子実装時の信頼性が向上す
る。
【０００７】
【実施例】本発明の金バンプ形成方法の一実施例を図に
よって説明すると、直径５インチのウェハーの図１に示
す各チップ１の 110μｍ× 110μｍ、厚さ１μｍの電極
パッド２以外の部分にポリイミド樹脂の回路保護膜３を
形成し、全面にＴｉ1000Åをスパッタリングによりコー
ティングしてバリヤメタル４を形成し、その上からＰｄ
3000Åをスパッタリングによりコーティングしてバリヤ
メタル５を形成し、電極パッド２上のバリヤメタル５の
位置以外に感光性レジスト６を形成し、次にめっきによ
り 100μｍ× 100μｍ、高さ20μｍの金バンプ７を形成
し、感光性レジスト６の剥離後、塩酸６mlと硝酸1200ml
を混合した混酸よりなるエッチング液を充填した塩化ビ
ニール製のエッチング槽にウェハーを10枚浸漬させて、
金バンプ７の下側以外のバリヤメタル４、５を図２に示
すようにエッチングして完全に除去した。このバリヤメ
タル４、５のエッチングによる完全除去には平均45秒か
かったが、金バンプ７は全くエッチングされず、不良チ
ップは発生しなかった。
よって説明すると、直径５インチのウェハーの図１に示
す各チップ１の 110μｍ× 110μｍ、厚さ１μｍの電極
パッド２以外の部分にポリイミド樹脂の回路保護膜３を
形成し、全面にＴｉ1000Åをスパッタリングによりコー
ティングしてバリヤメタル４を形成し、その上からＰｄ
3000Åをスパッタリングによりコーティングしてバリヤ
メタル５を形成し、電極パッド２上のバリヤメタル５の
位置以外に感光性レジスト６を形成し、次にめっきによ
り 100μｍ× 100μｍ、高さ20μｍの金バンプ７を形成
し、感光性レジスト６の剥離後、塩酸６mlと硝酸1200ml
を混合した混酸よりなるエッチング液を充填した塩化ビ
ニール製のエッチング槽にウェハーを10枚浸漬させて、
金バンプ７の下側以外のバリヤメタル４、５を図２に示
すようにエッチングして完全に除去した。このバリヤメ
タル４、５のエッチングによる完全除去には平均45秒か
かったが、金バンプ７は全くエッチングされず、不良チ
ップは発生しなかった。
【０００８】一方、従来例を図によって説明すると、直
径５インチのウェハーの図３に示す各チップ１の 110μ
ｍ× 110μｍ、厚さ１μｍの電極パッド２以外の部分に
ポリイミド樹脂の回路保護膜３を形成し、全面にＴｉ10
00Åをスパッタリングによりコーティングしてバリヤメ
タル４を形成し、その上からＰｄ3000Åをスパッタリン
グによりコーティングしてバリヤメタル５を形成し、電
極パッド２上のバリヤメタル５の位置以外に感光性レジ
スト６を形成し、次にめっきにより 100μｍ×100μ
ｍ、高さ20μｍの金バンプ７を形成し、感光性レジスト
６の剥離後、この金バンプ７を保護するために図４に示
すように感光性レジスト８を形成した後、王水（塩酸 9
00ml、硝酸300ml)を充填した塩化ビニール製のエッチン
グ槽にウェハーを10枚浸漬させて、金バンプ７の下側以
外のバリヤメタル５、４を図５に示すようにエッチング
して除去し、その後感光性レジスト８を図６に示すよう
に剥離した。この従来例において、バリヤメタル４、５
のエッチングによる除去には平均30秒かかったが、感光
性レジストの欠損により金バンプ７がエッチングされ、
不良チップが発生した。
径５インチのウェハーの図３に示す各チップ１の 110μ
ｍ× 110μｍ、厚さ１μｍの電極パッド２以外の部分に
ポリイミド樹脂の回路保護膜３を形成し、全面にＴｉ10
00Åをスパッタリングによりコーティングしてバリヤメ
タル４を形成し、その上からＰｄ3000Åをスパッタリン
グによりコーティングしてバリヤメタル５を形成し、電
極パッド２上のバリヤメタル５の位置以外に感光性レジ
スト６を形成し、次にめっきにより 100μｍ×100μ
ｍ、高さ20μｍの金バンプ７を形成し、感光性レジスト
６の剥離後、この金バンプ７を保護するために図４に示
すように感光性レジスト８を形成した後、王水（塩酸 9
00ml、硝酸300ml)を充填した塩化ビニール製のエッチン
グ槽にウェハーを10枚浸漬させて、金バンプ７の下側以
外のバリヤメタル５、４を図５に示すようにエッチング
して除去し、その後感光性レジスト８を図６に示すよう
に剥離した。この従来例において、バリヤメタル４、５
のエッチングによる除去には平均30秒かかったが、感光
性レジストの欠損により金バンプ７がエッチングされ、
不良チップが発生した。
【０００９】
【発明の効果】以上の説明で判るように本発明の金バン
プ形成方法によれば、金バンプを保護する感光性レジス
トが不要となるので、感光性レジストのフォトリソグラ
フィー工程が省略できて、金バンプ形成の能率が向上す
る。また金バンプがエッチングされないので、不良バン
プの発生が大幅に減少し、半導体素子実装時の信頼性が
向上する。
プ形成方法によれば、金バンプを保護する感光性レジス
トが不要となるので、感光性レジストのフォトリソグラ
フィー工程が省略できて、金バンプ形成の能率が向上す
る。また金バンプがエッチングされないので、不良バン
プの発生が大幅に減少し、半導体素子実装時の信頼性が
向上する。
【図１】ウェハーのチップの電極パッド上に形成した金
バンプを示す要部断面図である。
バンプを示す要部断面図である。
【図２】図１における金バンプの下側以外のバリヤメタ
ルを本発明の方法によるエッチングにより除去した状態
を示す要部断面図である。
ルを本発明の方法によるエッチングにより除去した状態
を示す要部断面図である。
【図３】ウェハーのチップの電極パッド上に形成した金
バンプを示す要部断面図である。
バンプを示す要部断面図である。
【図４】図３における金バンプの下側以外のバリヤメタ
ルをエッチングにより除去する従来の方法の工程を示す
要部断面図である。
ルをエッチングにより除去する従来の方法の工程を示す
要部断面図である。
【図５】図３における金バンプの下側以外のバリヤメタ
ルをエッチングにより除去する従来の方法の工程を示す
要部断面図である。
ルをエッチングにより除去する従来の方法の工程を示す
要部断面図である。
【図６】図３における金バンプの下側以外のバリヤメタ
ルをエッチングにより除去する従来の方法の工程を示す
要部断面図である。
ルをエッチングにより除去する従来の方法の工程を示す
要部断面図である。
１ チップ ２ 電極パッド ３ 回路保護膜 ４，５ バリヤメタル ６ 感光性レジスト ７ 金バンプ
Claims (1)
- 【請求項１】 ウェハー上の各チップの外周部の電極パ
ッド上にパラジウムをバリヤメタルとして金バンプを形
成した後、塩酸と硝酸を体積比で５：1000の割合で混合
した混酸よりなるエッチング液を用いて、金バンプ下側
以外のバリヤメタルをエッチングして除去することを特
徴とする金バンプ形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3354867A JPH05175200A (ja) | 1991-12-19 | 1991-12-19 | 金バンプ形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3354867A JPH05175200A (ja) | 1991-12-19 | 1991-12-19 | 金バンプ形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05175200A true JPH05175200A (ja) | 1993-07-13 |
Family
ID=18440446
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3354867A Pending JPH05175200A (ja) | 1991-12-19 | 1991-12-19 | 金バンプ形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05175200A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2009113486A1 (ja) | 2008-03-14 | 2009-09-17 | 富士フイルム株式会社 | プローブカード |
-
1991
- 1991-12-19 JP JP3354867A patent/JPH05175200A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2009113486A1 (ja) | 2008-03-14 | 2009-09-17 | 富士フイルム株式会社 | プローブカード |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5130275A (en) | Post fabrication processing of semiconductor chips | |
| KR100278435B1 (ko) | 전기도금된 제어된 붕괴 칩 접속부의 존재하에서 티탄-텅스텐을에칭시키는 개선된 방법 | |
| JP4612534B2 (ja) | 半導体装置の製造方法 | |
| JP3672297B2 (ja) | 半導体装置の製造方法 | |
| JP2006245288A (ja) | バンプの形成方法及び半導体装置 | |
| JPS63249346A (ja) | 集積回路チップにおけるパツドとその形成方法 | |
| JPH05175200A (ja) | 金バンプ形成方法 | |
| TW471146B (en) | Bump fabrication method | |
| JP2006291242A (ja) | 金めっき液および金めっき方法および半導体装置の製造方法および半導体装置 | |
| JP2005109427A (ja) | 半導体装置及びその製造方法 | |
| US20030157789A1 (en) | Bump manufacturing method | |
| US20030157438A1 (en) | Bump forming process | |
| JP2872548B2 (ja) | 半導体装置の製造方法 | |
| JP2003158145A (ja) | バンプの形成方法、フリップチップ及び半導体装置並びにこれらの製造方法、回路基板並びに電子機器 | |
| JPH11204576A (ja) | 半導体配線の構造 | |
| JPH04217323A (ja) | 半導体装置用バンプ電極の製造方法 | |
| JPH08213401A (ja) | バンプ電極及びその製造方法 | |
| JPH03132036A (ja) | 半導体装置の製造方法 | |
| JP2002237500A (ja) | 半導体装置の製造方法 | |
| KR100247700B1 (ko) | 반도체장치의 제조방법 | |
| JPH02220440A (ja) | 半導体装置の製造方法 | |
| JPH0224376B2 (ja) | ||
| JP2002217224A (ja) | バンプ電極構造の形成方法 | |
| JPH05109734A (ja) | 半導体装置および半導体装置の製造方法 | |
| JPH07235514A (ja) | ニッケル電極のパターン形成方法 |