JPH05175175A - ドライエッチング方法 - Google Patents

ドライエッチング方法

Info

Publication number
JPH05175175A
JPH05175175A JP3355007A JP35500791A JPH05175175A JP H05175175 A JPH05175175 A JP H05175175A JP 3355007 A JP3355007 A JP 3355007A JP 35500791 A JP35500791 A JP 35500791A JP H05175175 A JPH05175175 A JP H05175175A
Authority
JP
Japan
Prior art keywords
gaas
dry etching
electron beam
semiconductor
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP3355007A
Other languages
English (en)
Other versions
JP2757642B2 (ja
Inventor
Nobukazu Takado
宣和 高堂
Shigeru Kawamoto
滋 河本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP3355007A priority Critical patent/JP2757642B2/ja
Priority to US07/990,192 priority patent/US5421954A/en
Publication of JPH05175175A publication Critical patent/JPH05175175A/ja
Application granted granted Critical
Publication of JP2757642B2 publication Critical patent/JP2757642B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H01L21/30612—Etching of AIIIBV compounds
    • H01L21/30621—Vapour phase etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3081—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their composition, e.g. multilayer masks, materials

Abstract

(57)【要約】 【目的】 超微細加工が可能であり、さらに真空連続プ
ロセスに適したドライエッチング方法を提供する。 【構成】 ＧａＡｓ基板１１上に１μｍ厚のＧａＡｓ成
長層１２を結晶成長し、その表面に、ＩｎＧａＰ成長層
１３を２０ｎｍ厚結晶成長する。このＩｎＧａＰ成長層
１３のＩｎ組成比を０．４８とすることにより、ＧａＡ
ｓと格子整合させた。次に基板温度１７０℃に加熱し、
５×１０-5Ｔｏｒｒの塩素ガス１５中で加速電圧３ｋＶ
の電子ビーム１４を表面のＩｎＧａＰ成長層１３に部分
的に照射し、電子ビームアシストエッチングを５分間行
う。次に基板温度１００℃に下げ、５×１０-5Ｔｏｒｒ
の塩素ガス１５中で３０分間ガスエッチングを行う。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、化合物半導体の電子ビ
ームを用いたドライエッチング方法、さらに詳しくはナ
ノメータレベルの精密なドライエッチング方法に関す
る。
【０００２】
【従来の技術】ＩＩＩ−Ｖ族化合物半導体へのドライエ
ッチング技術は、半導体プロセス上重要である。特に最
近では、電子ビームを用いたドライエッチング技術が注
目されている。このような電子ビームを用いたドライエ
ッチングには、ＧａＡｓ半導体上のＩｎＡｓ膜を集束電
子ビームを用いてパターン形成し、これをエッチングマ
スクとしてドライエッチングする方法が第５２回応用物
理学会学術講演会講演予稿集に掲載の三矢らによる文献
“塩素ガスエッチングにおけるＩｎＡｓ／ＧａＡｓ選択
性を用いたパターン形成”に提案されている。
【０００３】図３は、この従来例の工程図である。図３
（ａ）に示すように、ＧａＡｓ半導体３１上の５０ｎｍ
厚のＩｎＡｓ膜３２に２０ｋｅＶの集束電子ビーム３３
を照射する。次に同図（ｂ）に示すように、基板温度を
１９０℃として塩素ガス３４中で２分間ＩｎＡｓ層３２
を塩素ガスエッチングすると、ＩｎＡｓ層３２の電子ビ
ーム未照射部が除去される。次に同図（ｃ）に示すよう
に、基板温度を１３０℃まで下げ、塩素ガス圧３．５×
１０-4Ｔｏｒｒの塩素ガス３４中で６０分間ガスエッチ
ングすることにより深さ２．７μｍのＧａＡｓパターン
が形成された。
【０００４】このような電子ビームを用いたドライエッ
チングは、イオンに比べて１万倍以上も軽い電子を照射
するため、従来のイオン照射を用いたドライエッチング
のようなイオン衝撃による損傷がなく、非常に低損傷で
ある。
【０００５】
【発明が解決しようとする課題】従来の技術では、Ｉｎ
Ａｓのパターン形成に塩素ガスエッチングを用いている
ため、サイドエッチングが大きく、微細加工には適さな
い。またＧａＡｓ上の５０ｎｍ厚のＩｎＡｓは臨界膜厚
を越えているため、欠陥のない単結晶化が不可能であ
る。従って、ドライエッチング後に再成長等の真空連続
プロセスを行うためには、残ったＩｎＡｓマスクを除去
する必要がある。しかし、ＧａＡｓ上のＩｎＡｓの選択
的な除去は困難であり、このドライエッチングは、真空
連続プロセスには適さない。
【０００６】本発明の目的は、Ｉｎを含む化合物半導体
マスクの電子ビームアシストエッチングによるパターン
形成を利用して超微細加工が可能であり、さらに真空連
続プロセスに適したドライエッチング方法を提供するこ
とにある。
【０００７】
【課題を解決するための手段】上記目的を達成するた
め、本発明によるドライエッチング方法においては、Ｇ
ａＡｓ半導体表面またはＡｌＧａＡｓ半導体表面上にＩ
ｎを含む化合物半導体膜をＧａＡｓと格子整合条件また
は格子不整合条件の場合には臨界膜厚程度以下で積層す
る工程と、前記Ｉｎを含む化合物半導体膜にハロゲン原
子を含む反応性ガス中で電子ビームを照射して前記Ｉｎ
を含む化合物半導体膜を部分的にエッチングすることに
よりパターンを形成する工程と、前記パターン化された
Ｉｎを含む化合物半導体膜をマスクとして前記ＧａＡｓ
半導体またはＡｌＧａＡｓ半導体のドライエッチング工
程とを有するものである。
【０００８】また、ＧａＡｓ半導体またはＡｌＧａＡｓ
半導体のドライエッチングは、ハロゲン原子を含む反応
性ガスによるガスエッチングである。
【０００９】また、ＧａＡｓ半導体またはＡｌＧａＡｓ
半導体のドライエッチングは、ハロゲン原子を含む反応
性ガス中で電子ビームを照射して行う電子ビームアシス
トエッチングである。
【００１０】
【作用】本発明では、ＧａＡｓと格子整合した場合、ま
たは格子不整合条件の場合には、臨界膜厚程度以下のＩ
ｎを含む化合物半導体膜をエッチングマスクとして用い
ることによりドライエッチング終了後の再成長等の工程
で本エッチングマスクを除去する必要がなく、本エッチ
ングマスク上にＧａＡｓまたはＡｌＧａＡｓ等を積層し
ても欠陥のない単結晶膜を得ることができる。従って本
発明のドライエッチング方法は、真空連続プロセスに適
している。
【００１１】
【実施例】以下、図面を用いて本発明の実施例を詳細に
説明する。図１は、本発明の第１の実施例を示す工程図
である。図１（ａ）に示すように、ＧａＡｓ基板１１上
に結晶成長した１μｍ厚のＧａＡｓ成長層１２表面に、
ガスソースＭＢＥ法を用いてＩｎＧａＰ成長層１３を２
０ｎｍ厚結晶成長した。このＩｎＧａＰ成長層１３のＩ
ｎ組成比を０．４８とすることにより、ＧａＡｓと格子
整合させた。次に同図（ｂ）に示すように基板温度１６
０℃に加熱し、５×１０-5Ｔｏｒｒの塩素ガス１５中で
加速電圧３ｋＶの集束電子ビーム１４を表面のＩｎＧａ
Ｐ成長層１３に部分的に照射し、電子ビームアシストエ
ッチングを５分間行った。
【００１２】この結果、電子ビーム１４を照射した部分
のＩｎＧａＰ成長層１３だけがエッチングされ、パター
ンを形成できた。一方、集束電子ビーム１４が照射され
なかったＩｎＧａＰ成長層１３には塩素ガス１５による
ガスエッチングは起きなかった。次に同図（ｃ）に示す
ように基板温度１００℃に下げ、５×１０-5Ｔｏｒｒの
塩素ガス１５中で３０分間ガスエッチングを行なった。
【００１３】この結果、電子ビームアシストエッチング
により形成したＩｎＧａＰ成長層１３の開口部１６を通
してだけＧａＡｓ成長層１２がガスエッチングされた。
【００１４】図２は、本発明の第２の実施例を示す工程
図である。図２（ａ）に示すように、ＧａＡｓ基板２１
上に結晶成長した１μｍ厚のＧａＡｓ成長層２２表面
に、ガスソースＭＢＥ法を用いてＩｎＧａＰ成長層２３
を２０ｎｍ厚結晶成長した。このＩｎＧａＰ成長層２３
のＩｎ組成比を０．４８とすることにより、ＧａＡｓと
格子整合させた。次に同図（ｂ）に示すように基板温度
１６０℃に加熱し、５×１０-5Ｔｏｒｒの塩素ガス２５
中で加速電圧３ｋＶの集束電子ビーム２４を表面のＩｎ
ＧａＰ成長層２３に部分的に照射し、電子ビームアシス
トエッチングを５分間行った。
【００１５】この結果、集束電子ビーム２４を照射した
部分のＩｎＧａＰ成長層２３だけがエッチングされ、パ
ターンを形成できた。一方、電子ビーム２４が照射され
なかったＩｎＧａＰ成長層２３には、塩素ガス２５によ
るガスエッチングは起きなかった。
【００１６】次に同図（ｃ）に示すように基板温度５０
℃に下げ、５×１０-5Ｔｏｒｒの塩素ガス２５中で加速
電圧５００Ｖのシャワー状電子ビーム２７をＩｎＧａＰ
成長層２３表面全面に照射して３０分間電子ビームアシ
ストエッチングを行なった。
【００１７】この結果、ＩｎＧａＰ成長層２３の開口部
２６を通してだけＧａＡｓ成長層２２が電子ビームアシ
ストエッチングされた。一方、ＩｎＧａＰ成長層２３が
残っている部分は基板温度５０℃の電子ビームアシスト
エッチングではエッチングされなかった。また本実施例
ではＧａＡｓと格子整合するＩｎを含む化合物半導体膜
にＩｎＧａＰ成長層を用いたが、ＩｎＧａYＡｌ1-YＰの
Ｉｎ組成比０．４８の化合物半導体膜も本発明のエッチ
ングマスクとして用いることができる。
【００１８】また、ＩｎＧａＡｓ等のＧａＡｓと格子不
整合のＩｎを含む化合物半導体の場合でも、臨界膜厚程
度以下で転位の少ない良好な半導体結晶膜が得られ、本
発明のエッチングマスクとして用いることができる。例
えばＩｎＧａＡｓのＩｎ組成比０．２では臨界膜厚は
３．５ｎｍ厚である。
【００１９】
【発明の効果】以上のように本発明のドライエッチング
方法によれば、Ｉｎを含む化合物半導体マスクのパター
ン形成に電子ビームアシストエッチングを利用すること
により、微細なパターンを有するエッチングマスクを作
成することができる。またＩｎを含む化合物半導体マス
クは、ＧａＡｓと格子整合しているかまたは臨界膜厚以
下のため、Ｉｎを含む化合物半導体マスクは、その下層
のＧａＡｓまたはＡｌＧａＡｓと結晶が連続しており、
ＧａＡｓ半導体またはＡｌＧａＡｓ半導体のエッチング
はＩｎを含む化合物半導体マスクの開口幅以上に広がる
ことがない。
【００２０】つまり、本発明によればサイドエッチング
を抑制することができる。従って微細パターン形成が可
能なＩｎを含む化合物半導体マスクを用いてＧａＡｓま
たはＡｌＧａＡｓの微細なドライエッチングが可能であ
る。
【図面の簡単な説明】
【図１】（ａ）〜（ｃ）は、本発明の第１の実施例のド
ライエッチング方法の工程図である。
【図２】（ａ）〜（ｃ）は、本発明の第２の実施例のド
ライエッチング方法の工程図である。
【図３】（ａ）〜（ｃ）は、従来例のドライエッチング
方法の工程図である。
【符号の説明】
１１，２１ ＧａＡｓ基板 １２，２２ ＧａＡｓ成長層 １３，２３ ＩｎＧａＰ成長層 １４，２４，３３ 集束電子ビーム １５，２５，３４ 塩素（Ｃｌ2）ガス １６，２６ 開口部 ２７ シャワー状電子ビーム

Claims (3)

    【特許請求の範囲】
  1. 【請求項１】 ＧａＡｓ半導体表面またはＡｌＧａＡｓ
    半導体表面上にＩｎを含む化合物半導体膜をＧａＡｓと
    格子整合条件または格子不整合条件の場合には臨界膜厚
    程度以下で積層する工程と、 前記Ｉｎを含む化合物半導体膜にハロゲン原子を含む反
    応性ガス中で電子ビームを照射して前記Ｉｎを含む化合
    物半導体膜を部分的にエッチングすることによりパター
    ンを形成する工程と、 前記パターン化されたＩｎを含む化合物半導体膜をマス
    クとして前記ＧａＡｓ半導体またはＡｌＧａＡｓ半導体
    のドライエッチング工程とを有することを特徴とするド
    ライエッチング方法。
  2. 【請求項２】 ＧａＡｓ半導体またはＡｌＧａＡｓ半導
    体のドライエッチングは、ハロゲン原子を含む反応性ガ
    スによるガスエッチングである請求項１に記載のドライ
    エッチング方法。
  3. 【請求項３】 ＧａＡｓ半導体またはＡｌＧａＡｓ半導
    体のドライエッチングは、ハロゲン原子を含む反応性ガ
    ス中で電子ビームを照射して行う電子ビームアシストエ
    ッチングである請求項１に記載のドライエッチング方
    法。
JP3355007A 1991-12-20 1991-12-20 ドライエッチング方法 Expired - Fee Related JP2757642B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP3355007A JP2757642B2 (ja) 1991-12-20 1991-12-20 ドライエッチング方法
US07/990,192 US5421954A (en) 1991-12-20 1992-12-14 Process of patterning compound semiconductor film in halogen containing etching gas

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3355007A JP2757642B2 (ja) 1991-12-20 1991-12-20 ドライエッチング方法

Publications (2)

Publication Number Publication Date
JPH05175175A true JPH05175175A (ja) 1993-07-13
JP2757642B2 JP2757642B2 (ja) 1998-05-25

Family

ID=18441345

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3355007A Expired - Fee Related JP2757642B2 (ja) 1991-12-20 1991-12-20 ドライエッチング方法

Country Status (2)

Country Link
US (1) US5421954A (ja)
JP (1) JP2757642B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009076795A (ja) * 2007-09-22 2009-04-09 Kwansei Gakuin 三次元微細加工方法及び三次元微細構造
JP2010237539A (ja) * 2009-03-31 2010-10-21 Kwansei Gakuin 三次元微細加工方法及び三次元微細構造

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6060402A (en) * 1998-07-23 2000-05-09 The Whitaker Corporation Process for selective recess etching of epitaxial field effect transistors with a novel etch-stop layer
DE10127580B4 (de) * 2001-05-29 2006-04-27 Infineon Technologies Ag In-situ-Maskentechnik zur Produktion von III-V Halbleiter-Bauelementen

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63237591A (ja) * 1987-03-26 1988-10-04 Furukawa Electric Co Ltd:The 化合物半導体装置の製造方法
JPH02177430A (ja) * 1988-12-28 1990-07-10 Hikari Gijutsu Kenkyu Kaihatsu Kk 化合物半導体の加工方法
JPH03195071A (ja) * 1989-12-25 1991-08-26 Hikari Gijutsu Kenkyu Kaihatsu Kk 化合物半導体の構造形成方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4897361A (en) * 1987-12-14 1990-01-30 American Telephone & Telegraph Company, At&T Bell Laboratories Patterning method in the manufacture of miniaturized devices
GB8806800D0 (en) * 1988-03-22 1988-04-20 British Telecomm Etching methods
US4994140A (en) * 1989-01-10 1991-02-19 Optoelectronics Technology Research Corporation Method capable of forming a fine pattern without crystal defects
US5106764A (en) * 1989-04-10 1992-04-21 At&T Bell Laboratories Device fabrication

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63237591A (ja) * 1987-03-26 1988-10-04 Furukawa Electric Co Ltd:The 化合物半導体装置の製造方法
JPH02177430A (ja) * 1988-12-28 1990-07-10 Hikari Gijutsu Kenkyu Kaihatsu Kk 化合物半導体の加工方法
JPH03195071A (ja) * 1989-12-25 1991-08-26 Hikari Gijutsu Kenkyu Kaihatsu Kk 化合物半導体の構造形成方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009076795A (ja) * 2007-09-22 2009-04-09 Kwansei Gakuin 三次元微細加工方法及び三次元微細構造
JP2010237539A (ja) * 2009-03-31 2010-10-21 Kwansei Gakuin 三次元微細加工方法及び三次元微細構造

Also Published As

Publication number Publication date
US5421954A (en) 1995-06-06
JP2757642B2 (ja) 1998-05-25

Similar Documents

Publication Publication Date Title
Gamo et al. Ion beam assisted etching and deposition
JPH05175175A (ja) ドライエッチング方法
Harriott et al. A focused ion beam vacuum lithography process compatible with gas source molecular beam epitaxy
Gamo Focused ion beam technology
JP2000150391A (ja) 集束イオンビームのマスク加工による結晶の選択成長法
JP2002057142A (ja) 化合物半導体装置の製造方法
JPH05109670A (ja) ドライエツチング方法
Watanabe et al. Low‐damage electron‐beam‐assisted dry etching of GaAs and AlGaAs using electron cyclotron resonance plasma electron source
JP2500443B2 (ja) 化合物半導体のドライエッチング方法
JP3495786B2 (ja) 酸素除去方法、及び汚染物除去方法、及びそれらを用いた化合物半導体デバイスの成長方法、及びそれに用いる成長装置
JP3211227B2 (ja) ＧａＡｓ層の表面安定化方法、ＧａＡｓ半導体装置の製造方法および半導体層の形成方法
JP3349316B2 (ja) エピタキシャル成長方法
JP2711475B2 (ja) 選択エピタキシャル成長法
JP3236307B2 (ja) 量子細線構造の形成方法
JPH06140332A (ja) ＡｌＧａＡｓ膜形成方法
JPH08279492A (ja) ドライエッチング方法
JPH0783017B2 (ja) 化合物半導体の微細加工方法
JP2647056B2 (ja) 半導体のパターン形成方法
JP2714703B2 (ja) 選択エピタキシャル成長法
JP2764488B2 (ja) 保護膜のパターニング方法
JPH0279429A (ja) ３−ｖ族化合物半導体のデジタルエツチング方法
JPH05343373A (ja) ドライエッチング方法
JP2717165B2 (ja) 化合物半導体の構造形成方法
JPH06163402A (ja) 量子構造作製方法
JPH07211704A (ja) 半導体のパターン形成方法

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees