JPH05160214A - Ic試験装置のテストヘッドの構造 - Google Patents

Ic試験装置のテストヘッドの構造

Info

Publication number
JPH05160214A
JPH05160214A JP3324586A JP32458691A JPH05160214A JP H05160214 A JPH05160214 A JP H05160214A JP 3324586 A JP3324586 A JP 3324586A JP 32458691 A JP32458691 A JP 32458691A JP H05160214 A JPH05160214 A JP H05160214A
Authority
JP
Japan
Prior art keywords
test head
connector
hole
test
connection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP3324586A
Other languages
English (en)
Other versions
JP3204272B2 (ja
Inventor
Kazunari Suga
和成 菅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advantest Corp
Original Assignee
Advantest Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advantest Corp filed Critical Advantest Corp
Priority to JP32458691A priority Critical patent/JP3204272B2/ja
Publication of JPH05160214A publication Critical patent/JPH05160214A/ja
Application granted granted Critical
Publication of JP3204272B2 publication Critical patent/JP3204272B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Testing Of Individual Semiconductor Devices (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

(57)【要約】 【目的】 被試験試料がパッケージ化IC及びウエハI
Cのいずれであっても、ターンオーバさせる必要のない
テストヘッドを提供する。 【構成】 テストヘッド本体1aに貫通孔23を設け、
その周りに複数のピンカード6を取付ける。ピンカード
6のコネクタ6aは貫通孔に対向している。パッケージ
化ICを試験する場合には、ICソケット5を上面に実
装した第1パフォーマンスボード2及びそれと電気的に
接続される第1コネクションアセンブリ21とが選ば
れ、後者は上方から貫通孔23へ挿抜自在とされる。第
1コネクションアセンブリ21のコネクタ26がピンカ
ードのコネクタ6aに嵌合される。ウエハプローバに収
容されたウエハICを試験する場合には、第2パフォー
マンスボード3及び第2コネクションアセンブリ22が
選ばれ、後者が下方から貫通孔23へ挿抜自在とされ
る。テストヘッド本体と共に第2パフォーマンスボード
3は図示していないウエハプローバ上に重ねられ電気的
に接続される。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】この発明はIC試験装置のテスト
ヘッドの構造に関し、特にウエハICを試験する際のテ
ストヘッドのターンオーバ(反転)を不要にしたもので
ある。
【0002】
【従来の技術】従来のテストヘッド1は、図7に示すよ
うに被測定IC(パッケージ化ICか又はウエハICの
いずれか)と電気的に接続されるボード(パフォーマン
スボードと言う)2(又は3)は、図示していない取付
部品によってテストヘッド1の上面に装着される。
【0003】図8に示すようにパッケージ化IC4を試
験する場合には、ICソケット5を実装した専用の第1
パフォーマンスボード2がテストヘッド1に取付けら
れ、そのICソケット5にパッケージ化IC4が取付け
られる。レバー5aはパッケージ化IC4をICソケッ
ト5に取付け又は取外すためのものである。第1パフォ
ーマンスボード2の底面側にはテストヘッド1内に収容
された多数のピンカード6(図7の例では軸線Lを中心
として放射状に取付けられている)と電気的に接続する
ためのコネクタ7a又は金パット8などの接続機構が設
けられている。コネクタ7aと嵌合される相手側コネク
タ7bや、金パット8と圧接されるプローブコンタクト
ピン9はピンカード6側に取付けられている。
【0004】ウエハICを試験する場合には、図9に示
すようにそれ専用の第2のパフォーマンスボード3がテ
ストヘッド1の上面に取付けられる。第2パフォーマン
スボード3の上面には図示していないが、被試験ウエハ
ICを収容したウエハプローバ11の上面の接続機構と
電気的に接続するための接続機構、例えば金パットが設
けられている。第2パフォーマンスボード3の底面側に
は図8Bの第1パフォーマンスボード2の底面と同様の
接続機構が設けられている。ウエハICの試験に際して
は、テストヘッド1をターンオーバさせて、第2パフォ
ーマンスボード3の上面を下向きにしてウエハプローバ
11の上面に重ね合わせ相互の電気的接続が行われる。
【0005】テストヘッド1は冷却用エアダクト13や
多数のケーブル14でIC試験装置本体15に接続され
る。エアダクト13やケーブル14はその途中で同本体
15より延長された支持体16に吊下げられて保持され
る。テストヘッド1をターンオーバさせる理由は、試験
ウエハ1Cとの距離をできるだけ短くして、高周波の信
号を伝達し易くするためである。
【0006】
【発明が解決しようとする課題】近年、被試験ICの大
規模化に伴い、テストヘッド1のピン数が多くなり、そ
の重量が例えば200kgにも達すると共に寸法も大きく
なっており、テストヘッド1をターンオーバさせるため
の機構(図示していないがウエハプローバ11に内蔵さ
せたり、別設置させたりする)が大型で、高価となる問
題があった。
【0007】また、テストヘッド1をターンオーバさせ
る際、ケーブル14に大きなストレスが加わり、断線事
故が発生する恐れがあった。この発明の目的はこれら従
来の問題を解決して、被試験試料がパッケージ化IC及
びウエハICのいずれであっても、ターンオーバさせる
必要のないテストヘッドを提供すると共にターンオーバ
に起因するケーブルの断線事故を無くそうとするもので
ある。
【0008】
【課題を解決するための手段】この発明は第1、第2パ
フォーマンスボードと、第1、第2コネクションアセン
ブリと、テストヘッド本体とより成るIC試験装置のテ
ストヘッドの構造である。前記第一パフォーマンスボー
ドは、被試験パッケージ化ICを装着するためのICソ
ケットを上面に実装し、そのICソケットの各端子ピン
とそれぞれ接続され、前記第1コネクションアセンブリ
と電気的に接続するための接続機構を裏面に備えたボー
ドである。
【0009】前記第2パフォーマンスボードは、被試験
ウエハICを収容するウエハプローバの上面の接続機構
と電気的に接続するための第1接続機構を裏面に備え、
その第1接続機構と電気的に接続され、前記第2コネク
ションアセンブリと電気的に接続するための第2接続機
構を上面に備えたボードである。前記テストヘッド本体
は、上下方向に貫通孔を有し、その貫通孔の周りに、複
数のピンカードがその貫通孔の周面と直角に取付けら
れ、その各ピンカードにコネクタが前記貫通孔に対向し
て取付けられているものである。
【0010】前記第1コネクションアセンブリは、上端
の周縁にフランジ部を有する筒状体であって、前記テス
トヘッド本体の貫通孔に、その上方から挿抜自在とさ
れ、前記筒状体の外周面に前記ピンカードのコネクタと
嵌合されるコネクタを備え、そのコネクタと電気的に接
続され、前記第1パフォーマンスボードの裏面の接続機
構と接続するための接続機構を前記フランジ部に備えた
ものである。
【0011】前記第2コネクションアセンブリは、下端
の周縁にフランジ部を有する筒状体であって、前記テス
トヘッド本体の貫通孔に、その下方から挿抜自在とさ
れ、前記筒状体の外周面に前記ピンカードのコネクタと
嵌合されるコネクタを備え、そのコネクタと電気的に接
続され、前記第2パフォーマンスボードの上面の接続機
構と接続するための接続機構を前記フランジ部に備えた
ものである。
【0012】被試験デバイスがパッケージ化ICか又は
ウエハICかに従って、前記第1コネクションアセンブ
リと第1パフォーマンスボードの組か又は前記第2コネ
クションアセンブリと第2パフォーマンスボードの組を
それぞれ選択する。
【0013】
【実施例】この発明の実施例を図1、図2を参照して説
明する。これらの図では図7〜図9と対応する部分に同
じ符号を付してある。この発明のテストヘッド1は、第
1パフォーマンスボード2と、第1コネクションアセン
ブリ21と、テストヘッド本体1aと、第2コネクショ
ンアセンブリ22と、第2パフォーマンスボード3とで
構成される。
【0014】第1パフォーマンスボード2には、被試験
パッケージ化ICを装着するためのICソケット5が上
面に実装され、そのICソケット5の各端子ピンとそれ
ぞれ接続され、第1コネクションアセンブリ21と接続
するための接続機構2aが裏面に備えられている。接続
機構2aとしては、従来例で述べた図8Bのコネクタ7
aや金パット8が用いられる。
【0015】第2パフォーマンスボード3は、被試験ウ
エハICを収容するウエハプローバ11の上面の接続機
構と電気的に接続するための第1接続機構3aを裏面に
備え、その第1接続機構3aと電気的に接続され、第2
コネクションアセンブリ22と接続するための第2接続
機構3bを上面に備えている。第1、第2接続機構3
a,3bとしては、図8Bのコネクタ7a又は金パット
8などが用いられる。
【0016】テストヘッド本体1aには、水平断面がほ
ぼ正方形の貫通孔23が上下方向に形成され、その貫通
孔23の周りに、複数のピンカード6が水平に、多段に
取付けられる。従ってピンカード6は貫通孔の周面と直
角になる。各ピンカード6にはコネクタ6aが貫通孔2
3の各周面と対向して取付けられている。第1コネクシ
ョンアセンブリ21は上端の周縁にリング状のフランジ
部21aを有する筒状体で、テストヘッド本体1aの貫
通孔23に上方から挿抜自在とされ、その筒状体の外周
面にピンカード6のコネクタ6aと嵌合されるコネクタ
26が取付けられている。フランジ部21aには、第1
パフォーマンスボード2の裏面の接続機構2aと接続す
るための接続機構28が設けられる。接続機構28とし
ては、第1パフォーマンスボード2の接続機構2aが図
8Bのコネクタ7aか、金パット8かに従って、コネク
タ7b又はプローブコンタクトピン9がそれぞれ用いら
れる。コネクタ7bのコンタクト又は金パット8の各々
は対応するコネクタ26のコンタクトに接続されてい
る。
【0017】第2コネクションアセンブリ22は、第1
コネクションアセンブリ21とほぼ同様の構造に作られ
る。しかし、貫通孔23に、下方から挿抜自在とされ
る。その筒状体の外周面にピンカード6のコネクタ6a
と嵌合されるコネクタ31が設けられ、またフランジ部
22aの底面側に第2パフォーマンスボード3の上面の
第2接続機構3bと接続するための接続機構32が設け
られる。
【0018】この発明のテストヘッドでは、被試験デバ
イスがパッケージ化ICであるか、ウエハICであるか
によって、第1コネクションアセンブリ21と第1パフ
ォーマンスボード2の組又は第2コネクションアセンブ
リ22と第2パフォーマンスボード3の組がそれぞれ選
択される。ウエハICを試験する際、従来のようにテス
トヘッドの反転は行われない。
【0019】なお、第1又は第2コネクションアセンブ
リ21又は22はコネクタ26又は31がピンカード6
のコネクタ6aと嵌合された状態で、貫通孔23内に保
持される。第1又は第2パフォーマンスボード2又は3
は図示していない取付具によって、テストヘッド本体1
aの筐体に固定される。図3は図1の第1コネクション
アセンブリ21の内部構造の概要をフランジ部を除いて
示したものである。第2コネクションアセンブリ22に
ついても同様である。4枚の側板41にコネクタ26が
取付けられている。これら側板41は4ロッド直交シリ
ンダ42によって外側に押し出され或いは内側に戻さ
れ、ピンカード6のコネクタ6aと挿抜できるようにさ
れている。各側板41の内側にコネクタ26のコンタク
トとフランジ部21aの接続機構28とを接続するため
の同軸ケーブル43が配され、その内側の中心部に円筒
状のボビン44が挿入される。
【0020】図4は図1の第1コネクションアセンブリ
21のフランジ部21aの構造の一例を示したものであ
る。コネクタ7bはフランジ部21aの軸線を中心にし
て放射状に取付けられる。第2コネクションアセンブリ
22についても同様である。図4にはテストヘッド本体
1aの外形の一例も示してある。図5に示す変形実施例
では、貫通孔23、第1、第2コネクションアセンブリ
21,22は円筒状とされる。テストヘッド本体1a内
のピンカード6は、図6Aに示すように貫通孔23の軸
線を中心として放射状に、軸線Lと平行に(上下方向に
立てて)取付けられる。従ってそのコネクタ6a及び第
1、第2コネクションアセンブリ21,22のコネクタ
26,31は上下方向(軸線方向)に取付けられてい
る。
【0021】貫通孔23が角筒状に形成される図1の場
合にも、ピンカード6、コネクタ6a及び26,31を
軸線Lと平行に(上下方向に立てて)取付けてもよい
(図6B)。図6Cに示すのは、図1のピンカード6の
コネクタ6a方向の寸法を大きくした場合である。
【0022】
【発明の効果】この発明のテストヘッド1は、軸心に貫
通孔23を有するテストヘッド本体1aと、その貫通孔
23に挿抜自在な第1、第2コネクションアセンブリ2
1,22と、第1、第2パフォーマンスボード2,3と
で構成される。パッケージ化ICを試験する場合には、
第1コネクションアセンブリ21が貫通孔23へその上
方から挿入されて保持され、第1コネクションアセンブ
リ21上に第1パフォーマンスボード2が接続される。
【0023】一方、ウエハプローバに収容されたウエハ
ICを試験する場合には、第2コネクションアセンブリ
22が貫通孔23へその下方から挿入されて保持され、
第2コネクションアセンブリ22の底面側に、第2パフ
ォーマンスボード3が接続される。テストヘッドの下面
に取付けられた第2パフォーマンスボード3は従来と同
様にウエハプローバの上面に重ねられ、電気的に接続さ
れて、ウエハICの試験が行われる。
【0024】このように、この発明のテストヘッドを用
いれば、ウエハICを試験する際従来のようにテストヘ
ッドを反転させる必要がないので、そのための大型で高
価な反転機構が不要となり、IC試験装置の小型化と経
済化につながる。またテストヘッド反転時のストレスに
起因するケーブル(テストヘッドとIC試験装置本体と
を接続する)の断線事故が防止できる。
【図面の簡単な説明】
【図1】この発明の実施例を示す部分分解斜視図。
【図2】図1の第1パフォーマンスボード2、第1コネ
クションアセンブリ21及びテストヘッド本体1a間の
電気的接続を説明するための原理的な断面図。
【図3】Aは図1の第1コネクションアセンブリ21の
フランジ部を除いた斜視図、BはAの4ロッド直交シリ
ンダ42の斜視図。
【図4】図1のテストヘッドの要部の詳細を示すための
斜視図。
【図5】この発明の変形実施例の部分分解斜視図。
【図6】ピンカード6の種々の配列状態を説明するため
のこの発明のテストヘッド本体の原理的な平面図及び正
面図。
【図7】従来のテストヘッドの原理図で、Aは平面図、
BはAのC−C′断面図。
【図8】従来の第1パフォーマンスボードを示す図で、
Aは斜視図、Bは断面図。
【図9】従来のIC試験装置の斜視図。
【手続補正書】
【提出日】平成4年7月1日
【手続補正1】
【補正対象書類名】図面
【補正対象項目名】図7
【補正方法】変更
【補正内容】
【図7】

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】 第1、第2パフォーマンスボードと、第
    1、第2コネクションアセンブリと、テストヘッド本体
    とより成るIC試験装置のテストヘッドの構造であっ
    て、 前記第1パフォーマンスボードは、被試験パッケージ化
    ICを装着するためのICソケットを上面に実装し、そ
    のICソケットの各端子ピンとそれぞれ接続され、前記
    第1コネクションアセンブリと電気的に接続するための
    接続機構を裏面に備えたボードであり、 前記第2パフォーマンスボードは、被試験ウエハICを
    収容するウエハプローバの上面の接続機構と電気的に接
    続するための第1接続機構を裏面に備え、その第1接続
    機構と電気的に接続され、前記第2コネクションアセン
    ブリと電気的に接続するための第2接続機構を上面に備
    えたボードであり、 前記テストヘッド本体は、上下方向に貫通孔を有し、そ
    の貫通孔の周りに、複数のピンカードがその貫通孔の周
    面と直角に取付けられ、その各ピンカードにコネクタが
    前記貫通孔に対向して取付けられているものであり、 前記第1コネクションアセンブリは、上端の周縁にフラ
    ンジ部を有する筒状体であって、前記テストヘッド本体
    の貫通孔に、その上方から挿抜自在とされ、前記筒状体
    の外周面に前記ピンカードのコネクタと嵌合されるコネ
    クタを備え、そのコネクタと電気的に接続され、前記第
    1パフォーマンスボードの裏面の接続機構と接続するた
    めの接続機構を前記フランジ部に備えたものであり、 前記第2コネクションアセンブリは、下端の周縁にフラ
    ンジ部を有する筒状体であって、前記テストヘッド本体
    の貫通孔に、その下方から挿抜自在とされ、前記筒状体
    の外周面に前記ピンカードのコネクタと嵌合されるコネ
    クタを備え、そのコネクタと電気的に接続され、前記第
    2パフォーマンスボードの上面の接続機構と接続するた
    めの接続機構を前記フランジ部に備えたものであり、 被試験デバイスがパッケージ化ICか又はウエハICか
    に従って、前記第1コネクションアセンブリと第1パフ
    ォーマンスボードの組か又は前記第2コネクションアセ
    ンブリと第2パフォーマンスボードの組をそれぞれ選択
    することを特徴とする、 IC試験装置のテストヘッドの構造。
JP32458691A 1991-12-09 1991-12-09 Ic試験装置のテストヘッドの構造 Expired - Fee Related JP3204272B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP32458691A JP3204272B2 (ja) 1991-12-09 1991-12-09 Ic試験装置のテストヘッドの構造

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP32458691A JP3204272B2 (ja) 1991-12-09 1991-12-09 Ic試験装置のテストヘッドの構造

Publications (2)

Publication Number Publication Date
JPH05160214A true JPH05160214A (ja) 1993-06-25
JP3204272B2 JP3204272B2 (ja) 2001-09-04

Family

ID=18167472

Family Applications (1)

Application Number Title Priority Date Filing Date
JP32458691A Expired - Fee Related JP3204272B2 (ja) 1991-12-09 1991-12-09 Ic試験装置のテストヘッドの構造

Country Status (1)

Country Link
JP (1) JP3204272B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6184697B1 (en) 1996-02-27 2001-02-06 Advantest Corporation Semiconductor integrated circuit testing apparatus with reduced installation area
EP2370821A1 (de) * 2008-12-05 2011-10-05 Huber+Suhner AG Testadapter für computer-chips

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6184697B1 (en) 1996-02-27 2001-02-06 Advantest Corporation Semiconductor integrated circuit testing apparatus with reduced installation area
DE19708037C2 (de) * 1996-02-27 2001-02-08 Advantest Corp Testgerät zum Testen von integrierten Halbleiterschaltungen
EP2370821A1 (de) * 2008-12-05 2011-10-05 Huber+Suhner AG Testadapter für computer-chips
JP2012511142A (ja) * 2008-12-05 2012-05-17 フーバー + スーナー アーゲー コンピュータチップ用の試験アダプタ
US8920046B2 (en) 2008-12-05 2014-12-30 Huber + Suhner Ag Test adapter for computer chips

Also Published As

Publication number Publication date
JP3204272B2 (ja) 2001-09-04

Similar Documents

Publication Publication Date Title
US5015946A (en) High density probe
KR101228262B1 (ko) 반도체 시험 장치 및 인터페이스 플레이트
JPH0127101Y2 (ja)
JP3481312B2 (ja) 開回路の容量式検査のためのプローブ
KR880002021A (ko) 집적 회로 장치의 작동 검사장치
JP2006343316A (ja) 半導体テストインタフェース
JPH10142291A (ja) Ic試験装置
JPH05160214A (ja) Ic試験装置のテストヘッドの構造
US4975639A (en) Test head with improved shielding
JPH0726716Y2 (ja) Icテスト用接続具
JP3175854B2 (ja) 半導体試験装置のテスト・ヘッド
JPH0221268A (ja) 接触形電気的検査用プローバ
CN219843163U (zh) 用于检测电池管理系统采集器的连接器和检测平台
JPH0672070U (ja) マニュアル測定およびウエハ測定両用ic試験装置
US6605952B2 (en) Zero connection for on-chip testing
KR950009876Y1 (ko) 반도체 테스트 장비의 테스트 보드장치
KR200240564Y1 (ko) 반도체디바이스테스트헤드
JPH11101835A (ja) Rf通信ユニットおよびその検査方法
JPH026376Y2 (ja)
JPH066443Y2 (ja) 電子ビームプローバにおける試料装着機構
JPS6011499Y2 (ja) コネクタ
JP3214526B2 (ja) プリント配線板の検査装置
KR20050033939A (ko) 전기 부품 시험장치
KR20010019113A (ko) 비지에이 패키지용 유니버설 소켓 및 그를 이용한 패키지 테스트 방법
KR20000058878A (ko) 반도체 칩 테스트 장치

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20010522

LAPS Cancellation because of no payment of annual fees